JP2008276407A - 画像処理装置及びその方法 - Google Patents

画像処理装置及びその方法 Download PDF

Info

Publication number
JP2008276407A
JP2008276407A JP2007117560A JP2007117560A JP2008276407A JP 2008276407 A JP2008276407 A JP 2008276407A JP 2007117560 A JP2007117560 A JP 2007117560A JP 2007117560 A JP2007117560 A JP 2007117560A JP 2008276407 A JP2008276407 A JP 2008276407A
Authority
JP
Japan
Prior art keywords
processor
image processing
storage unit
data storage
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007117560A
Other languages
English (en)
Inventor
Takeshi Achinami
健 阿知波
Tomohiro Tachikawa
知弘 立川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2007117560A priority Critical patent/JP2008276407A/ja
Priority to US12/104,177 priority patent/US8466921B2/en
Publication of JP2008276407A publication Critical patent/JP2008276407A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/50Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G06F9/505Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering the load
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2209/00Indexing scheme relating to G06F9/00
    • G06F2209/50Indexing scheme relating to G06F9/50
    • G06F2209/509Offload

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Image Processing (AREA)

Abstract

【課題】 あるプロセッサに、負荷監視及び負荷バランスを修正するタスクを追加すると、複数のプロセッサで構成される画像処理装置のシステム全体としての処理能力を低下させてしまう。
【解決手段】 プロセッサDは、処理対象のデータを供給する前段キューが処理データを含まない場合に、プロセッサDの動作モードを、プロセッサD以外のプロセッサAに割り当てられた処理の一部を代替して実行する補助モードに切替え、プロセッサAに割り当てられている処理の一部の処理要求を、そのプロセッサAに対して行う。こうしてプロセッサAに割り当てられている処理の一部を、プロセッサDに実行させるための情報が通知されると、プロセッサDは、その通知された情報に従って、プロセッサAに割り当てられている処理の一部を代替して実行する。
【選択図】 図6

Description

本発明は、複数のプロセッサを使用し、供給されるデータに対して複数種別の画像処理を施す画像処理装置及びその方法に関するものである。
PDLで記述されたPDLデータを入力し、そのPDLデータに基づいてラスタ画像を生成するプリンタ等の画像処理装置が知られている。このような画像処理装置では、入力したPDLデータを解析し、その後レンダリング処理を行うという2つの手順を実施している。このレンダリング処理の代表的なアルゴリズムには、ペインタアルゴリズム、スキャンラインアルゴリズム等があり、従来の画像処理装置では、これらアルゴリズムを実装したハードウェアもしくはソフトウェアにより画像処理を行っていた。近年では、画像処理装置のレンダリング処理を、複数のプロセッサを搭載したソフトウェアデバイスで実現する案が提案されている。
PDLデータをレンダリング処理してラスタ画像を生成する場合、PDLデータで記述されているオブジェクトのエッジ検出やオブジェクトの重なりの判定や彩色等の処理が必要となる。従って、この装置では、PDL画像のエッジをトラッキングするエッジ検出PDLコマンド処理部、エッジ検出PDLコマンド処理部から出力されたオブジェクト間の重なりを判定し、可視オブジェクトを決定するレベル判定PDLコマンド処理部を有している。更に、レベル判定処理部からの起動信号を受信して色生成を開始する色生成PDLコマンド処理部、イメージデータを処理するイメージデータPDLコマンド処理部、更には色合成PDLコマンド処理部によってPDL言語処理を実現している。
ここで、PDL言語処理を複数のプロセッサで実行する場合には、PDLデータの内容によって、エッジ検出PDLコマンド処理を行うプロセッサの処理負荷が重くなり、一方で色合成PDLコマンド処理を行うプロセッサの処理負荷が軽くなることがある。このように、各処理を担当しているプロセッサの処理負荷の偏りが生じることがある。
前述した各処理を行うプロセッサでの処理負荷の偏りは、PDL言語処理に限るものではなく、複数のプロセッサを用いて印刷データをラスタ画像に変換するまでの一連の画像処理について一般的に当てはまる。このように複数のプロセッサの間で画像処理の負荷分散の仕組みを備える画像処理装置が提案されている。
例えば、特許文献1によれば、複数のプロセッサを直列に結合し、所定のプロセッサで幾何演算処理を実行するパイプライン構造の図形処理装置が記載されている。それによれば、複数のプロセッサの負荷状況を判定し、負荷状況が高負荷であると判定した場合は、通常は幾何演算処理を行わないプロセッサが、所定のプロセッサで実行される幾何演算処理の一部を代替実行することが記載されている。
また特許文献2には、複数のプロセッサで複数種別の画像処理を順番に実行する画像処理装置において、各プロセッサは、汎用命令演算部に加えて固有の専用演算命令部を備えている。そして、通常の処理時には、専用命令と汎用命令で記述された第1のプログラムを実行し、負荷バランスによって決められた補助処理時には、汎用命令で記述された第2のプログラムを実行することが記載されている。
特開2000−353152号公報 特開2006−133839号公報
しかしながらこれら特許文献1,2では、複数のプロセッサの内、あるプロセッサが、全てのプロセッサの負荷を周期的に監視して見積り、負荷バランスを修正するタスクを実行しなければならない。その上、システム全体の性能を向上させるためにプロセッサの総数を増やすと、負荷分散のためのタスクの処理負荷も増大してしまう。つまり、この負荷監視及び負荷バランスを修正するタスクを追加すると、複数のプロセッサで構成される画像処理装置のシステム全体としての処理能力を低下させてしまうという問題があった。
本発明の目的は、上記従来技術の問題点を解決することにある。
本発明の特徴は、複数のプロセッサの負荷状況に応じて、負荷の軽くなっているプロセッサが負荷の重くなっているプロセッサの補助処理を実行可能にする画像処理装置及びその方法を提供することを目的とする。
上記目的を達成するために本発明の一態様に係る画像処理装置は以下のような構成を備える。即ち、
少なくとも第1プロセッサ及び第2プロセッサを含む複数のプロセッサを有し、画像データに対して複数種別の画像処理を実行する画像処理装置であって、
前記第1プロセッサは、
前記第1プロセッサに処理対象のデータを供給する第1データ格納部、及び前記第1プロセッサの処理済データを格納する第2データ格納部の格納状態を検知して前記第1プロセッサが待ち状態か否かを判定する判定手段と、
前記判定手段による判定結果に従って、前記第1プロセッサの動作モードを、前記第1プロセッサに割り当てられた種別の画像処理を行う通常モードと、前記第1プロセッサとは異なる他のプロセッサに割り当てられた種別の画像処理の一部を代替して実行する補助モードとの間で切り替える動作モード切替手段と、
前記動作モード切替手段により前記第1プロセッサの動作モードが前記第2プロセッサを補助する補助モードに切り替えられると、前記第2プロセッサに割り当てられている種別の画像処理の一部を実行する旨の処理要求を前記第2プロセッサに対して行う処理要求手段とを有し、
前記第2プロセッサは、
前記処理要求手段による前記第1プロセッサからの処理要求に対して、前記第2プロセッサに割り当てられている種別の画像処理の一部を前記第1プロセッサに実行させるための情報を前記第1プロセッサに通知する通知手段を有し、
前記第1プロセッサは、前記通知手段により通知された前記情報に従って、前記第2プロセッサに割り当てられている処理の一部を代替して実行することを特徴とする。
上記目的を達成するために本発明の一態様に係る画像処理方法は以下のような工程を備える。即ち、
少なくとも第1プロセッサ及び第2プロセッサを含む複数のプロセッサを有し、画像データに対して複数種別の画像処理を実行する画像処理装置の画像処理方法であって、
前記第1プロセッサに処理対象のデータを供給する第1データ格納部、及び前記第1プロセッサの処理済データを格納する第2データ格納部の格納状態を検知して前記第1プロセッサが待ち状態か否かを判定する判定工程と、
前記判定工程による判定結果に従って、前記第1プロセッサの動作モードを、前記第1プロセッサに割り当てられた種別の画像処理を行う通常モードと、第2プロセッサに割り当てられた種別の画像処理の一部を代替して実行する補助モードとの間で切り替える動作モード切替工程と、
前記動作モード切替工程により前記第1プロセッサが前記第2プロセッサを補助する補助モードに切り替えられると、前記第2プロセッサに割り当てられている種別の画像処理の一部を実行する旨の処理要求を前記第2プロセッサに対して行う処理要求工程と、
前記処理要求工程による前記第1プロセッサからの処理要求に対して、前記第2プロセッサに割り当てられている種別の画像処理の一部を前記第1プロセッサに実行させるための情報を、前記第2プロセッサから前記第1プロセッサに通知する通知工程とを有し、
前記第1プロセッサは、前記通知工程で通知された前記情報に従って、前記第2プロセッサに割り当てられている種別の画像処理の一部を代替して実行することを特徴とする。
本発明によれば、複数のプロセッサの負荷状況に応じて、負荷の軽くなっているプロセッサが、負荷の重くなっているプロセッサの補助処理を実行可能にする画像処理装置及びその方法を提供することができる。
以下、添付図面を参照して本発明の好適な実施の形態を詳しく説明する。尚、以下の実施の形態は特許請求の範囲に係る本発明を限定するものでなく、また本実施の形態で説明されている特徴の組み合わせの全てが本発明の解決手段に必須のものとは限らない。
[RIPサブシステム構成]
図1は、本実施の形態に係る多機能処理装置であるMFP100の構成を説明するブロック図である。
制御部2000は、画像情報やデバイス情報の入出力を制御するコントローラである。制御部2000は、画像入力デバイスであるカラースキャナ2015や画像出力デバイスであるカラープリンタ2017と接続するとともに、一方で、LAN2008や公衆回線(WAN)2051と接続する。CPU2001は、このシステム全体を制御するコントローラである。RAM2002は、CPU2001が動作するためのシステムワークメモリであり、画像データを一時記憶するための画像メモリでもある。ROM2003はブートROMであり、システムのブートプログラムを格納している。HDD2004はハードディスクドライブで、システムソフトウェアや画像データ等を格納する。操作部I/F2005は、操作部(UI)2006とのインタフェース部で、操作部2006に表示する画像データを操作部2006に対して出力する。また操作部2006で入力された情報をCPU2001に伝える役割をする。ネットワークI/F2007は、LAN2008と接続して情報の入出力を行う。モデム2050は公衆回線2051と接続し、画像情報の入出力を行う。2値画像回転部2052、及び2値画像圧縮・伸張部2053は、モデム2050を介して2値画像を送信する前に画像の方向を変換したり、所定の解像度或は相手機器の能力に合わせた解像度に変換したりする。この場合の圧縮、伸張は、JBIG,MMR,MR,MHをサポートしている。DMAC2009はDMAコントローラであり、CPU2001を介することなくRAM2002に格納されている画像データを読み取り画像バスI/F2011に対して転送する。もしくはCPU2001を介することなく画像バスから画像データを入力してRAM2002に書き込む。以上のデバイスがシステムバス2027に接続される。イメージバスI/F2011はイメージバス2010を介して高速な画像の入出力を制御するためのインタフェースである。
圧縮器2012は、イメージバス2010に画像データを送出する前に32画素×32画素の単位でJPEG圧縮するための圧縮器である。伸張器2013は、イメージバス2010を介して送られた画像データを伸張するための伸張器である。ラスタイメージプロセッサ(RIP)2018は、ネットワーク2008を介してホストコンピュータからのPDLデータを受け取り、システムバス2027を介して、CPU2001がRAM2002に格納する。この際、CPU2001はPDLデータを中間コードに変換し、再度システムバス2027を介してRIP2018に入力してラスタ画像(多値)に展開する。スキャナ画像処理部2014は、スキャナ2015からのカラー画像データ、白黒画像データに対して、各種画像処理(例えば、補正、加工、編集)を行って出力する(多値)。同様にプリンタ画像処理部2016は、プリンタ2017に対して各種画像処理(例えば、補正、加工、編集)を行う。プリント時は伸張器2013で2値から多値への変換を行うので、2値、及び多値での出力が可能である。
画像変換部2030は、RAM2002上にある画像データを画像変換し、再度、RAM2002に書き戻すときに使われる各種画像変換機能を有する。回転器2019は、32画素×32画素単位の画像データを指定された角度で回転でき、2値、及び多値の入出力に対応している。変倍器2020は、画像データの解像度を変換(例えば600dpiから200dpi)したり、変倍したりする機能(例えば25%から400%まで)を有する。変倍する前には、32×32画素の画像データを32ライン単位の画像データに並び替える。色空間変換器2021は、多値で入力された画像データをマトリクス演算やLUTにより、例えばYUV画像をLab画像に変換してRAM2002に格納する。また、この色空間変換器2021は、3×8のマトリクス演算及び、1次元LUTを備え、公知の下地とばしや裏写り防止を行うことができる。こうして変換された画像データは多値で出力される。2値多値変換器2022は、2値画像データを多値8ビット(256階調)に変換する。逆に多値2値変換器2026は、例えばRAM2002の8ビット(256階調)の画像データを誤差拡散処理などの手法により2階調の画像データに変換してRAM2002に格納する。合成器2023は、RAM2002の2枚の多値画像を合成して1枚の多値画像にする機能を有する。例えば、RAM2002の会社ロゴの画像データと原稿画像データとを合成して、原稿画像に会社ロゴをつけることができる。間引き部2024は、多値画像データの画素を間引くことにより解像度変換を行うもので、1/2,1/4,1/8の多値画像データを出力できる。この間引き部2024と変倍器2020と合わせて使うことで、より広範囲な拡大、縮小を行うことができる。移動部2025は、入力された2値画像、多値画像に余白部分をつけたり、余白部分を削除したりして出力することができる。回転器2019、変倍器2020、色空間変換器2021、2値多値変換器2022、合成器2023、間引き部2024、移動部2025、多値2値変換器2026はそれぞれ連結して動作することが可能である。例えば、RAM200の多値画像データを回転、解像度変換する場合は、RAM2002を介さずに、これら処理を連結して行うことができる。
図2は、本実施の形態に係る画像処理装置においてPDLデータの処理を行う主要部の構成を示すブロック図である。
ラスタイメージプロセッサ(RIP)2018は、複数のRIPプロセッサA〜D(101〜104)で構成されている。システムワークメモリRAM2002には、PDLデータを基に変換されたディスプレイリストが記憶されている。
以下、RIP2018の内部構成について説明する。
RIPプロセッサ(PDLコマンド処理部)101〜104のそれぞれは、エッジ処理部、レベル処理部、色生成処理部、色合成処理部として機能しており、各処理部の機能が各RIPプロセッサA〜Dで実現される。FIFO105〜107のそれぞれは、各RIPプロセッサA〜Dが互いに入出力するエッジ情報、レベル情報、ピクセル情報などの中間データを受け渡すためのバッファである。ローカルメモリ(SRAM)108〜110のそれぞれは、各RIPプロセッサA〜Dの内、予め定められた単一或は複数のプロセッサが読み書き可能な共有メモリとして機能しているバッファである。DMAC111はDMAコントローラであり、各RIPプロセッサA〜Dを介さずに、RAM2002とRIP2018内にあるSRAM108〜110との間でデータの受け渡しを実行する。
以下、各RIPプロセッサA〜Dが有する内部機能について説明する。
101a〜104aのそれぞれは、各RIPプロセッサA〜Dのそれぞれに設けられた待機状態判定部であり、各RIPプロセッサA〜Dの前段及び後段に位置するデータ入出力のためのキュー内のデータ量を参照する。そして、そのデータ量或はメモリの空き量等に基づいて、プロセッサ101〜104が待機状態であるか否かを判定する。ここでは各キューにおけるデータの格納状態がフル状態か、エンプティ状態かにより判断しても良い。尚、ここで言う前段キュー(第1データ格納部)及び後段キュー(第2データ格納部)とは、FIFO105〜107、SRAM108〜110、或は、RAM2002の各メモリ領域のいずれについても該当するものである。ここで前段キューは、処理対象のデータを保持してプロセッサに供給し、後段キューはプロセッサから出力される処理済データを保持する。101b〜104bのそれぞれは、各RIPプロセッサA〜Dのそれぞれに設けられた動作モード切替部である。ここでは例えば、判定部104aの判定結果に従って、プロセッサDの動作モードを、通常モードと補助モードとの間で切り替える。ここで、通常モードとは、プロセッサDに割り当てられた種別の画像処理(色合成処理)を行うモードであり、補助モードとは、プロセッサD以外(例えばプロセッサA)に割り当てられた種別の画像処理(例えば、エッジ処理)を行うモードである。即ち、第1プロセッサ(例えば、プロセッサD)と第2プロセッサ(例えば、プロセッサA)という複数のプロセッサを有する画像処理装置において、第1プロセッサは下記のような動作をする。まず、第1プロセッサは通常モードとして第1プロセッサに割り当てられた種別の画像処理(例えば、エッジ処理)を実行する。その一方で、第1プロセッサ(例えば、プロセッサD)は、補助モードとして第2プロセッサに割り当てられた種別の画像処理(例えば、エッジ処理)を実行する。101c〜104cのそれぞれは、各RIPプロセッサA〜Dのそれぞれに設けられた処理要求部であり、例えばプロセッサDからプロセッサAに対して、プロセッサAに割り当てられた処理の一部を開始するのに必要な処理開始アドレス等の情報を要求する。101d〜104dのそれぞれは、各RIPプロセッサA〜Dのそれぞれに設けられた処理解放部であり、例えばプロセッサAからプロセッサDに対して、プロセッサAに割り当てられた処理の一部を開始するのに必要な処理開始アドレス等の情報を通知する。尚、これら内部機能の詳細な動作については、図7及び図8のフローチャートを用いて後述する。
[RIPプロセッサ負荷状況(従来例)]
図3及び図4は、複数のプロセッサで構成された従来の画像処理システムにおいて、画像データに対する画像処理を実行した場合における、各プロセッサの負荷状況を概念的に表す説明図である。
図3は、JPEG形式の写真等のイメージがページ内の広範囲に貼り付けられている画像データ1を用いた場合の説明図である。画像データ1では、ページ内の広範囲に貼り付けられている1つのイメージが1つのオブジェクトとして存在している。このため、ページ内に存在するオブジェクトのエッジ数は少ないが、ページ内に存在するオブジェクトの重ね合わせを含む画素数は多い。従って、画像データ1に対する画像処理を実行した場合には、エッジ処理部(RIPプロセッサA)の処理負荷が軽く、色合成処理部(RIPプロセッサD)の処理負荷が重くなる。
図4は、表計算データシート等の縦横の罫線が多く引かれている画像データ2を用いた場合の説明図である。画像データ2の例では、縦横の罫線に対して走査ライン毎にエッジトラッキングを行うことになる。このため、複数の縦の罫線に区切られて複数の黒色スパンと白色スパンが交互に生成されるラインと、単一の横の罫線が引かれて単一の黒色スパンが生成されるラインが繰り返される。つまり、ページ内に存在するオブジェクトのエッジ数が多く、ページ内に存在するオブジェクトの重ね合わせを含む画素数は少ない。従って、画像データ2に対する画像処理を実行した場合には、エッジ処理部(RIPプロセッサA)の処理負荷が重くなり、色合成処理部(RIPプロセッサD)の処理負荷が軽くなる。
以下、図4で示した画像データ2に対する処理を想定して、本実施の形態に係るプロセッサの詳細な処理動作について説明する。
[RIP処理例(エッジ処理)]
図5は、オブジェクトの輪郭情報からビットマップ展開するためのエッジの座標点を生成するまでの処理の流れを示す説明図である。
図5の例において、多角形の輪郭は四つのエッジEa,Eb,Ec,Edから構成されている。これらのエッジEa,Eb,Ec,Edは、それらの絶対値の小さい方の頂点(以下エッジの始点)のy座標値によりソートされ、yバケットリストに連結されて記憶されている。例えば、エッジEa,Ebの始点(x1,y1)と交差する走査ラインでは、y1の座標値に対応するyバケットリストに、エッジEaの情報を表すセルとエッジEbの情報を表すセルとが記憶されている。yバケットリストの各セルは、走査ラインと各エッジの交点を発生させるための情報、即ち、エッジの始点のx座標値と、エッジの傾きを表す走査ライン当たりのxの変化量Δxと、エッジと走査ラインとの交差数Δyと、次のセルへのポインタとを含んでいる。yバケットリスト及び各セルを含む全体をディスプレイリストと呼ぶ。次に、このディスプレイリストから各走査ライン毎に同時に処理しなければならない情報に変換される。これをアクティブエッジリストと呼ぶ。そして、このアクティブエッジリストからエッジの座標点が出力されることになる。
一般的にディスプレイリストからエッジの座標点を生成する処理は走査ライン変換と呼ばれる。走査ライン変換によって生成されたエッジの座標点を座標値によりソートし、ソートされた座標点間を所定の色データで順次塗りつぶし処理を施したものがビットマップデータである。走査ライン変換は、1走査ラインずつ、上部から下部までのエッジの座標点を発生する。即ち、現在の走査ラインと交わる全エッジをリスト化して、図5に示すアクティブエッジリストを作成しながらエッジの座標点を出力する。現在の走査ラインの処理後、アクティブエッジリストの各レコードは次走査のために更新(x=x+Δx,Δy=Δy−1)される。Δy=0になったバケットは、リストから削除される。
[RIPプロセッサ動作例]
図6は、各RIPプロセッサA〜Dを同時に動作させた場合の動作例を示すシーケンス図である。ここでは図4で示した画像データ2に対する処理を想定して、色合成処理部の機能を担うRIPプロセッサDが、エッジ処理部の機能を担うRIPプロセッサAの処理の一部を補助する補助モードに移行し、その後、通常モードに復帰する場合を示している。
以下、図7及び図8のフローチャートに従い、図6の動作例を説明する。
[RIPプロセッサDの動作フロー]
まず、図7の通常モードのフローチャートに従って、RIPプロセッサDが実行する通常モードの動作を説明する。
先ずステップS1で、RIPプロセッサDは、RIPプロセッサDの前段キューに相当するFIFO107及びRIPプロセッサDの後段キューに相当するSRAM110のデータを参照する。次にステップS2に進み、前段キューFIFO107が、色合成処理前の画素データを予め定めた閾値(例えば、2ライン分の処理に必要な画素データ)を越えるデータ量だけ保持しているかをみる。また同時に、後段キューSRAM110が色合成処理後の画素データを、予め定めた閾値(例えば、2ライン分の画素データ)を超えるだけ格納できる空き容量があるか判断する。この条件を満足していればステップS3に進むが、そうでないときはステップS8に進む。
ステップS3では、RIPプロセッサDは、RIPプロセッサD以外のRIPプロセッサA〜Cから処理開始アドレスを要求されていないかどうかを判断し、要求が無い場合はステップS5に進むが、要求があればステップS4に進む。ステップS4では、その要求されている処理開始アドレスを受取ってステップS5に進む。ステップS5では、RIPプロセッサDは、通常モードの処理である色合成処理を繰り返す。この色合成処理の最小単位処理は1画素である。こうして最小単位の画像処理が終了するとステップS7に進み、その処理済のデータをSRAM110に記憶してステップS1に戻る。
またステップS2で、前段キューFIFO107がデータ量を保持していないとき、或はSRAM110に空き領域がない場合はステップS8に進み、RIPプロセッサDの動作モードを、通常モードから補助モードに切り替える。
次に、図8の補助モードのフローチャートに従って、RIPプロセッサDが実行する補助モードでの動作を説明する。
先ずステップS11で、RIPプロセッサDは、RIPプロセッサAに対して、エッジ処理の一部を開始するための処理開始アドレスを要求する。次にステップS12に進み、RIPプロセッサDは、RIPプロセッサAに割り当てられているエッジ処理の一部(例えば、RIPプロセッサAが処理中であるラインの次ラインのエッジ処理)を代替する補助モード処理を実行する。そしてステップS13で、その最小単位のデータの処理が終了するとステップS14に進み、RIPプロセッサA及びRIPプロセッサDが共通して読み書き可能なSRAM109に、その結果を書き込んで補助モード処理ループを終了する。そしてステップS15に進み、RIPプロセッサDの動作モードを、補助モードから通常モードに切り替える。
次に、RIPプロセッサAによる処理を説明する。
[RIPプロセッサAの動作フロー]
図7の通常モードのフローチャートに従って、上述のRIPプロセッサDの処理に関連して動作しているRIPプロセッサAによる通常モードでの動作を説明する。
先ずステップS1で、RIPプロセッサAは、RIPプロセッサAの前段キューに相当するローカルメモリSRAM108及びRIPプロセッサAの後段キューに相当するFIFO105のデータを参照する。次にステップS2に進み、SRAM108がエッジ処理前のディスプレイリスト情報を予め定めた閾値(例えば、2ライン分の処理に必要なディスプレイリスト情報)を越えるデータ量だけ保持しているかを判定する。また同時にSRAM110がエッジ処理後のエッジ情報を格納できるだけの、予め定めた閾値(例えば、2ライン分の処理に必要なエッジリスト情報)を超える空き容量があるかを判断する。これら条件を満たしていればステップS3に進むが、そうでないときはステップS8に進む。
ステップS3では、RIPプロセッサAは、RIPプロセッサA以外のRIPプロセッサB〜Dから処理開始アドレスを要求されていないかどうかを判定する。ここでRIPプロセッサDからの要求がなければステップS5に進むが、要求があるときはステップS4に進む。ステップS4では、RIPプロセッサAは、エッジ処理の入力データであるSRAM108のディスプレイリスト情報の内、次の1ラインデータの先頭アドレスを処理開始アドレスとしてRIPプロセッサDに通知する。またこのとき、補助処理後の出力先メモリの先頭アドレスもRIPプロセッサDに通知する。そしてステップS5に進み、RIPプロセッサAは、通常モードの処理であるエッジ処理を繰り返す。ここで、このエッジ処理(エッジトラッキング及びエッジソート)の最小単位処理は1座標(1エッジ)である。ステップS6では、ステップS1及びステップS2で確保できているデータ量に収まる範囲内の処理(例えば、1ライン分のエッジ処理)を実行するとステップS7に進み、後段キューFIFO105に、その結果を出力して通常モードでの処理を終了する。その後、ステップS1に戻る。
[RIPプロセッサ負荷状況]
図9は、本実施の形態に係る、複数のプロセッサで構成された画像処理システムにおいて、画像データに対する画像処理を実行する際の各プロセッサの負荷状況を概念的に表す図である。ここではRIPプロセッサDに対してRIPプロセッサAが補助モード動作した場合を示している。図3と図9を比較すると明らかなように、ボトルネックとなっていたRIPプロセッサDに割り当てられている種別の画像処理(色合成処理)の一部を、処理待ち状態になっていたRIPプロセッサAが代替して実行する。このことにより、システム全体としての処理能力が向上する。
図10は、本実施の形態に係る、複数のプロセッサで構成された画像処理システムにおいて、画像データに対する画像処理を実行する際の各プロセッサの負荷状況を概念的に表す図である。ここでも図6の場合と同様に、RIPプロセッサAに対してRIPプロセッサDが補助モード動作した場合を示している。
前述の図4と、この図10とを比較すると明らかなように、ボトルネックとなっていたRIPプロセッサAの処理の一部を、処理待ち状態になっていたRIPプロセッサDが代替して実行することにより、システム全体としての処理能力が向上されている。
[プロセッサ負荷分散のための処理]
尚、上述の実施の形態では、RIPプロセッサDの補助モード時の補助対象をRIPプロセッサA、RIPプロセッサAの補助モード時の補助対象をRIPプロセッサDというように規定していた。これは図3及び図4で示したように、データの特性上、パイプライン処理を実行する複数のプロセッサの内、ボトルネックとなるプロセッサ処理がおおよそ判別可能であるためである。即ち、パイプライン処理を実行する複数のプロセッサの前半部に位置するRIPプロセッサAと、パイプライン処理を実行する複数のプロセッサの後半部に位置するRIPプロセッサDが、それぞれ処理待ち状態になった場合に互いに補助し合うようにしている。
このような動作モードを用意することにより、複数のプロセッサ全体の負荷状況を周期的に監視し、負荷バランスが悪いと判断した場合に負荷分散を実行できるため、好適な負荷分散を実行できる。
以下に、本実施の形態に係る負荷分散方式が従来例に対して優位である点について説明する。
図11及び図12は、従来のシステムと本実施の形態に係るシステムにおけるシステム処理負荷(負荷監視)を説明する概念図である。
従来例では、図11(A)(B)に示すように、例えばプロセッサAが、プロセッサAに割り当てられている画像処理タスクに加えて、全プロセッサA〜Cの負荷状況を周期的に監視するための負荷監視タスクを実行しなければならない。そして、負荷監視の結果、図11(C)に示すように、プロセッサBとプロセッサCの負荷バランスが悪いと判断すると、プロセッサB、プロセッサCが担当している画像処理の待ち合わせを行う。そして、あるタイミングで、プロセッサAが、プロセッサB及びプロセッサCに対する画像処理の再割り当てを実行する。
一方、本実施の形態では、図12(A)(B)に示すように、負荷バランスが悪くならない限り、プロセッサAを含む全てのプロセッサA〜Cはそれぞれに割り当てられた画像処理を実行する。かつ、各プロセッサが自らの待ち状態を検知している。そして図12(c)に示すように、例えば待ち状態になったプロセッサCがその処理待ち時間を利用して、プロセッサBへの処理要求及び処理の一部を代替して実行する。
図13及び図14は、従来のシステム及び本実施の形態に係るシステムにおける、システム処理負荷(負荷見積り)を示す概念図である。
従来例では、図13(A)(B)に示すように、例えばプロセッサAが、プロセッサAに割り当てられている画像処理タスクに加えて、全プロセッサA〜Cの負荷状況を周期的に見積もるための負荷見積りタスクを実行している。そして、負荷見積りの結果、例えば図13(C)にように、プロセッサBとプロセッサCの負荷バランスが悪いと判断すると、プロセッサB、プロセッサCが担当している画像処理の待ち合わせを行う。そして、あるタイミングで、プロセッサAが、プロセッサB及びプロセッサCについて画像処理の再割り当てを実行する。
しかし、エッジ処理、レベル処理、色合成処理のようなPDLコマンド処理はいずれも、PDLデータのデータ量に対する画像処理負荷が必ずしも比例関係にならない。また、ページ単位やバンド単位で処理負荷が大きく変化するため、負荷見積りの精度が悪くなりやすい。よって、あまり精度の高くない負荷見積りに従って負荷分散が実行されてしまい、不必要な負荷分散を繰り返してしまう虞がある。また、負荷見積りの精度を上げようとすると、それだけ負荷見積りのための負荷が増大してしまうという問題も発生する。
一方本実施の形態では、図14(A)(B)に示すように、負荷バランスが極端に悪くならない限り、プロセッサAを含む全てのプロセッサA〜Cはそれぞれに割り当てられた画像処理を実行できる。また各プロセッサが自らの待ち状態であるか否かを隣接するキューを参照することで検知できる。例えば、図14(C)に示すように、待ち状態になったプロセッサCが、その処理待ち時間を利用して、プロセッサBへの処理要求及び処理の一部を代替実行できる。
最後に付け加えると、通常設計されるシステムは、前提として、平均的なデータに対して負荷バランスが一様になるように負荷バランスを考慮して各プロセッサに画像処理を割り当てることが多い。
従って、本実施の形態によれば、従来例に比べて負荷分散のための余分な処理負荷を抱えることなく、かつ、万が一負荷バランスが悪くなったとしても、好適な負荷分散を実行してシステム全体としての処理能力低下を防ぐことができる効果がある。
本実施の形態に係る多機能処理装置であるMFPの構成を説明するブロック図である。 本実施の形態に係る画像処理装置においてPDLデータの処理を行う主要部の構成を示すブロック図である。 複数のプロセッサで構成された従来の画像処理システムにおいて、画像データに対する画像処理を実行した場合における、各プロセッサの負荷状況を概念的に表す説明図である。 オブジェクトの輪郭情報からビットマップ展開するためのエッジの座標点を生成するまでの処理の流れを示す説明図である。 各RIPプロセッサA〜Dを同時に動作させた場合の動作例を示すシーケンス図である。 本実施の形態に係るRIPプロセッサが通常の動作モードで動作する場合の処理を説明するフローチャートである。 本実施の形態に係るRIPプロセッサが補助モードで動作する場合の処理を説明するフローチャートである。 本実施の形態に係る、複数のプロセッサで構成された画像処理システムにおいて、画像データに対する画像処理を実行する際の各プロセッサの負荷状況を概念的に表す図である。 本実施の形態に係る、複数のプロセッサで構成された画像処理システムにおいて、画像データに対する画像処理を実行する際の各プロセッサの負荷状況を概念的に表す図である。 従来のシステムにおけるシステム処理負荷(負荷監視)を説明する概念図である。 本実施の形態に係るシステムにおけるシステム処理負荷(負荷監視)を説明する概念図である。 従来のシステムにおける、システム処理負荷(負荷見積り)を示す概念図である。 本実施の形態に係るシステムにおける、システム処理負荷(負荷見積り)を示す概念図である。

Claims (12)

  1. 少なくとも第1プロセッサ及び第2プロセッサを含む複数のプロセッサを有し、画像データに対して複数種別の画像処理を実行する画像処理装置であって、
    前記第1プロセッサは、
    前記第1プロセッサに処理対象のデータを供給する第1データ格納部、及び前記第1プロセッサの処理済データを格納する第2データ格納部の格納状態を検知して前記第1プロセッサが待ち状態か否かを判定する判定手段と、
    前記判定手段による判定結果に従って、前記第1プロセッサの動作モードを、前記第1プロセッサに割り当てられた種別の画像処理を行う通常モードと、前記第1プロセッサとは異なる他のプロセッサに割り当てられた種別の画像処理の一部を代替して実行する補助モードとの間で切り替える動作モード切替手段と、
    前記動作モード切替手段により前記第1プロセッサの動作モードが前記第2プロセッサを補助する補助モードに切り替えられると、前記第2プロセッサに割り当てられている種別の画像処理の一部を実行する旨の処理要求を前記第2プロセッサに対して行う処理要求手段とを有し、
    前記第2プロセッサは、
    前記処理要求手段による前記第1プロセッサからの処理要求に対して、前記第2プロセッサに割り当てられている種別の画像処理の一部を前記第1プロセッサに実行させるための情報を前記第1プロセッサに通知する通知手段を有し、
    前記第1プロセッサは、前記通知手段により通知された前記情報に従って、前記第2プロセッサに割り当てられている種別の画像処理の一部を代替して実行することを特徴とする画像処理装置。
  2. 前記判定手段は、前記第1プロセッサの前記第1データ格納部及び前記第2データ格納部の格納状態がフル状態かエンプティ状態であるかに基づいて前記第1プロセッサが待ち状態か否かを判定し、
    前記動作モード切替手段は、前記第2データ格納部の格納状態がフル状態であるか、又は、前記第1データ格納部がエンプティ状態である場合に、前記第1プロセッサを前記通常モードから前記補助モードに切り替えることを特徴とする請求項1に記載の画像処理装置。
  3. 前記判定手段は、前記第1プロセッサの前記第1データ格納部及び前記第2データ格納部に格納されたデータのデータ量が予め定められた閾値を超えているか否かに基づいて前記第1プロセッサが待ち状態か否かを判定し、
    前記動作モード切替手段は、前記第2データ格納部に格納されたデータのデータ量が閾値を越えているか、又は、前記第1データ格納部に格納されたデータのデータ量が閾値を越えていない場合に、前記第1プロセッサを前記通常モードから前記補助モードに切り替えることを特徴とする請求項1に記載の画像処理装置。
  4. 前記第1プロセッサは、前記第2プロセッサに割り当てられている種別の画像処理の一部を代替実行した後に、前記判定手段によって再び前記第1プロセッサの前記第1データ格納部及び前記第2データ格納部の格納状態を検知して前記第1プロセッサが待ち状態か否かを判定し、
    前記判定手段の判定結果に従って、前記第1プロセッサが前記第2プロセッサに割り当てられている種別の画像処理の一部の代替実行した後に、前記第1プロセッサに割り当てられた種別の画像処理を実行することを特徴とする請求項1乃至3のいずれか1項に記載の画像処理装置。
  5. 前記判定手段は、前記第1プロセッサの前記第1データ格納部及び前記第2データ格納部の格納状態がフル状態かエンプティ状態であるかに基づいて前記第1プロセッサが待ち状態か否かを判定し、
    前記動作モード切替手段は、前記第2データ格納部の格納状態がフル状態でなく、かつ、前記第1データ格納部の格納状態がエンプティ状態でない場合に、前記第1プロセッサが前記通常モードから前記補助モードに復帰することを特徴とする請求項4に記載の画像処理装置。
  6. 前記判定手段は、前記第1プロセッサの前記第1データ格納部及び前記第2データ格納部に格納されたデータのデータ量が予め定められた閾値を超えているか否かに基づいて前記第1プロセッサが待ち状態か否かを判定し、
    前記動作モード切替手段は、前記第2データ格納部に格納されたデータのデータ量が閾値を越えていなくて、かつ、前記第1データ格納部に格納されたデータのデータ量が閾値を越えている場合に前記第1プロセッサが前記補助モードから前記通常モードに復帰することを特徴とする請求項4に記載の画像処理装置。
  7. 少なくとも第1プロセッサ及び第2プロセッサを含む複数のプロセッサを有し、画像データに対して複数種別の画像処理を実行する画像処理装置の画像処理方法であって、
    前記第1プロセッサに処理対象のデータを供給する第1データ格納部、及び前記第1プロセッサの処理済データを格納する第2データ格納部の格納状態を検知して前記第1プロセッサが待ち状態か否かを判定する判定工程と、
    前記判定工程による判定結果に従って、前記第1プロセッサの動作モードを、前記第1プロセッサに割り当てられた種別の画像処理を行う通常モードと、第2プロセッサに割り当てられた種別の画像処理の一部を代替して実行する補助モードとの間で切り替える動作モード切替工程と、
    前記動作モード切替工程により前記第1プロセッサが前記第2プロセッサを補助する補助モードに切り替えられると、前記第2プロセッサに割り当てられている種別の画像処理の一部を実行する旨の処理要求を前記第2プロセッサに対して行う処理要求工程と、
    前記処理要求工程による前記第1プロセッサからの処理要求に対して、前記第2プロセッサに割り当てられている種別の画像処理の一部を前記第1プロセッサに実行させるための情報を、前記第2プロセッサから前記第1プロセッサに通知する通知工程とを有し、
    前記第1プロセッサは、前記通知工程で通知された前記情報に従って、前記第2プロセッサに割り当てられている種別の画像処理の一部を代替して実行することを特徴とする画像処理方法。
  8. 前記判定工程は、前記第1プロセッサの前記第1データ格納部及び前記第2データ格納部の格納状態がフル状態かエンプティ状態であるかに基づいて前記第1プロセッサが待ち状態か否かを判定し、
    前記動作モード切替工程は、前記第2データ格納部の格納状態がフル状態であるか、又は、前記第1データ格納部がエンプティ状態である場合に、前記第1プロセッサを前記通常モードから前記補助モードに切り替えることを特徴とする請求項7に記載の画像処理方法。
  9. 前記判定工程は、前記第1プロセッサの前記第1データ格納部及び前記第2データ格納部に格納されたデータのデータ量が予め定められた閾値を超えているか否かに基づいて前記第1プロセッサが待ち状態か否かを判定し、
    前記動作モード切替工程は、前記第2データ格納部に格納されたデータのデータ量が閾値を越えているか、又は、前記第1データ格納部に格納されたデータのデータ量が閾値を越えていない場合に、前記第1プロセッサを前記通常モードから前記補助モードに切り替えることを特徴とする請求項7に記載の画像処理方法。
  10. 前記第1プロセッサは、前記第2プロセッサに割り当てられている種別の画像処理の一部を代替実行した後に、前記判定工程によって再び前記第1プロセッサの前記第1データ格納部及び前記第2データ格納部の状態を検知して前記第1プロセッサが待ち状態か否かを判定し、
    前記判定工程の判定結果に従って、前記第1プロセッサが前記第2プロセッサに割り当てられている種別の画像処理の一部の代替実行した後に、前記第1プロセッサに割り当てられた種別の画像処理を実行することを特徴とする請求項7乃至9のいずれか1項に記載の画像処理方法。
  11. 前記判定工程は、前記第1プロセッサの前記第1データ格納部及び前記第2データ格納部の格納状態がフル状態かエンプティ状態であるかに基づいて前記第1プロセッサが待ち状態か否かを判定し、
    前記動作モード切替工程は、前記第2データ格納部の格納状態がフル状態でなく、かつ、前記第1データ格納部の格納状態がエンプティ状態でない場合に、前記第1プロセッサが前記通常モードから前記補助モードに復帰することを特徴とする請求項10に記載の画像処理方法。
  12. 前記判定工程は、前記第1プロセッサの前記第1データ格納部及び前記第2データ格納部に格納されたデータのデータ量が予め定められた閾値を超えているか否かに基づいて前記第1プロセッサが待ち状態か否かを判定し、
    前記動作モード切替工程は、前記第2データ格納部に格納されたデータのデータ量が閾値を越えていなくて、かつ、前記第1データ格納部に格納されたデータのデータ量が閾値を越えている場合に前記第1プロセッサが前記補助モードから前記通常モードに復帰することを特徴とする請求項10に記載の画像処理方法。
JP2007117560A 2007-04-26 2007-04-26 画像処理装置及びその方法 Withdrawn JP2008276407A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007117560A JP2008276407A (ja) 2007-04-26 2007-04-26 画像処理装置及びその方法
US12/104,177 US8466921B2 (en) 2007-04-26 2008-04-16 Image processing apparatus and method for load balancing of plural types of image processing in plural processors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007117560A JP2008276407A (ja) 2007-04-26 2007-04-26 画像処理装置及びその方法

Publications (1)

Publication Number Publication Date
JP2008276407A true JP2008276407A (ja) 2008-11-13

Family

ID=39888427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007117560A Withdrawn JP2008276407A (ja) 2007-04-26 2007-04-26 画像処理装置及びその方法

Country Status (2)

Country Link
US (1) US8466921B2 (ja)
JP (1) JP2008276407A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012168951A (ja) * 2011-02-16 2012-09-06 Arm Ltd タイルベースのグラフィックスシステム及びこのようなシステムの動作方法
JP2015181016A (ja) * 2015-05-07 2015-10-15 キヤノン株式会社 制御方法、システム及びプログラム
JP2016099663A (ja) * 2014-11-18 2016-05-30 キヤノン株式会社 画像処理装置及び画像処理方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8370605B2 (en) * 2009-11-11 2013-02-05 Sunman Engineering, Inc. Computer architecture for a mobile communication platform
US8669989B2 (en) * 2010-05-19 2014-03-11 Pinebrook Imaging, Inc. Parallel image processing system
JP5777398B2 (ja) * 2011-05-13 2015-09-09 キヤノン株式会社 画像処理装置、画像処理装置の画像処理方法及びプログラム
JP2013091222A (ja) * 2011-10-25 2013-05-16 Canon Inc 画像形成処理装置及び画像処理方法
US10535185B2 (en) * 2012-04-04 2020-01-14 Qualcomm Incorporated Patched shading in graphics processing
JP2017201456A (ja) * 2016-05-02 2017-11-09 株式会社リコー 情報処理装置、及び情報処理方法
CN107079105B (zh) * 2016-11-14 2019-04-09 深圳市大疆创新科技有限公司 图像处理方法、装置、设备及视频图传系统
JP6904697B2 (ja) * 2016-12-22 2021-07-21 キヤノン株式会社 情報処理装置及び通信制御方法
TWI648604B (zh) 2017-12-27 2019-01-21 財團法人工業技術研究院 數位直接成像方法與系統、影像產生方法與電子裝置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4245306A (en) * 1978-12-21 1981-01-13 Burroughs Corporation Selection of addressed processor in a multi-processor network
US5113494A (en) * 1987-02-27 1992-05-12 Eastman Kodak Company High speed raster image processor particularly suited for use in an image management system
US5327570A (en) * 1991-07-22 1994-07-05 International Business Machines Corporation Multiprocessor system having local write cache within each data processor node
JP3359393B2 (ja) * 1993-10-07 2002-12-24 富士通株式会社 図形データ並列処理表示装置
JPH0830471A (ja) * 1994-07-14 1996-02-02 Hitachi Ltd ジョブの実行プロセサ変更方式
JP3564327B2 (ja) 1999-06-11 2004-09-08 エヌイーシーシステムテクノロジー株式会社 図形処理装置
US7196710B1 (en) * 2000-08-23 2007-03-27 Nintendo Co., Ltd. Method and apparatus for buffering graphics data in a graphics system
JP2006133839A (ja) 2004-11-02 2006-05-25 Seiko Epson Corp 画像処理装置、印刷装置および画像処理方法
US20080055621A1 (en) * 2006-09-01 2008-03-06 Price Suzanne L Methods and systems for improved printing system sheet side dispatch in a clustered printer controller

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012168951A (ja) * 2011-02-16 2012-09-06 Arm Ltd タイルベースのグラフィックスシステム及びこのようなシステムの動作方法
JP2016099663A (ja) * 2014-11-18 2016-05-30 キヤノン株式会社 画像処理装置及び画像処理方法
JP2015181016A (ja) * 2015-05-07 2015-10-15 キヤノン株式会社 制御方法、システム及びプログラム

Also Published As

Publication number Publication date
US20080270753A1 (en) 2008-10-30
US8466921B2 (en) 2013-06-18

Similar Documents

Publication Publication Date Title
JP2008276407A (ja) 画像処理装置及びその方法
US7602394B2 (en) Image processing device, method, and storage medium which stores a program
US7605819B2 (en) Image processing device, method, and storage medium which stores a program
US7602392B2 (en) Image processing device, method, and storage medium which stores a program
US7602391B2 (en) Image processing device, method, and storage medium which stores a program
US7595803B2 (en) Image processing device, method, and storage medium which stores a program
JPH07262360A (ja) 画像処理装置及び方法
JPH1065872A (ja) 画像処理システム及びその制御方法、並びにスキャナ装置
US7602393B2 (en) Image processing device, method, and storage medium which stores a program
JP2004289667A (ja) 画像処理装置
US20060274964A1 (en) Image processing device, method, and storage medium which stores a program
JP4510847B2 (ja) 画像処理装置及び画像処理プログラム
US20110069326A1 (en) Image processing apparatus, control method and computer-readable medium storing a program
US7161714B1 (en) Apparatus and method for processing images, and computer product
JP2006203702A (ja) 画像形成装置
JP2018058295A (ja) 画像処理装置、画像処理方法、及びプログラム
US6985258B1 (en) Print system
JP2016206934A (ja) 画像処理装置、画像処理方法及びプログラム
JP5560785B2 (ja) 情報処理装置、画像形成装置及び情報処理方法
US8358445B2 (en) Image reading apparatus, control method therefor, and storage medium
JP2020110926A (ja) 画像形成装置、画像形成装置の制御方法、画像形成システム、及びプログラム
JP2014194635A (ja) 画像形成装置及び画像形成方法ならびにプログラム
JP3997808B2 (ja) 描画処理装置および描画処理方法
JPH0784973A (ja) マルチ処理プロセッサ制御装置および制御方法
JP6614941B2 (ja) 画像処理装置および画像処理方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20100706