JP2008276085A

JP2008276085A - 液晶表示パネル

Info

Publication number: JP2008276085A
Application number: JP2007122123A
Authority: JP
Inventors: Yoshikazu Yoshimoto; 芳和好本; Yoshifumi Yoritomi; 美文頼富
Original assignee: Future Vision Inc
Current assignee: Future Vision Inc
Priority date: 2007-05-07
Filing date: 2007-05-07
Publication date: 2008-11-13
Anticipated expiration: 2027-05-07
Also published as: JP4510846B2

Abstract

【課題】ゲート配線のゲート電極部、ゲート端子部のそれぞれの要求性能毎にキャップ層の材料とＩＪ用インク形態の最適化を図る。
【解決手段】ゲート電極部ＧＴの主メタル層ＬＭＭはインクジェット用の銀インク（ＩＪ−Ａｇ）で、キャップ層ＬＣＰ１に有機ニッケルインク（ＩＪ−Ｎｉ）を用いている。ゲート端子部ＧＴＭの主メタル層ＬＭＭはゲート電極部ＧＴの主メタル層ＬＭＭと同じ（ＩＪ−Ａｇ）を、キャップ層ＬＣＰ２はＩＴＯインク（ＩＪ−ＩＴＯ）を用いている。
【選択図】図３

Description

本発明は、液晶表示パネルに係り、特に薄膜トランジスタのゲート配線をインクジェットとフレームと焼成で形成した液晶表示パネルに好適なものである。

液晶表示装置は、液晶表示パネルと駆動回路およびバックライト等の周辺装置を組み合わせて構成される。図１０は、典型的な縦電界型（所謂、ＴＮ型）の液晶表示装置の概略構成例を説明する断面模式図である。通常、アクティブ・マトリクス型の液晶表示装置を構成する液晶表示パネルは、第１基板（アクティブ・マトリクス基板あるいは薄膜トランジスタ基板）で構成される第１パネルＰＮＬ１と、第２基板（対向基板あるいはカラーフィルタ基板）で構成される第２パネルＰＮＬ２との間に液晶ＬＣを封入して形成される。

第１パネルＰＮＬ１を構成する第１基板ＳＵＢ１の内面には、薄膜トランジスタ（ＴＦＴ）と、この薄膜トランジスタで駆動される画素電極ＰＸを有し、最上層には第１配向膜ＯＲＩ１が成膜され、液晶配向制御能が付与されている。また、外面（背面）には第１偏光板ＰＯＬ１が貼付されている。一方、第２パネルＰＮＬ２を構成する第２基板ＳＵＢ２の内面には、カラーフィルタＣＦ、隣接画素のカラーフィルタとの間を区画する遮光層（ブラックマトリクス）ＢＭ、対向電極ＣＴを有し、最上層には第２配向膜ＯＲＩ２が成膜され、液晶配向制御能が付与されている。また、外面（表面）には、偏光軸を第１偏光板ＰＯＬ１の偏光軸とはクロスニコル配置した第２偏光板ＰＯＬ２が貼付されている。なお、細かな構成は図示を省略した。

第１基板ＳＵＢ１に薄膜トランジスタＴＦＴを作り込む製造工程では、当該基板上に、先ず、クロム等の金属膜からなる平行配置された複数のゲート配線およびこの各ゲート配線から画素毎に延びるゲート電極が形成される。その後、絶縁層、能動層（シリコン半導体層）、データ配線、データ電極（ソース・ドレイン電極）、画素電極、保護膜、配向膜などを形成し、配向膜に液晶配向制御能を付与して第１基板が形成される。第１基板ＳＵＢ１の背面には、バックライトＢＬＫが設置されている。なお、この液晶表示パネルを駆動するための回路は図示していない。

図１１は、図１０で説明した液晶表示パネルの１画素の構成とこの画素を構成する薄膜トランジスタの構造を説明する図である。すなわち、図１１（ａ）は画素の平面図、図１１（ｂ）は、図１１（ａ）のＤ−Ｄ’線に沿った断面図である。図１１（ａ）に示したように、ＴＦＴがゲート配線ＧＬとデータ配線ＤＬとの交差部に配置されている。また、画素を構成する画素電極ＰＸがコンタクトホールＴＨを通して薄膜トランジスタＴＦＴのソース電極（又はドレイン電極）ＳＤ１に接続されている。そして、補助容量配線ＣＬとの間で補助容量を形成している。

図１１（ｂ）に示したように、薄膜トランジスタＴＦＴは、第１基板ＳＵＢ１の表面に形成された下地膜ＵＷの上に、ゲート配線ＧＬから延びるゲート電極ＧＴと、このゲート電極ＧＴを覆うようにゲート絶縁膜ＧＩが形成されている。このゲート絶縁膜ＧＩ上に能動層としてのシリコン（Ｓｉ）半導体層ＳＩとオーミックコンタクト層（ｎ⁺Ｓｉ）ＮＳ、ソース電極ＳＤ１及びドレイン電極ＳＤ２が順次積層される。オーミックコンタクト層（ｎ⁺Ｓｉ）ＮＳはシリコン（Ｓｉ）半導体層ＳＩ上で二分割され、ソース電極ＳＤ１及びドレイン電極ＳＤ２の間の半導体層ＳＩにチャネル部を形成する。下地膜ＵＷは、シリコン・ナイトライド（窒化シリコン）と酸化シリコンの積層膜で形成される。

ゲート配線ＧＬおよびゲート電極ＧＴを覆ってシリコン・ナイトライド（ＳｉＮｘ）を好適とするゲート絶縁膜ＧＩが成膜され、その上にゲート配線ＧＬと交差する複数のデータ配線ＤＬが形成される。なお、このデータ配線ＤＬと同時にソース電極（又はドレイン電極）ＳＤ１とドレイン電極（又はソース電極）ＳＤ２が同層で形成される。

この画素はフルカラー表示の場合は各単色（赤、緑、青）の副画素となるが、ここでは単に画素と称する。画素を構成する薄膜トランジスタＴＦＴは、上記したように、ゲート電極ＧＴと、このゲート電極の上にパターニングされたシリコン半導体膜ＳＩと、シリコン半導体膜の上層に分離（二分割）して形成されたオーミックコンタクト層（ｎ⁺シリコン）ＮＳと、二分割したオーミックコンタクト層のそれぞれに接続したソース電極（ドレイン電極）とドレイン電極（ソース電極）とで構成される。

この薄膜トランジスタの上層には保護膜ＰＡＳが成膜され、その上にＩＴＯを好適とする画素電極ＰＸがパターニングされ、保護膜ＰＡＳに開けたコンタクトホールＴＨでソース電極（又はドレイン電極）ＳＤ１に接続している。なお、画素電極ＰＸを覆って第１配向膜（図１０参照）が成膜される。

一方、図示しない他方の基板には、フルカラーの場合は３色のカラーフィルタと平滑層（オーバーコート層、図１０には示していない）を介した対向電極（図１０参照）が形成される。そして、対向電極を覆って第２配向膜（同じく図１０参照）が成膜され、上記した一方の基板であるアクティブ・マトリクス基板と重ねあわせ、その間隙に液晶が封入される。

このような薄膜トランジスタにおいて、製造プロセスでのダメージ等を回避するため、その金属配線を多層構造とするものが例えば特許文献１に開示がある。また、この多層金属配線をインクジェット法でインクを塗布し、焼成して形成するものが例えば特許文献２に記載がある。

液晶表示パネルのゲート配線は、その機能を大きく分けてゲート配線部、ゲート電極部およびゲート端子部の３つの重要な要素を含んでいる。一般的に、ゲート配線の積層構造は、ガラス等の基板の上（下地膜を持つ場合は、その上）に、主メタル層/キャップ層からなり、基板と主メタル層の間に密着層を介在させて構成される。

このような積層構造のゲート配線をインクジェット（ＩＪ）法で形成するものでは、主メタル層に銀（Ａｇ）インク（ＩＪ-Ａｇ）、銅（Ｃｕ）インク（ＩＪ-Ｃｕ）、金（Ａｕ）インク（ＩＪ-Ａｕ）等が使用可能とされている。また、最上層に形成されるキャップ層には、ニッケル（Ｎｉ）インク（ＩＪ-Ｎｉ）、インジュム・チン・オキサイド（ＩＴＯ）インク（ＩＪ-ＩＴＯ）等が使用可能とされている。
特開２００３−２５５３９４号公報特開２００５−９３８１４号公報

ゲート端子部におけるキャップ層には、空気中で安定なＩＴＯが望ましい。しかし、ＩＴＯ膜は表面粗さが有り、平坦性が良くないため、ゲート端子部と同様にゲート電極部のキャップ層にＩＴＯを使用すると、平坦性不良によりＴＦＴの移動度に問題が生じる。また、スパッタ法で成膜したＩＴＯ膜は膜質が安定であるため、低抵抗である下層の主メタル層とは異なるエッチング法が必要となり、プロセスが複雑になる。現行では、ゲート電極部の形成重視の観点からゲート配線の積層構造を形成し、特に端子部に必要なキャップ層については、後工程でＩＴＯ膜を付加する手法をとっている。この方法では、プロセスが複雑である上にコンタクト抵抗不良の発生等で表示パネルの歩留まりの低下を招く恐れがあった。

本発明の目的は、ゲート配線のゲート電極部、ゲート端子部のそれぞれの要求性能毎にキャップメタル層の材料とＩＪ用インク形態の最適化を図り、更なる高機能化であるプロセス簡略化等を実現した液晶表示パネルを提供することにある。

ゲート配線の各部に要求される機能は以下のとおりである。先ず、ゲート電極部のキャップ層には、耐プラズマ性、耐拡散性、バリア特性（主メタルを固溶拡散させない緻密性）が要求される。ゲート電極としては、平坦性（移動度等ＴＦＴ性能）、耐電圧性が要求され、フラットＴＦＴ、電極薄膜となる高機能化が要求される。ゲート配線部のキャップ層には、耐プラズマ性、緻密性が要求される。ゲート端子部にはゲート配線部のキャップ層に求められる性能に加えて、ゲート絶縁膜の端子部コンタクトホールによるドライエッチング耐性、導電性（キャップ層と主メタル層の低コンタクト抵抗性が要求され、構成の簡素化等の高性能化が要求される。

上記目的を達成するための本発明の代表的な解決手段を列挙すれば、以下のとおりである。すなわち、本発明の液晶表示パネルは、
（１）薄膜トランジスタを有する複数の画素回路が形成された第１基板と、液晶層を介して第１基板と対向配置された第２基板とを有し、
前記第１基板に、前記薄膜トランジスタのゲート電極を構成するゲート電極部と、少なくとも一端に選択信号を印加するゲート端子部とを備えたゲート配線を有し、
前記ゲート配線は、金属主層の表面にキャップ層を被覆した積層構造で形成され、
前記ゲート端子部のキャップ層が微粒子ニッケル・ＩＪインク又はＩＴＯ・ＩＪインクの焼成で形成されていることを特徴とする。

また、本発明の液晶表示パネルでは、前記ゲート電極部を有機ニッケル・ＩＪインク又はＩＴＯ・ＩＪインクの焼成で形成することができ、前記金属主層を銀・ＩＪインクの焼成で形成することができる。

また、本発明の液晶表示パネルでは、前記ゲート配線と前記第１基板の間に密着層を設けることができ、前記密着層をマンガン・ＩＪインク等の焼成で形成することができる。

ゲート配線のゲート電極部、ゲート配線部、ゲート端子部のそれぞれの要求性能毎にキャップメタル層の材料とＩＪ用インク形態の最適化により、更なる高機能化であるプロセス簡略化等を実現した液晶表示パネルを得ることができる。

以下、本発明を実施するための最良の形態を実施例の図面を用いて説明する。

図１は、本発明の液晶表示パネルにおけるゲート配線の構成を説明する模式図である。ゲート配線は、ゲート配線部ＧＬ、ゲート電極部ＧＴ、ゲート端子部ＧＴＭから構成される。ゲート配線部ＧＬは液晶表示パネルの有効表示領域の一方向全域にわたって延在し、少なくとも一端にゲート端子部ＧＴＭを有する。ゲート配線部ＧＬには、各画素を構成するＴＦＴ毎にゲート電極部ＧＴが突出形成されており、このゲート電極部ＧＴの上に半導体層、ソース・ドレイン電極等がパターニングされてＴＦＴが形成される。

図２は、本発明の実施例との対比のための比較例を説明する模式断面図であり、図２（ａ）は図１のＡ−Ａ’線に沿ったゲート電極部の断面を、図２（ｂ）は図１のＢ−Ｂ’線に沿ったゲート端子部の断面を示す。図２において、ＴＦＴ基板ＳＵＢ１はガラス板である。ゲート電極部では、ＴＦＴ基板ＳＵＢ１の表面（内面）に主メタル層ＬＭＭとキャップ層ＬＣＰをこの順で成膜した積層構造となっている。また、ゲート端子部では、同じくＴＦＴ基板ＳＵＢ１の表面に主メタル層ＬＭＭとキャップ層ＬＣＰをこの順で成膜した上に端子部キャップ層ＬＴＰをさらに積層した構造となっている。

この比較例では、ゲート電極部ＧＴ、ゲート端子部ＧＴＭ、ゲート配線部ＧＬの主メタル層ＬＭＭはアルミニウム（Ａｌ）のスパッタ膜、ゲート電極部ＧＴのキャップ層ＬＣＰはチタン（Ｔｉ）のスパッタ膜である。また、ゲート端子部ＧＴＭの主メタル層ＬＭＭはゲート電極部ＧＴと同様のアルミニウム（Ａｌ）のスパッタ膜で、そのキャップ層はゲート電極部ＧＴのキャップ層ＬＣＰの上にＩＴＯのスパッタ膜ＬＴＰを成膜したものとなっている。なお、ゲート配線部ＧＬはゲート電極部と同様の構造となっている。

なお、この比較例を含めた以下に説明する本発明の各実施例では、主メタル層とＴＦＴ基板の間にマンガン（Ｍｎ）あるいはチタン（Ｔｉ）を好適とする密着層LＡＤを介在させているが、この密着層LＡＤは必須ではない。密着層LＡＤは、比較例ではスパッタ膜であり、後述の実施例ではＩＪで形成される。

以下、本発明の各実施例を説明するが、そのゲート配線を構成する主メタル層、キャップ層等の各層はインクジェット（ＩＪ）法で成膜される。実施例で用いられるキャップ層用インク材料は、以下の表１に示したような性能を有する。

図３は、本発明の実施例１を説明する図２と同様の模式断面図である。実施例１では、ゲート電極部ＧＴの主メタル層ＬＭＭはインクジェット用の銀インク（Ａｇ・ＩＪインク：ＩＪ−Ａｇのように表記）で、キャップ層ＬＣＰ１に有機ニッケルインク（ＩＪ−Ｎｉ）を用いている。そして、ゲート端子部ＧＴＭの主メタル層ＬＭＭはゲート電極部ＧＴの主メタル層ＬＭＭと同じ（ＩＪ−Ａｇ）を、キャップ層ＬＣＰ２はＩＴＯインク（ＩＪ−ＩＴＯ）を用いている。

実施例１によって、ゲート配線のゲート電極部、ゲート端子部のそれぞれの要求性能毎にキャップ層の材料とＩＪ用インク形態の最適化による高機能化であるプロセス簡略化等を実現できる。

図４は、本発明の実施例２を説明する図２と同様の模式断面図である。実施例２では、ゲート電極部ＧＴの主メタル層ＬＭＭはインクジェット用の銀インク（ＩＪ−Ａｇ）で、キャップ層ＬＣＰ１に有機ニッケルインク（ＩＪ−Ｎｉ）を用いている。そして、ゲート端子部ＧＴＭの主メタル層ＬＭＭはゲート電極部ＧＴの主メタル層ＬＭＭと同じ（ＩＪ−Ａｇ）を、キャップ層ＬＣＰ３は微粒子ニッケルインク（ＩＪ−微粒子Ｎｉ）を用いている。

実施例２によって、ゲート配線のゲート電極部、ゲート端子部のそれぞれの要求性能毎にキャップ層の材料とＩＪ用インク形態の最適化による高機能化であるプロセス簡略化等を実現できる。

図５は、本発明の実施例３を説明する図２と同様の模式断面図である。実施例３では、ゲート電極部ＧＴの主メタル層ＬＭＭはインクジェット用の銀インク（ＩＪ−Ａｇ）で、キャップ層ＬＣＰ２にＩＴＯインク（ＩＪ−ＩＴＯ）を用いている。そして、ゲート端子部ＧＴＭの主メタル層ＬＭＭはゲート電極部ＧＴの主メタル層ＬＭＭと同じ（ＩＪ−Ａｇ）を、キャップ層ＬＣＰ２はＩＴＯインク（ＩＪ−ＩＴＯ）を用いている。

実施例３によって、ゲート配線のゲート電極部、ゲート端子部のそれぞれの要求性能毎にキャップ層の材料とＩＪ用インク形態の最適化による高機能化であるプロセス簡略化等を実現できる。

図６は、本発明の実施例４を説明する図２と同様の模式断面図である。実施例４では、ゲート電極部ＧＴの主メタル層ＬＭＭはインクジェット用の銀インク（ＩＪ−Ａｇ）で、キャップ層ＬＣＰ２にＩＴＯインク（ＩＪ−ＩＴＯ）を用いている。そして、ゲート端子部ＧＴＭの主メタル層ＬＭＭはゲート電極部ＧＴの主メタル層ＬＭＭと同じ（ＩＪ−Ａｇ）を、キャップ層ＬＣＰ３は微粒子ニッケルインク（ＩＪ−微粒子Ｎｉ）を用いている。

実施例４によって、ゲート配線のゲート電極部、ゲート端子部のそれぞれの要求性能毎にキャップ層の材料とＩＪ用インク形態の最適化による高機能化であるプロセス簡略化等を実現できる。

図７は、本発明の実施例５を説明する図２と同様の模式断面図である。実施例５では、ゲート電極部ＧＴの主メタル層ＬＭＭはインクジェット用の銀インク（ＩＪ−Ａｇ）で、キャップ層ＬＣＰ１に有機ニッケルインク（ＩＪ−Ｎｉ）を用いている。そして、ゲート端子部ＧＴＭの主メタル層ＬＭＭはゲート電極部ＧＴの主メタル層ＬＭＭと同じ（ＩＪ−Ａｇ）を、キャップ層ＬＣＰ３は微粒子ニッケルインク（ＩＪ−微粒子Ｎｉ）を用い、さらにその上に端子部キャップ層ＬＣＰ１として有機ニッケルインク（ＩＪ−Ｎｉ）を用いている。

実施例５によって、ゲート配線のゲート電極部、ゲート端子部のそれぞれの要求性能毎にキャップ層の材料とＩＪ用インク形態の最適化による高機能化であるプロセス簡略化等を実現できる。

図８は、本発明の実施例６を説明する図２と同様の模式断面図である。実施例６では、ゲート電極部ＧＴの主メタル層ＬＭＭはインクジェット用の銀インク（ＩＪ−Ａｇ）で、キャップ層ＬＣＰ２にＩＴＯインク（ＩＪ−ＩＴＯ）を用いている。そして、ゲート端子部ＧＴＭの主メタル層ＬＭＭはゲート電極部ＧＴの主メタル層ＬＭＭと同じ（ＩＪ−Ａｇ）を、キャップ層ＬＣＰ３は微粒子ニッケルインク（ＩＪ−微粒子Ｎｉ）を用い、さらにその上に端子部キャップ層ＬＣＰ２としてＩＴＯインク（ＩＪ−ＩＴＯ）を用いている。

実施例６によって、ゲート配線のゲート電極部、ゲート端子部のそれぞれの要求性能毎にキャップ層の材料とＩＪ用インク形態の最適化による高機能化であるプロセス簡略化等を実現できる。

図９は、本発明の実施例で説明した薄膜トランジスタを用いた液晶表示パネルで構成した液晶表示装置の等価回路図である。図９（ａ）は液晶表示装置の全体回路図、図９（ｂ）は図９（ａ）における画素部ＰＸＬの拡大図である。図９（ａ）において、液晶表示パネルＰＮＬには多数の画素部ＰＸＬがマトリクス配置されている。各画素部ＰＸＬはゲート配線駆動回路ＧＤＲで選択され、データ配線(信号線、ソース配線とも言う)駆動回路ＤＤＲからの表示データ信号に応じて点灯される。

すなわち、ゲート配線駆動回路ＧＤＲによって選択されたゲート配線ＧＬに対応して、データ配線駆動回路ＤＤＲからデータ配線ＤＬを通して液晶表示パネルＰＮＬの画素部ＰＸＬにおける薄膜トランジスタＴＦＴに表示データ（電圧）が供給される。

図９（ｂ）に示したように、画素部ＰＸＬを構成する薄膜トランジスタＴＦＴは、ゲート配線ＧＬとデータ配線ＤＬとの交差部に設けられる。薄膜トランジスタＴＦＴのゲート電極ＧＴはゲート配線ＧＬに接続し、薄膜トランジスタＴＦＴのドレイン電極又はソース電極（この時点ではドレイン電極）ＳＤ２には、データ配線ＤＬが接続されている。

薄膜トランジスタＴＦＴのドレイン電極又はソース電極（この時点ではソース電極）ＳＤ１は液晶（素子）ＬＣの画素電極ＰＸに接続される。液晶ＬＣは、画素電極ＰＸと共通電極ＣＴとの間にあって、画素電極ＰＸに供給されるデータ(電圧)により駆動される。なお、データを一時保持するための補助容量Ｃａがドレイン電極ＳＤ２と補助容量配線ＣＬとの間に接続されている。

本発明の液晶表示パネルにおけるゲート配線の構成を説明する模式図である。本発明の実施例との対比のための比較例を説明する模式断面図である。本発明の実施例１を説明する図２と同様の模式断面図である。本発明の実施例２を説明する図２と同様の模式断面図である。本発明の実施例３を説明する図２と同様の模式断面図である。本発明の実施例４を説明する図２と同様の模式断面図である。本発明の実施例５を説明する図２と同様の模式断面図である。本発明の実施例６を説明する図２と同様の模式断面図である。本発明の実施例で説明した薄膜トランジスタを用いた液晶表示パネルで構成した液晶表示装置の等価回路図である。典型的な縦電界型（所謂、ＴＮ型）の液晶表示装置の概略構成例を説明する断面模式図である。図１０で説明した液晶表示パネルの１画素の構成とこの画素を構成する薄膜トランジスタの構造を説明する図である。

符号の説明

ＳＵＢ１・・・第１基板（薄膜トランジスタ基板）、ＳＵＢ２・・・第２基板（カラーフィルタ基板）、ＧＴ・・・ゲート電極（ゲート電極部）、ＧＴＭ・・・ゲート端子部、ＧＩ・・・ゲート絶縁膜、ＵＷ・・・下地膜、ＳＩ・・・シリコン半導体層、ＮＳ・・・オーミックコンタクト層、ＬＭＭ・・・主メタル層、ＬＣＰ・・・キャップ層、ＬＴＰ・・・端子部キャップ層。

Claims

薄膜トランジスタを有する複数の画素回路が形成された第１基板と、液晶層を介して第１基板と対向配置された第２基板とを有する液晶表示パネルであって、
前記第１基板に、前記薄膜トランジスタのゲート電極を構成するゲート電極部と、少なくとも一端に選択信号を印加するゲート端子部とを備えたゲート配線を有し、
前記ゲート配線は、金属主層の表面にキャップ層を被覆した積層構造で形成され、
前記ゲート端子部のキャップ層が微粒子ニッケル・ＩＪインク又はＩＴＯ・ＩＪインクの焼成で形成されていることを特徴とする液晶表示パネル。
請求項１において、
前記ゲート電極部が有機ニッケル・ＩＪインク又はＩＴＯ・ＩＪインクの焼成で形成されていることを特徴とする液晶表示パネル。
請求項１又は２において、
前記金属主層が銀・ＩＪインクの焼成で形成されていることを特徴とする液晶表示パネル。
請求項１〜３の何れか１項において、
前記ゲート配線と前記第１基板の間に密着層を有することを特徴とする液晶表示パネル。
請求項４において、
前記密着層がマンガン・ＩＪインクの焼成で形成されていることを特徴とする液晶表示パネル。