JP2008270809A - 磁気ランダムアクセスメモリおよびその製造方法 - Google Patents

磁気ランダムアクセスメモリおよびその製造方法 Download PDF

Info

Publication number
JP2008270809A
JP2008270809A JP2008107175A JP2008107175A JP2008270809A JP 2008270809 A JP2008270809 A JP 2008270809A JP 2008107175 A JP2008107175 A JP 2008107175A JP 2008107175 A JP2008107175 A JP 2008107175A JP 2008270809 A JP2008270809 A JP 2008270809A
Authority
JP
Japan
Prior art keywords
pair
magnetic
random access
memory element
access memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008107175A
Other languages
English (en)
Inventor
Tai Min
泰 閔
Po Kang Wang
伯剛 王
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MagIC Technologies Inc
Original Assignee
MagIC Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MagIC Technologies Inc filed Critical MagIC Technologies Inc
Publication of JP2008270809A publication Critical patent/JP2008270809A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】書き込みエラーが生じにくいMRAMを提供する。
【解決手段】分割メモリセル群は、X軸方向に延在するワード線と、Y軸方向に延在するビット線と、それらの交差点に各々配置された磁気メモリ素子とを含む。ワード線は、第1のグローバル書込線および第1の選択スイッチを介して第1の共通書込線と接続され、第2の選択スイッチおよび第2のグローバル書込線を介して第2の共通書込線と接続される。磁気メモリ素子は、X軸方向に沿った磁化を有するピンド層と、フリー層と、それらに挟まれた中間層との積層構造を含む。フリー層は、X軸方向の磁化容易軸を有する第1の領域AR1と、X軸方向と5°以上90°以下の角度をなす磁化容易軸を有する2つの尖端部分からなる第2の領域AR2とを含む。
【選択図】図2

Description

本発明は、複数の磁気メモリ素子を備えた磁気ランダムアクセスメモリ、およびその製造方法に関する。
磁気トンネル接合(MTJ:Magnetic Tunneling Junction)素子およびスピンバルブ(SV:Spin Valve)型GMR素子は、非磁性層(MTJ素子の場合には誘電体からなるトンネルバリア層であり、SV型GMR素子の場合には遷移金属層)によって分離された2つの強磁性層を備えたものであり、磁気ランダムアクセスメモリ(MRAM:Magnetic Random Access Memry)のようなメモリ素子としての使用が広く研究されている。通常、一方の強磁性層は、一定方向に固定された磁化を有するピンド層であり、他方の強磁性層は、磁化が自由に反転するフリー層である。
MRAMでは、磁気メモリ素子としてのMTJ素子やGMR素子などの積層体は、形状(磁気)異方性を発現するように成形されている。図8(A)に示したように、磁気メモリ素子81の形状異方性は、真円以外の平面形状であれば、必ず存在する。休止状態(非駆動状態)では、フリー層の磁化は積層体(セル)の長軸方向に沿って配向しており、ピンド層の磁化方向に平行または逆平行な状態となっている。磁気メモリ素子81では、長軸が磁化容易軸81Eとなり、磁化困難軸81Hと直交している。図8(B)にMTJ素子の断面を示す。図8(B)に示したように、MTJ素子は、フリー層11と、トンネルバリア層12と、ピンド層13とを順に備えている。ピンド層13は、一定方向に固定された磁化J13を有し、フリー層11は、外部磁界に応じて磁化J11が変化する性質を有している。
MRAMセル(磁気メモリ素子)に格納されるディジタル情報はフリー層の磁化方向によって異なる。 図9は、ピンド層の磁化方向に沿った外部磁界Hによって変化するMTJ素子の抵抗値Rを表している。外部磁界Hが零のときの最小の抵抗値Rsおよび最大の抵抗値Rmを示す2つの状態は、それぞれ、ピンド層の磁化方向とフリー層の磁化方向とが互いに平行または逆平行である場合に対応する。2つの状態の切り替えを行うのに要する磁界Hs(スイッチング磁界Hs)の大きさは、MTJ素子の形状磁気異方性エネルギーによって決定される。併せてさらなる外部磁界が磁化困難軸に沿って印加されるとき、スイッチング磁界Hsは減少し、磁化困難軸方向の外部磁界Hyが最大値(飽和磁界Hy_sat)に達した場合、スイッチング磁界Hsは零となる。
MRAMでは、MRAMセルへの書込を行う際、2つの電流線によって供給される合成外部磁界を用いる。図10は、一般的なMRAMの構成例を表す。図10に示したように、磁化容易軸方向の磁界成分をビット線31によって付与し、磁化困難軸方向の磁界成分をワード線32によって付与する。その際、ビット線31およびワード線32の双方を個別の電流Ibit,Iwordが流れる。合成磁界により、形状磁気異方性の存在に関わらず、選択したMRAMセル33の磁化方向を所望の方向へ設定する(変更する)ことができる。MRAMセルの形状を若干変化させることで、選択したMRAMセル33の書き換えに必要なビット線31およびワード線32の合成磁界が変化する。全てのMRAMセルに対して確実に書込を可能とするには、ビット線31およびワード線32を各々流れる電流Ibit,Iwordを、最も大きな形状異方性を有するMRAMセルのスイッチングに必要とされるレベルに設定しなければならない。
しかしながら、書込対象として選択したMRAMセル(以下、選択セルという。)33に書込を行う際、その選択セル33と同じビット線31またはワード線32に沿って配置された書込の対象としない他のMRAMセル34にも、そのビット線31またはワード線32を流れる電流Ibit,Iwordによって生じる誘導磁界が及ぶこととなる。この誘導磁界は選択セル33に及ぶ合成磁界よりも強度が小さいものの、偶然に上記他のMRAMセル34に意図しない書込がなされる可能性がある。その場合、書き込みエラーとなってしまう。上記他のMRAMセル34を、半選択セル34と呼ぶ。半選択セル34が偶発的に書き込まれてしまう可能性は、ビット線31やワード線32を流れる電流の大きさ、スイッチング磁界Hsおよび困難軸方向の飽和磁界Hy_satに依存する。より大きなビット線電流Ibitおよびワード線電流Iwordと、より小さなスイッチング磁界Hsおよび飽和磁界Hy_satは、半選択セル34が偶発的に書き込まれてしまう可能性を高める。スイッチング磁界Hsおよび飽和磁界Hy_satの大きさには様々なバリエーションがある。したがって、ビット線電流Ibitおよびワード線電流Iwordの双方の値を注意深く選択する必要がある。すなわち、低すぎれば選択セル33への書込を行うことができず、大きすぎれば半選択セル34への書き込みエラーが生じる。
MRAMの書込ウィンドウ、すなわち、ビット線電流およびワード線電流のうち、書き込みエラーが生じることなく書込動作を行うことが可能な範囲は、3つの要件によって決定される。具体的には、選択セル33への書込に必要となるビット線31およびワード線32からの合成磁界、ビット線31の誘導磁界とワード線電流Iword=0のときの最小のスイッチング磁界Hsとの差、ワード線32の誘導磁界と飽和磁界Hy_satの最小値との差の3つである。選択セル33への書込を行うのに十分な大きさであり、かつ、半選択セル34への書込エラーを生じさせない程度に十分に小さなウインドウを有することは極めて重要である。その書込ウィンドウは、形状異方性が高まることで拡大され得る。しかし、このアプローチは、より大きなビット線電流Ibitおよびワード線電流Iwordを必要とするする。より大きなビット線電流Ibitおよびワード線電流Iwordは、高密度化の妨げになるので望ましくない。
従来、フリー層の磁化構造をC形状に制限することで、ワード線電流Iword=0のときのスイッチング磁界Hsを大きくする一方で、ワード線電流Iword≠0のときのスイッチング磁界Hsを維持する試みがなされている(例えば特許文献1および特許文献2参照)。
米国特許第6798690号明細書 米国特許第6798691号明細書
この方法では、MTJセルを曲線状にパターニングすることで目的を達成している。特許文献1,2に記載されているように、C形状のフリー層は、より高いスイッチング磁界Hsをもたらす。図7に示したように、小さな磁化困難軸磁界でのスイッチング磁界Hsは、MRAMセルのフリー層が円形または楕円形の場合(曲線71)よりもC形状の場合(曲線72A,72B,72C)に著しく高くなる。なお、図7の横軸は、飽和磁界Hy_satに対する、フリー層の磁化困難軸方向(Y軸方向)の磁界H_hardの比を表し、図7の縦軸は、飽和磁界Hy_satに対する、フリー層の磁化容易軸方向(X軸方向)のスイッチング磁界Hsの比を表している。高い磁化困難軸磁界においては、C形状の場合のスイッチング磁界Hsが円形または楕円形の場合のそれと一致する。よって、C形状のMRAMセルは、ビット線の誘導磁界と、ワード線電流Iword=0のときの最小のスイッチング磁界Hsとの差を増大させることができる。
このアプローチは、ビット線に沿った半選択セルへの書き込みエラーの可能性をある程度低減するのに有効である。書込ウィンドウは主に、選択セルへの書込に必要な書込磁界、およびワード線による誘導磁界と最小の飽和磁界Hy_satとによって規定される。上記特許文献1,2では、MRAMの書込動作点73は、図7に示したように、曲線7A〜7Cの屈曲部の近くに設定されている。動作ポイントの問題点は、C形状のスイッチングモードから円形または楕円形のスイッチングモードへと変化する屈曲点が、非常に幅広い分布を有しているということである。このことは、選択セルへの書込を行うための磁界において、著しく増大した変動をもたらすこととなり、結果として書込ウィンドウは大幅に減少する。
さらに、ビット線やワード線に沿った半選択セルの問題の取り扱いに関する他のアプローチとしては、特許文献3,4に記載のセグメント化された書込機構がある。
米国特許第6335890号明細書 米国特許第6490217号明細書
上の引用文献に加えて、関連する以下の引用文献が見つかった。
米国特許第6272040号明細書 米国特許第6594191号明細書 米国特許第7020015号明細書
上述したように、半選択セルへの意図しない書込に関する問題に対しては種種の検討がなされている。しかしながら、最近では、MRAMの高容量化に伴う、MRAMセルのさらなる高密度実装が求められてきている。そのため、そのような高密度実装した場合であっても書き込みエラーの少ないMRAMが望まれる。
本発明はかかる問題に鑑みてなされたもので、その第1の目的は、半選択セルへの意図しない書き込み(書き込みエラー)が生じにくい磁気ランダムアクセスメモリを提供することにある。具体的には、動作点が、より安定した領域にある磁気ランダムアクセスメモリを提供することにある。また、本発明の第2の目的は、上記のような磁気ランダムアクセスメモリの製造方法を提供することにある。
上記の目的を達成するために、まず、磁気メモリ素子の形状を、磁化を促進するC形状とする。このC形状において、フリー層の中央部分の磁化容易軸はピンド層の磁化と平行であり、フリー層の2つの尖端部分の磁化容易軸はピンド層の磁化方向に対して所定の角度を有している。2つの尖端部分は、フリー層の磁化反転を誘導する核として機能する。さらに、ある数の磁気メモリ素子を1つの単位として分割メモリセル群を構成し、書込対象とする磁気メモリ素子を含む分割メモリセル群におけるワード線のみに書込電流を供給する分割書込方式を採用する。具体的には以下の通りである。
本発明の磁気ランダムアクセスメモリの製造方法は、第1方向に延在する一のワード線、第1方向と交差する第2方向に延在する複数のビット線、およびワード線とビット線との交差点に各々配置された複数の磁気メモリ素子をそれぞれ含む複数の分割メモリセル群と、第1方向に延在し、複数の分割メモリセル群に共通に設けられた第1および第2の共通書込線と、第2方向に延在し、第2方向に沿って配列された複数の分割メモリセル群におけるワード線と共通に接続され、かつ、第1の選択スイッチを介して第1の共通書込線とも接続された第1のグローバル書込線と、第2方向に延在し、第2方向に沿って配列された複数の分割メモリセル群におけるワード線と第2の選択スイッチを介して共通に接続され、かつ、第2の共通書込線とも接続された第2のグローバル書込線とを備えた磁気ランダムアクセスメモリを製造する方法であって、第1方向の磁場中においてピンド層と、中間層と、フリー層とを順に積層することにより積層体を形成したのち、フリー層が、第1方向の磁化容易軸を有する第1の領域と、第1方向と5°以上90°以下の角度をなす磁化容易軸を有する2つの尖端部分からなる第2の領域とを含み、第1の領域が、第2の領域の面積の10%以上95%以下に相当する面積を占めるように積層体をパターニングすることで磁気メモリ素子を形成するようにしたものである。
本発明の磁気ランダムアクセスメモリは、以下の(1)〜(4)の各要件を備えるようにしたものである。
(1)第1方向に延在する一のワード線と、第1方向と交差する第2方向に延在する複数のビット線と、ワード線とビット線との交差点に各々配置された複数の磁気メモリ素子とをそれぞれ含む複数の分割メモリセル群。
(2)第1方向に延在し、複数の分割メモリセル群に共通に設けられた第1および第2の共通書込線。
(3)第2方向に延在し、第2方向に沿って配列された複数の分割メモリセル群におけるワード線と共通に接続され、かつ、第1の選択スイッチを介して第1の共通書込線とも接続された第1のグローバル書込線。
(4)第2方向に延在し、第2方向に沿って配列された複数の分割メモリセル群におけるワード線と第2の選択スイッチを介して共通に接続され、かつ、第2の共通書込線とも接続された第2のグローバル書込線。
ここで、磁気メモリ素子は、第1方向に沿った磁化を有するピンド層と、フリー層と、それらに挟まれた中間層との積層構造を含み、フリー層は、第1方向の磁化容易軸を有する第1の領域と、第1方向と5°以上90°以下の角度をなす磁化容易軸を有する2つの尖端部分からなる第2の領域とを含み、第1の領域が、第2の領域の面積の10%以上95%以下に相当する面積を占めている。
本発明の磁気ランダムアクセスメモリおよびその製造方法では、上記の構成により、選択セルへの書き込みに要する磁界が最小限に収まり、ワード線に沿った半選択セルは存在しなくなり、必要とされるビット線からの磁界が著しく低減され、ビット線に沿った半選択セルの問題も解消される。特に、第2の領域における尖端部分が、第1の領域に対してより大きく屈曲し、より鋭い形状であると、書き込みに要する磁界がより低減される。
本発明の磁気ランダムアクセスメモリおよびその製造方法によれば、分割メモリセル群ごとにセグメント化された回路構造と共にC形状の磁気メモリ素子を採用するようにしたので、その構成上、書き込み対象としない半選択セルへの偶発的な、意図しない書込エラーが生じにくくなる。よって、より高集積化した磁気ランダムアクセスメモリを実現することができる。
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
図1は、本発明の一実施の形態に係る磁気ランダムアクセスメモリ(MRAM)300の要部構成を表す概略図である。このMRAM300は、例えば、分割されてマトリクス状に配列された複数のメモリセル群334,336,338,340を備えている。なお、図1では、4つのメモリセル群334,336,338,340のみを示すが、MRAM300におけるメモリセル群の数は、これに限定されるものではない。
メモリセル群334は、X軸方向に延在する一のワード線326と、X軸方向と交差するY軸方向に延在する複数のビット線306,308と、ワード線326とビット線306,308との交差点に各々配置された複数の磁気メモリ素子342,344とを含んでいる。
同様に、メモリセル群336は、X軸方向に延在する一のワード線328と、Y軸方向に延在する複数のビット線310,312と、ワード線328とビット線310,312との交差点に各々配置された複数の磁気メモリ素子346,348とをそれぞれ含んでいる。また、メモリセル群338は、X軸方向に延在する一のワード線330と、Y軸方向に延在する複数のビット線306,308と、ワード線330とビット線306,308との交差点に各々配置された複数の磁気メモリ素子350,352とをそれぞれ含んでいる。また、メモリセル群340は、X軸方向に延在する一のワード線332と、Y軸方向に延在する複数のビット線310,312と、ワード線332とビット線310,312との交差点に各々配置された複数の磁気メモリ素子354,356とをそれぞれ含んでいる。すなわち、メモリセル群334,338はビット線306,308を共有しており、メモリセル群336,340はビット線310,312を共有している。
MRAM300は、さらに、これらのメモリセル群334,336,338,340に共通に設けられた第1および第2の共通書込線302,304を備えている。第1および第2の共通書込線302,304は、その一端が電流ソース/シンク301と接続されている。電流ソース/シンク301は、各磁気メモリ素子342,344,346,348,350,352,354,356に不安定化電流を供給するものである。
第1の共通書込線302は、Y軸方向に延在する第1のグローバル書込線314を介して、メモリセル群334のワード線326およびメモリセル群338のワード線330とそれぞれ接続されている。第1の共通書込線302と第1のグローバル書込線314との間には、ビット・スライス選択スイッチ322が設けられている。さらに、第1の共通書込線302は、Y軸方向に延在する第1のグローバル書込線318を介して、メモリセル群336のワード線328およびメモリセル群340のワード線332とそれぞれ接続されている。第1の共通書込線302と第1のグローバル書込線318との間には、ビット・スライス選択スイッチ324が設けられている。
第2の共通書込線304は、Y軸方向に延在する第2のグローバル書込線316を介して、メモリセル群334のワード線326およびメモリセル群338のワード線330とそれぞれ接続されている。第2のグローバル書込線316とワード線326との間には、メモリセル群選択スイッチ374が設けられており、第2のグローバル書込線316とワード線330との間には、メモリセル群選択スイッチ378が設けられている。さらに、第2の共通書込線304は、Y軸方向に延在する第2のグローバル書込線320を介して、メモリセル群336のワード線328およびメモリセル群340のワード線332とそれぞれ接続されている。第2のグローバル書込線320とワード線328との間には、メモリセル群選択スイッチ376が設けられており、第2のグローバル書込線320とワード線332との間には、メモリセル群選択スイッチ380が設けられている。ここで、メモリセル群選択スイッチ374,376の各ゲートは、X軸方向に延在する書込ワード線386と共通に接続されている。同様に、メモリセル群選択スイッチ378,380の各ゲートは、X軸方向に延在する書込ワード線388と共通に接続されている。書込ワード線386,388には、それぞれ、図示しない周辺回路から、メモリセル群選択スイッチ374,376,378,380を駆動制御するためのメモリセル群選択信号が入力されるようになっている。
なお、磁気メモリ素子342,344,346,348は、ゲート端子が読取ワード線382と接続されたFET358,360,362,364をそれぞれ介して接地されており、磁気メモリ素子350,352,354,356は、ゲート端子が読取ワード線384と接続されたFET366,368,370,372をそれぞれ介して接地されている。
このように、MRAM300においては、Y軸方向に配列されたメモリセル群334,338、第1のグローバル書込線314、および第2のグローバル書込線316によって構成されるビット・スライスNと、Y軸方向に配列されたメモリセル群336,340、第1のグローバル書込線318、および第2のグローバル書込線320によって構成されるビット・スライスN+1とがX軸方向に配列された構成を備えている。なお、同様の構成のビット・スライスをさらに備えるようにしてもよい。
電流ソース/シンク301から特定のビット・スライス(例えばビット・スライスNまたはビット・スライスN+1)に供給される不安定化電流は、ビット・スライス選択スイッチ322,324によって選択的に制御される。すなわち、ビット・スライス選択スイッチ322,324の各々が、ビット・スライス選択信号390,392に応じて第1の共通書込線302から第1のグローバル書込線314,316へ不安定化電流を供給するようになっている。
各磁気メモリ素子342,344,346,348,350,352,354,356は、いずれも、X軸方向に沿った磁化を有するピンド層と、フリー層と、それらに挟まれたトンネルバリア層との積層構造を含むMTJ素子である。積層構造の輪郭は、例えば図2に示したように、C形状をなしている。すなわち、少なくともフリー層は、(X軸方向へ細長く延在することで)X軸方向の磁化容易軸J1を有する第1の領域AR1と、X軸方向と所定の角度(例えば5°以上90°以下の角度)をなす磁化容易軸J2を有する2つの尖端部分(エッジ部分)からなる第2の領域AR2とを含む形状となっている。ここで、例えば第1の領域AR1が、第2の領域AR2の面積の10%以上95%以下に相当する面積を占めていることが望ましい。第2の領域AR2を構成する2つのエッジ部分は、互いに対称な関係にあってもよいし、または互いに異なった寸法を有する非対称な関係にあってもよい。
以下、磁気メモリ素子に採用可能な、平面形状の具体例を列挙する。
図3(A)は、アルファ(α)型の磁気メモリ素子の平面形状を例示するものである。その平面形状の輪郭は、3つの直線部分と、内側に凸の左右対称な曲線部分131とによって構成されている。
図3(B)は、ベータ(β)型の磁気メモリ素子の平面形状を例示するものである。その平面形状の輪郭は、3つの直線部分と、内側に凸の左右非対称な曲線部分132とによって構成されている。
図3(C)は、ガンマ(γ)型の磁気メモリ素子の平面形状を例示するものである。その平面形状の輪郭は、一の直線部分と、一端がその直線部分の両端と接続されて互いに対向すると共に外側に凸をなす一対の曲線部分と、それら一対の曲線部分の他端同士を連結すると共に直線部分と対向して配置された他の曲線部分133とを有するものである。他の曲線部分133は、内に凸であると共に左右対称である。
図3(D)は、デルタ(δ)型の磁気メモリ素子の平面形状を例示するものである。その平面形状の輪郭は、一の直線部分と、一端がその直線部分の両端と接続されて互いに対向すると共に外側に凸をなす一対の曲線部分と、それら一対の曲線部分の他端同士を連結すると共に直線部分と対向して配置された他の曲線部分134とを有するものである。他の曲線部分134は、内に凸であると共に左右非対称である。
図4(A)に示した磁気メモリ素子は、その平面形状の輪郭が凹部を含む六角形をなし、凹部を構成する連続した3辺が同一の長さを有するものである。
図4(B)は、イプシロン(ε)型の磁気メモリ素子の平面形状を例示するものである。その平面形状の輪郭は、互いに平行に対向する一対の直線部分411と、それらの両端をそれぞれ繋ぐ一対の曲線部分412,413とを有している。曲線部分412は、外側に凸をなし、曲線部分413は、外側に凹をなしている。曲線部分412および曲線部分413は、互いにほぼ同一の曲率半径を有している。
図4(C)は、ゼータ(ζ)型の磁気メモリ素子の平面形状を例示するものである。その平面形状の輪郭は、互いに平行な一対の直線部分421と、それらの両端をそれぞれ繋ぐ一対の曲線部分422,423とを有している。曲線部分422は、外側に凸をなし、曲線部分423は、外側に凹をなしている。曲線部分423は、曲線部分422よりも小さな曲率半径を有している。
図4(D)は、イータ(η)型の磁気メモリ素子の平面形状を例示するものである。その平面形状の輪郭は、互いに平行な一対の直線部分431と、それらの両端をそれぞれ繋ぐ一対の曲線部分432,433とを有している。曲線部分432は、外側に凸をなし、曲線部分433は、外側に凹をなしている。曲線部分433は、曲線部分432よりも大きな曲率半径を有している。
図5(A)は、シータ(θ)型の磁気メモリ素子の平面形状を例示するものである。その平面形状の輪郭は、(左右対称な形状を有する)一対の同心の円弧501,502(各々中心角が180°未満である)と、それらの両端をそれぞれ繋ぐ一対の直線部分503,504とを有している。
図5(B)は、イオタ(ι)型の磁気メモリ素子の平面形状を例示するものである。その平面形状の輪郭は、(左右対称な形状を有する)一対の同心の円弧511,512(各々180°を超える中心角である)と、それらの両端をそれぞれ繋ぐ一対の直線部分513,514とを有している。
図5(C)は、カッパ(κ)型の磁気メモリ素子の平面形状を例示するものである。その平面形状の輪郭は、(左右対称な形状を有する)一対の同心の円弧521,522(各々180°未満の中心角である)と、それらの両端をそれぞれ繋ぐ一対の曲線部分523,524とを有している。
図5(D)は、ラムダ(λ)型の磁気メモリ素子の平面形状を例示するものである。その平面形状の輪郭は、(左右対称な形状を有する)一対の同心の円弧531,532(各々180°を超える中心角である)と、それらの両端をそれぞれ繋ぐ一対の曲線部分533,534とを有している。
図6(A)〜図6(D)は、それぞれ、三日月型、ソーセージ型、ブーメラン型、パックマン(packman)型(行商人型)の磁気メモリ素子の平面形状を例示するものである。また、図6(E)は、より複雑化した磁気メモリ素子の平面形状を例示するものである。
このようなMRAM300では、ワード線326,328,330,332およびビット線306,308,310,312は、磁気メモリ素子342,344,346,348,350,352,354,356への論理状態の書込を選択的に行うための電流線であり、それらを流れる電流によって生じる誘導磁界によって論理状態のスイッチングが行われる。具体的には、ビット線306,308,310,312を流れる電流によって誘導される第1の領域AR1の磁化容易軸方向(X軸方向)に沿った磁界Hxと、ワード線326,328,330,332を流れる不安定化電流によって誘導される第1の領域AR1の磁化困難軸方向に沿った磁界Hyとのベクトル和が閾値(スイッチング磁界Hs)を超えることで、フリー層のスイッチングが生じ、論理状態の書込がなされる。本実施の形態では、複数のメモリセル群のうち、書込対象とする選択セルを含むメモリセル群におけるワード線のみに不安定化電流を流し、選択セル(書込対象の磁気メモリ素子)を不安定状態にしておく(スイッチング磁界Hsを超えるのに必要な、磁化困難軸方向に沿った最大の磁界Hyを付与しておく)ことで、半選択セルへの意図しない書込がなされることを防ぐことができる。
例えば、メモリセル群334における磁気メモリ素子342,344に書込を行う場合には、以下のように行う(図1参照)。まず、イネーブル信号303の入力によって電流ソース/シンク301を駆動させると共に、ビット・スライス選択信号390をビット・スライス選択スイッチ322へ入力することでビット・スライス選択スイッチ322を開状態とする。これにより、不安定化電流を、第1の共通書込線302を介して第1のグローバル書込線314へ供給することができる。さらに、書込ワード線386に対し、メモリセル群選択スイッチ374を駆動制御するためのメモリセル群選択信号を入力することで、第1のグローバル書込線314からワード線326へ不安定化電流を導き、第2のグローバル書込線316と第2の共通書込線304とを順次経由して電流ソース/シンク301へ戻すようにする。これにより、磁化困難軸方向の磁界Hyが磁気メモリ素子342,344に付与され、磁気メモリ素子342,344は不安定化状態となる。そこで、ビット線306,308に所定の電流を流し、磁化容易軸方向の磁界Hxを磁気メモリ素子342,344に付与することでフリー層の磁化方向のスイッチングが生じ、所望の論理状態の書込を行うことができる。この際、ビット線306,308に所定の電流を流すことで、磁気メモリ素子350,352に対しても磁化容易軸方向の磁界Hxが及ぶこととなるが、それらは磁化困難軸方向の磁界Hyが付与されていないので(不安定化されていないので)、フリー層の磁化方向のスイッチングは生じない。
このような、分割されたメモリセル群を複数備えたMRAM300における、選択された磁気メモリ素子の動作点(すなわち、磁界Hyに対するスイッチング磁界Hsの大きさ)は、図7に、符号74で示した通りである。なお、符号73は、図10に示した従来のMRAMにおける選択された磁気メモリ素子の動作点である。MRAM300は、従来と比べて選択セルと半選択セルとの間の書込マージンが著しく増大する。さらに、MRAM300では、磁化容易軸に沿った大きな磁界は必要とされず、磁気メモリ素子への書込に必要なビット線電流が著しく低下する可能性がある。
MRAM300における磁気メモリ素子342を形成するにあたっては、まず、X軸方向の磁場中においてピンド層と、トンネルバリア層と、フリー層とを順に積層することにより積層体を形成したのち、フリー層が、X軸方向の磁化容易軸を有する第1の領域AR1と、X軸方向と5°以上90°以下の角度をなす磁化容易軸を有する2つの尖端部分からなる第2の領域AR2とを含むように上記積層体をパターニングすればよい。
このように、本実施の形態のMRAM300によれば、C形状の磁気メモリ素子と、分割書込方式とを組み合わせて採用することで、正確な書込操作を行うための(ワード線電流およびビット線電流の)十分なマージンを確保することができる。
以上、いくつかの実施の形態を挙げて本発明を説明したが、本発明は上記実施の形態等に限定されず、種々の変形が可能である。すなわち当技術分野を熟知した当業者であれば理解できるように、上記実施の形態は本願発明の一具体例であり、本願発明は、上記の内容に限定されるものではない。製造方法、構造および寸法などの修正および変更は、本発明と一致する限り、好ましい具体例に対応して行われる。
例えば、本実施の形態では、磁気メモリ素子としてMTJ素子を例に挙げて説明するようにしたが、本発明はこれに限定されるものではない。磁気メモリ素子として、例えばGMR素子を採用することもできる。その場合、中間層はトンネルバリア層ではなく、銅(Cu),銀(Ag),金(Au)などからなる非磁性金属層となる。
本発明の一実施の形態としてのMRAMの概略構成を表す説明図である。 図1に示したMRAMにおける磁気メモリ素子の構成を説明するための概略図である。 図1に示した磁気メモリ素子における平面形状の第1〜第5の具体例を表す概略図である。 図1に示した磁気メモリ素子における平面形状の第6〜第8の具体例を表す概略図である。 図1に示した磁気メモリ素子における平面形状の第9〜第12の具体例を表す概略図である。 図1に示した磁気メモリ素子における平面形状の第13〜第17の具体例を表す概略図である。 飽和磁界Hy_satに対するフリー層の磁化困難軸方向の磁界H_hardの比と、飽和磁界Hy_satに対するフリー層の磁化容易軸方向のスイッチング磁界Hsの比との関係を表す特性図である。 一般的な磁気メモリ素子(MTJ素子)における平面および断面を表す概略図である。 一般的な磁気メモリ素子(MTJ素子)における外部磁界に対する抵抗値の変化を表す特性図である。 一般的なMRAMの構成を表す概略図である。
符号の説明
300…磁気ランダムアクセスメモリ(MRAM)、301…電流ソース/シンク、302…第1の共通書込線、304…第2の共通書込線、306,308,310,312…ビット線、314,318…第1のグローバル書込線、316,320…第2のグローバル書込線、322,324…ビット・スライス選択スイッチ、326,328,330,332…ワード線、334,336,338,340…メモリセル群、342,344,346,348,350,352,354,356…磁気メモリ素子、374,376,378,380…メモリセル群選択スイッチ、382,384…読取ワード線、386,388…書込ワード線、390,392…ビット・スライス選択信号、AR1…第1の領域、AR2…第2の領域。

Claims (28)

  1. 第1方向に延在する一のワード線と、前記第1方向と交差する第2方向に延在する複数のビット線と、前記ワード線と前記ビット線との交差点に各々配置された複数の磁気メモリ素子とをそれぞれ含む複数の分割メモリセル群と、
    前記第1方向に延在し、前記複数の分割メモリセル群に共通に設けられた第1および第2の共通書込線と、
    前記第2方向に延在し、前記第2方向に沿って配列された前記複数の分割メモリセル群におけるワード線と共通に接続され、かつ、第1の選択スイッチを介して前記第1の共通書込線とも接続された第1のグローバル書込線と、
    前記第2方向に延在し、前記第2方向に沿って配列された前記複数の分割メモリセル群におけるワード線と第2の選択スイッチを介して共通に接続され、かつ、前記第2の共通書込線とも接続された第2のグローバル書込線とを備えた磁気ランダムアクセスメモリの製造方法であって、
    前記第1方向の磁場中においてピンド層と、中間層と、フリー層とを順に積層することにより積層体を形成したのち、
    前記フリー層が、前記第1方向の磁化容易軸を有する第1の領域と、前記第1方向と5°以上90°以下の角度をなす磁化容易軸を有する2つの尖端部分からなる第2の領域とを含み、前記第1の領域が、前記第2の領域の面積の10%以上95%以下に相当する面積を占めるように前記積層体をパターニングすることで前記磁気メモリ素子を形成する
    ことを特徴とする磁気ランダムアクセスメモリの製造方法。
  2. 前記積層体を、その平面形状がアルファ型、ベータ型、ガンマ型、デルタ型、イプシロン型、ゼータ型、イータ型、シータ型、イオタ型、カッパ型、ラムダ型、三日月型、ソーセージ型またはブーメラン型をなすようにパターニングする
    ことを特徴とする請求項1記載の磁気ランダムアクセスメモリの製造方法。
  3. 前記磁気メモリ素子の平面形状の輪郭を、3つの直線部分と、内側に凸の左右対称な曲線部分とによって構成されたものとする
    ことを特徴とする請求項1記載の磁気ランダムアクセスメモリの製造方法。
  4. 前記磁気メモリ素子の平面形状の輪郭を、3つの直線部分と、内側に凸の左右非対称な曲線部分とによって構成されたものとする
    ことを特徴とする請求項1記載の磁気ランダムアクセスメモリの製造方法。
  5. 前記磁気メモリ素子の平面形状の輪郭を、一の直線部分と、一端が前記直線部分の両端と接続されて互いに対向すると共に外側に凸をなす一対の曲線部分と、それら一対の曲線部分の他端同士を連結すると共に前記直線部分と対向する他の曲線部分とを有するものとし、かつ、前記他の曲線部分を、内に凸であると共に左右対称なものとする
    ことを特徴とする請求項1記載の磁気ランダムアクセスメモリの製造方法。
  6. 前記磁気メモリ素子の平面形状の輪郭を、一の直線部分と、一端が前記直線部分の両端と接続されて互いに対向すると共に外側に凸をなす一対の曲線部分と、それら一対の曲線部分の他端同士を連結すると共に前記直線部分と対向する他の曲線部分とを有するものとし、かつ、前記他の曲線部分を、内に凸であると共に左右非対称なものとする
    ことを特徴とする請求項1記載の磁気ランダムアクセスメモリの製造方法。
  7. 前記磁気メモリ素子の平面形状の輪郭を、凹部を含む六角形とし、前記凹部を構成する連続した3辺が同一の長さを有するものとする
    ことを特徴とする請求項1記載の磁気ランダムアクセスメモリの製造方法。
  8. 前記磁気メモリ素子の平面形状の輪郭を、対向する一対の直線部分と、それら一対の直線部分の両端をそれぞれ繋ぐ第1および第2の曲線部分とを有するものとし、
    前記第1の前記曲線部分を外側に凸とすると共に前記第2の前記曲線部分を外側に凹とし、
    前記第1および第2の曲線部分が互いに同一の曲率半径を有するようにする
    ことを特徴とする請求項1記載の磁気ランダムアクセスメモリの製造方法。
  9. 前記磁気メモリ素子の平面形状の輪郭を、対向する一対の直線部分と、それら一対の直線部分の両端をそれぞれ繋ぐ第1および第2の曲線部分とを有するものとし、
    前記第1の前記曲線部分が外側に凸をなすと共に前記第2の前記曲線部分が外側に凹をなし、前記第1の曲線部分が前記第2の曲線部分よりも大きな曲率半径を有するようにする
    ことを特徴とする請求項1記載の磁気ランダムアクセスメモリの製造方法。
  10. 前記磁気メモリ素子の平面形状の輪郭を、対向する一対の直線部分と、それら一対の直線部分の両端をそれぞれ繋ぐ第1および第2の曲線部分とを有するものとし、
    前記第1の前記曲線部分を外側に凸とすると共に前記第2の前記曲線部分を外側に凹とし、
    前記第2の曲線部分が前記第1の曲線部分よりも大きな曲率半径を有するようにする
    ことを特徴とする請求項1記載の磁気ランダムアクセスメモリの製造方法。
  11. 前記磁気メモリ素子の平面形状の輪郭を、一対の同心の円弧と、それらの両端をそれぞれ繋ぐ一対の直線部分とを有するものとし、
    前記一対の同心の円弧が各々180°未満の中心角を有するようにする
    ことを特徴とする請求項1記載の磁気ランダムアクセスメモリの製造方法。
  12. 前記磁気メモリ素子平面形状の輪郭を、一対の同心の円弧と、それらの両端をそれぞれ繋ぐ一対の直線部分とを有するものとし、
    前記一対の同心の円弧が各々180°を超える中心角を有するようにする
    ことを特徴とする請求項1記載の磁気ランダムアクセスメモリの製造方法。
  13. 前記磁気メモリ素子の平面形状の輪郭を、一対の同心の円弧と、それらの両端をそれぞれ繋ぐ一対の曲線部分とを有するものとし、
    前記一対の同心の円弧が各々180°未満の中心角を有するようにする
    ことを特徴とする請求項1記載の磁気ランダムアクセスメモリの製造方法。
  14. 前記磁気メモリ素子の平面形状の輪郭を、一対の同心の円弧と、それらの両端をそれぞれ繋ぐ一対の曲線部分とを有するものとし、
    前記一対の同心の円弧が各々180°を超える中心角を有するようにする
    ことを特徴とする請求項1記載の磁気ランダムアクセスメモリの製造方法。
  15. 第1方向に延在する一のワード線と、前記第1方向と交差する第2方向に延在する複数のビット線と、前記ワード線と前記ビット線との交差点に各々配置された複数の磁気メモリ素子とをそれぞれ含む複数の分割メモリセル群と、
    前記第1方向に延在し、前記複数の分割メモリセル群に共通に設けられた第1および第2の共通書込線と、
    前記第2方向に延在し、前記第2方向に沿って配列された前記複数の分割メモリセル群におけるワード線と共通に接続され、かつ、第1の選択スイッチを介して前記第1の共通書込線とも接続された第1のグローバル書込線と、
    前記第2方向に延在し、前記第2方向に沿って配列された前記複数の分割メモリセル群におけるワード線と第2の選択スイッチを介して共通に接続され、かつ、前記第2の共通書込線とも接続された第2のグローバル書込線とを備え、
    前記磁気メモリ素子は、前記第1方向に沿った磁化を有するピンド層と、フリー層と、それらに挟まれた中間層との積層構造を含み、
    前記フリー層は、前記第1方向の磁化容易軸を有する第1の領域と、前記第1方向と5°以上90°以下の角度をなす磁化容易軸を有する2つの尖端部分からなる第2の領域とを含み、前記第1の領域は、前記第2の領域の面積の10%以上95%以下に相当する面積を占めている
    ことを特徴とする磁気ランダムアクセスメモリ。
  16. 前記磁気メモリ素子は、その平面形状がアルファ型、ベータ型、ガンマ型、デルタ型、イプシロン型、ゼータ型、イータ型、シータ型、イオタ型、カッパ型、ラムダ型、三日月型、ソーセージ型またはブーメラン型をなしている
    ことを特徴とする請求項15記載の磁気ランダムアクセスメモリ。
  17. 前記磁気メモリ素子は、その平面形状の輪郭が、3つの直線部分と、内側に凸の左右対称な曲線部分とによって構成されたものである
    ことを特徴とする請求項15記載の磁気ランダムアクセスメモリ。
  18. 前記磁気メモリ素子は、その平面形状の輪郭が、3つの直線部分と、内側に凸の左右非対称な曲線部分とによって構成されたものである
    ことを特徴とする請求項15記載の磁気ランダムアクセスメモリ。
  19. 前記磁気メモリ素子は、その平面形状の輪郭が、一の直線部分と、一端が前記直線部分の両端と接続されて互いに対向すると共に外側に凸をなす一対の曲線部分と、それら一対の曲線部分の他端同士を連結すると共に前記直線部分と対向する他の曲線部分とを有するものであり、
    前記他の曲線部分は、内に凸であると共に左右対称である
    ことを特徴とする請求項15記載の磁気ランダムアクセスメモリ。
  20. 前記磁気メモリ素子は、その平面形状の輪郭が、一の直線部分と、一端が前記直線部分の両端と接続されて互いに対向すると共に外側に凸をなす一対の曲線部分と、それら一対の曲線部分の他端同士を連結すると共に前記直線部分と対向する他の曲線部分とを有するものであり、
    前記他の曲線部分は、内に凸であると共に左右非対称である
    ことを特徴とする請求項15記載の磁気ランダムアクセスメモリ。
  21. 前記磁気メモリ素子は、その平面形状の輪郭が凹部を含む六角形をなし、前記凹部を構成する連続した3辺が同一の長さを有するものである
    ことを特徴とする請求項15記載の磁気ランダムアクセスメモリ。
  22. 前記磁気メモリ素子は、その平面形状の輪郭が、対向する一対の直線部分と、それら一対の直線部分の両端をそれぞれ繋ぐ第1および第2の曲線部分とを有し、
    前記第1の前記曲線部分が外側に凸をなすと共に前記第2の前記曲線部分が外側に凹をなしており、
    前記第1および第2の曲線部分が、互いに同一の曲率半径を有する
    ことを特徴とする請求項15記載の磁気ランダムアクセスメモリ。
  23. 前記磁気メモリ素子は、その平面形状の輪郭が、対向する一対の直線部分と、それら一対の直線部分の両端をそれぞれ繋ぐ第1および第2の曲線部分とを有し、
    前記第1の前記曲線部分が外側に凸をなすと共に前記第2の前記曲線部分が外側に凹をなしており、
    前記第1の曲線部分が、前記第2の曲線部分よりも大きな曲率半径を有する
    ことを特徴とする請求項15記載の磁気ランダムアクセスメモリ。
  24. 前記磁気メモリ素子は、その平面形状の輪郭が、対向する一対の直線部分と、それら一対の直線部分の両端をそれぞれ繋ぐ第1および第2の曲線部分とを有し、
    前記第1の前記曲線部分が外側に凸をなすと共に前記第2の前記曲線部分が外側に凹をなしており、
    前記第2の曲線部分が、前記第1の曲線部分よりも大きな曲率半径を有する
    ことを特徴とする請求項15記載の磁気ランダムアクセスメモリ。
  25. 前記磁気メモリ素子は、その平面形状の輪郭が、一対の同心の円弧と、それらの両端をそれぞれ繋ぐ一対の直線部分とを有しており、
    前記一対の同心の円弧は、各々180°未満の中心角を有する
    ことを特徴とする請求項15記載の磁気ランダムアクセスメモリ。
  26. 前記磁気メモリ素子は、その平面形状の輪郭が、一対の同心の円弧と、それらの両端をそれぞれ繋ぐ一対の直線部分とを有しており、
    前記一対の同心の円弧は、各々180°を超える中心角を有する
    ことを特徴とする請求項15記載の磁気ランダムアクセスメモリ。
  27. 前記磁気メモリ素子は、その平面形状の輪郭が、一対の同心の円弧と、それらの両端をそれぞれ繋ぐ一対の曲線部分とを有しており、
    前記一対の同心の円弧は、各々180°未満の中心角を有する
    ことを特徴とする請求項15記載の磁気ランダムアクセスメモリ。
  28. 前記磁気メモリ素子は、その平面形状の輪郭が、一対の同心の円弧と、それらの両端をそれぞれ繋ぐ一対の曲線部分とを有しており、
    前記一対の同心の円弧は、各々180°を超える中心角を有する
    ことを特徴とする請求項15記載の磁気ランダムアクセスメモリ。
JP2008107175A 2007-04-16 2008-04-16 磁気ランダムアクセスメモリおよびその製造方法 Pending JP2008270809A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/787,330 US7715224B2 (en) 2007-04-16 2007-04-16 MRAM with enhanced programming margin

Publications (1)

Publication Number Publication Date
JP2008270809A true JP2008270809A (ja) 2008-11-06

Family

ID=39591461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008107175A Pending JP2008270809A (ja) 2007-04-16 2008-04-16 磁気ランダムアクセスメモリおよびその製造方法

Country Status (3)

Country Link
US (1) US7715224B2 (ja)
EP (1) EP1983524A1 (ja)
JP (1) JP2008270809A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0816640D0 (en) * 2008-09-12 2008-10-22 Univ Durham Data storage device
US8169816B2 (en) 2009-09-15 2012-05-01 Magic Technologies, Inc. Fabrication methods of partial cladded write line to enhance write margin for magnetic random access memory
US8422287B2 (en) 2010-09-09 2013-04-16 Magic Technologies, Inc. Pulse field assisted spin momentum transfer MRAM design
US8730719B1 (en) * 2010-12-03 2014-05-20 Iii Holdings 1, Llc MRAM with metal gate write conductors

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003045173A (ja) * 2001-05-23 2003-02-14 Internatl Business Mach Corp <Ibm> 磁気ランダム・アクセス・メモリの選択線アーキテクチャ
JP2003078112A (ja) * 2001-09-04 2003-03-14 Sony Corp 強磁性膜を用いた磁気デバイス及び磁気記録媒体並びに強誘電性膜を用いたデバイス
JP2005510077A (ja) * 2001-11-15 2005-04-14 マイクロン テクノロジー インコーポレイテッド ビット歩留を改善する非対称mramセル及びビット設計
JP2006108566A (ja) * 2004-10-08 2006-04-20 Toshiba Corp 磁気抵抗効果素子

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5587943A (en) * 1995-02-13 1996-12-24 Integrated Microtransducer Electronics Corporation Nonvolatile magnetoresistive memory with fully closed flux operation
US6272040B1 (en) 2000-09-29 2001-08-07 Motorola, Inc. System and method for programming a magnetoresistive memory device
US6335890B1 (en) 2000-11-01 2002-01-01 International Business Machines Corporation Segmented write line architecture for writing magnetic random access memories
US6594191B2 (en) 2001-12-13 2003-07-15 Infineon Technologies Ag Segmented write line architecture
US6798691B1 (en) 2002-03-07 2004-09-28 Silicon Magnetic Systems Asymmetric dot shape for increasing select-unselect margin in MRAM devices
US7020015B1 (en) 2002-10-03 2006-03-28 Idaho Research Foundation, Inc. Magnetic elements having unique shapes
US6798690B1 (en) 2004-01-10 2004-09-28 Honeywell International Inc. Magnetic switching with expanded hard-axis magnetization volume at magnetoresistive bit ends
US7154798B2 (en) * 2004-04-27 2006-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM arrays and methods for writing and reading magnetic memory devices
US7184302B2 (en) 2005-03-30 2007-02-27 Headway Technologies, Inc. Highly efficient segmented word line MRAM array
US7180769B2 (en) 2005-04-12 2007-02-20 Headway Technologies, Inc. World line segment select transistor on word line current source side
US7345911B2 (en) * 2006-02-14 2008-03-18 Magic Technologies, Inc. Multi-state thermally assisted storage

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003045173A (ja) * 2001-05-23 2003-02-14 Internatl Business Mach Corp <Ibm> 磁気ランダム・アクセス・メモリの選択線アーキテクチャ
JP2003078112A (ja) * 2001-09-04 2003-03-14 Sony Corp 強磁性膜を用いた磁気デバイス及び磁気記録媒体並びに強誘電性膜を用いたデバイス
JP2005510077A (ja) * 2001-11-15 2005-04-14 マイクロン テクノロジー インコーポレイテッド ビット歩留を改善する非対称mramセル及びビット設計
JP2006108566A (ja) * 2004-10-08 2006-04-20 Toshiba Corp 磁気抵抗効果素子

Also Published As

Publication number Publication date
US7715224B2 (en) 2010-05-11
US20080253178A1 (en) 2008-10-16
EP1983524A1 (en) 2008-10-22

Similar Documents

Publication Publication Date Title
KR100780130B1 (ko) 자기 저항 효과 소자 및 자기 메모리
US10600461B2 (en) Magnetic domain wall displacement type magnetic recording element and magnetic recording array
US6424561B1 (en) MRAM architecture using offset bits for increased write selectivity
US6236590B1 (en) Optimal write conductors layout for improved performance in MRAM
US7599156B2 (en) Magnetoresistive element having specially shaped ferromagnetic layer
US20110090733A1 (en) Memory with separate read and write paths
US20070247900A1 (en) 3-parameter switching technique for use in MRAM memory arrays
JP2006140468A (ja) マグネチックram
JP5461683B2 (ja) 磁気メモリセル及び磁気ランダムアクセスメモリ
JP2004165661A (ja) 非対称に被覆された導体を有するmram
JPWO2006104002A1 (ja) 磁気ランダムアクセスメモリ
KR100870320B1 (ko) 비트 수율을 증가시키기 위한 비대칭 엠램 셀과 비트 설계
KR20030085496A (ko) 전자 장치, 메모리 장치, 자기 메모리 장치 어레이, 전자장치 제조 방법, 하부 구조 자기 메모리 장치 제조 방법및 상부 구조 자기 메모리 장치 제조 방법
JP2005101605A (ja) Mramのための熱支援型切換えアレイ構成
JP2005310829A (ja) 磁気メモリ及びその記録方法
JP2002289807A (ja) 磁気メモリ装置および磁気抵抗効果素子
JP2008270809A (ja) 磁気ランダムアクセスメモリおよびその製造方法
JP2007329222A (ja) 磁気記憶装置、磁気記憶装置の製造方法
JP2006148053A (ja) 反転磁場を降下させる磁気抵抗メモリ
US9997697B2 (en) Magnetic sidewalls for write lines in field-induced MRAM and methods of manufacturing them
US7102916B2 (en) Method and structure for selecting anisotropy axis angle of MRAM device for reduced power consumption
US7542335B2 (en) Magnetic storage device using ferromagnetic tunnel junction element
JP4594694B2 (ja) 磁気抵抗効果素子
JP4533701B2 (ja) 磁気メモリ
JP4665382B2 (ja) 磁気メモリ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100722

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121030

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130121

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130124

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130225

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130919

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20141222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20150119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150212

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150513

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150612

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150716