JP2008258701A5 - - Google Patents

Claims (14)

1. 第1の信号と前記第1の信号とは仕様の異なる第２の信号を処理する、複数のインターフェース盤を備えるインターフェース部であって、
   前記インターフェース盤の各々は、
   前記第1の信号に対応する第1の論理回路データと、前記第2の信号に対応する第２の論理回路データとを記憶する記憶部と、
   前記第1の論理回路データと前記第２の論理回路データとのいずれかを選択するように制御するコンフィギュレーション部と、
   前記第1の論理回路データと前記第２の論理回路データのいずれかを、前記コンフィギュレーション部の選択に基づいてリコンフィギュレートするプログラマブル論理回路とを備えることを特徴とするインターフェース部。
2. 前記複数のインターフェース盤の一のインターフェース盤は前記第1の信号を処理し、前記複数のインターフェース盤の他の一のインターフェース盤は前記第２の信号を処理することを特徴とする請求項1に記載のインターフェース部。
3. 前記コンフィギュレーション部は、コンフィギュレーション開始信号の受信に基づいて前記第1の論理回路データと前記第２の論理回路データのいずれかを選択するように制御することを特徴とする請求項1に記載のインターフェース部。
4. 前記コンフィギュレーション開始信号は外部制御部に由来することを特徴とする請求項３に記載のインターフェース部。
5. 前記複数のインターフェース盤に接続されるスイッチ部と、前記複数のインターフェース盤と前記スイッチ部とに接続される制御部とをさらに有することを特徴とする請求項１に記載のインターフェース部。
6. 前記プログラマブル論理回路は、コンフィギュレーションの後にコンフィギュレーション完了信号を生成することを特徴とする請求項1に記載のインターフェース部。
7. 前記プログラマブル論理回路は、コンフィギュレーション完了信号を外部制御部に送信することを特徴とする請求項６に記載のインターフェース部。
8. 前記複数のインターフェース盤に接続されるスイッチ部をさらに有し、前記スイッチ部は、前記プログラマブル論理回路によるコンフィギュレーションの後に、方路制御信号を受信することを特徴とする請求項1に記載のインターフェース部。
9. 第1の信号と前記第1の信号とは仕様の異なる第２の信号を処理するシステムであって、
   複数の第1のインターフェース盤と第１スイッチ部とを備える第1のインターフェース部と、
   複数の第２のインターフェース盤と第２スイッチ部とを備える第２のインターフェース部と、
   前記第1のインターフェース部と前記第２のインターフェース部に対応する制御部とを有し、
   前記複数の第1のインターフェース盤の各々は、
   前記第1の信号に対応する第1の論理回路データと、前記第2の信号に対応する第２の論理回路データとを記憶する第1の記憶部と、
   前記第1の論理回路データと前記第２の論理回路データとのいずれかを選択するように制御する第1のコンフィギュレーション部と、
   前記第1の論理回路データと前記第２の論理回路データのいずれかを、前記第1のコンフィギュレーション部の選択に基づいてリコンフィギュレートする第1のプログラマブル論理回路とを備え、
   前記複数の第２のインターフェース盤の各々は、
   前記第1の信号に対応する第1の論理回路データと、前記第2の信号に対応する第２の論理回路データとを記憶する第２の記憶部と、
   前記第1の論理回路データと前記第２の論理回路データとのいずれかを選択するように制御する第２のコンフィギュレーション部と、
   前記第1の論理回路データと前記第２の論理回路データのいずれかを、前記第２のコンフィギュレーション部の選択に基づいてリコンフィギュレートする第２のプログラマブル論理回路とを備え、
   前記制御部は、前記第１スイッチ部、前記第２スイッチ部、前記第1のコンフィギュレーション部、及び前記第２のコンフィギュレーション部の少なくともいずれかを制御するよう構成されることを特徴とするシステム。
10. 前記第1のコンフィギュレーション部は、前記制御部から送信されるコンフィギュレーション開始信号に基づいて、前記第1の論理回路データと前記第２の論理回路データとのいずれかを選択するように制御することを特徴とする請求項９に記載のシステム。
11. 前記第1のプログラマブル論理回路は、コンフィギュレーションを完了するときに、コンフィギュレーション完了信号を前記制御部に送信することを特徴とする請求項９に記載のシステム。
12. 前記制御部は、前記コンフィギュレーション完了信号を受信するときに、前記第１スイッチ部と前記第２スイッチ部とに方路制御信号を送信することを特徴とする請求項１１に記載のシステム。
13. 前記制御部は、前記コンフィギュレーション完了信号を受信するときに、前記第1信号または前記第2信号の回線を構成するように、前記第１スイッチ部と前記第２スイッチ部とに方路制御信号を送信することを特徴とする請求項１１に記載のシステム。
14. 前記制御部は、前記コンフィギュレーション完了信号を受信するときに、前記第1の論理回路データを選択する一の前記第1のインターフェース盤と前記第１の論理回路データを選択する一の前記第２のインターフェース盤との間に回線を構成するように、前記第１スイッチ部と前記第２スイッチ部とに方路制御信号を送信することを特徴とする請求項１１に記載のシステム。