JP2008251810A - 塗布液の塗布方法及び半導体装置の製造方法 - Google Patents

塗布液の塗布方法及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2008251810A
JP2008251810A JP2007090868A JP2007090868A JP2008251810A JP 2008251810 A JP2008251810 A JP 2008251810A JP 2007090868 A JP2007090868 A JP 2007090868A JP 2007090868 A JP2007090868 A JP 2007090868A JP 2008251810 A JP2008251810 A JP 2008251810A
Authority
JP
Japan
Prior art keywords
substrate
rotation speed
resist
coating liquid
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007090868A
Other languages
English (en)
Other versions
JP5401763B2 (ja
Inventor
Tomoaki Muramatsu
智明 村松
Nobuyuki Kubo
信之 久保
Yuko Kaimoto
裕子 開元
Ichiro Komata
一郎 小俣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2007090868A priority Critical patent/JP5401763B2/ja
Publication of JP2008251810A publication Critical patent/JP2008251810A/ja
Application granted granted Critical
Publication of JP5401763B2 publication Critical patent/JP5401763B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Application Of Or Painting With Fluid Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】半導体基板、フォトマスク、LCD基板等の基板上にレジスト、SOG、ポリイミド等の塗布液を塗布するための塗布液の塗布方法について、塗布膜をより平坦に形成すること。
【解決手段】第1の時間Tにおいて回転速度に上下の変化を有する第1の回転速度R11〜R12で基板10を回転させつつ、基板10上に塗布液を供給する工程と、塗布液の供給後に、基板の回転速度を前記第1の回転速度R11〜R12から減速する工程とを有することを特徴とする塗布液の塗布方法。
【選択図】図2

Description

本発明は、塗布液の塗布方法及び半導体装置の製造方法に関し、特に、半導体基板、フォトマスク、LCD基板等の基板上にレジスト、SOG、ポリイミド等の塗布液を塗布するための塗布液の塗布方法、及びパターニングされる膜の上にレジストを塗布する工程を含む半導体装置の製造方法に関する。
例えば、シリコン、ガリウム砒素等の半導体基板に半導体装置を形成するためのプロセスにおいては、基板上の絶縁膜、半導体膜、金属膜等の膜をパターニングする複数の工程を有している。
そのような膜のパターニングは、膜の上にレジストパターンを形成した後に、レジストに覆われない領域の膜をエッチングすることにより行われている。
レジストは、膜が形成された基板上に塗布され、その後に、ベーク、露光、現像等の工程を経てパターニングされる。
レジストの塗布は、レジスト液を基板に滴下した後に基板の回転の遠心力と濡れ性によって基板全面に広げる方法によって行われるが、基板外部に飛散するレジスト量が多くなる。
回転塗布方法により消費されるレジスト量を減らすために、例えば、特開平9−129549号公報(特許文献1)には、基板に滴下されたレジストが基板全体を覆う前、即ち基板回転時間の途中まで基板回転速度を上昇、下降させることが記載されている。
この方法によれば、基板周縁まで延びるレジスト液の流れ(ヒゲ)の形成を抑制できることが特許文献1に記載されている。
特開平9−129549号公報
ところで、基板回転によるレジスト塗布方法においては、レジストを基板面内全体に亘って膜厚を均一に塗布する必要もある。
即ち、レジストは基板に塗布された後に、露光、現像の処理によりパターニングされるが、そのパターン精度を高めるためにはレジスト膜厚の面内分布の均一性が要求される。
本発明者らは、レジスト等の塗布液の消費量を減らして基板上に均一な厚さで塗布液を塗布することができる塗布液の塗布方法、及び塗布液の消費量を減らし且つ塗布液の膜厚を均一に塗布することができる塗布液の塗布工程を含む半導体装置の製造方法を提案する。
本発明に係る塗布液の塗布方法は、第1の時間において回転速度に上下の変化を有する第1の回転速度で基板を回転させつつ、前記基板上に塗布液を供給する工程と、前記塗布液の供給後に、前記基板の回転速度を前記第1の回転速度から減速する工程とを有することを特徴とする。
本発明によれば、基板上に塗布液を回転塗布する際に、基板の回転速度の上下の変化を基板全面塗布の終了まで、即ち回転終了まで行うことにより、塗布膜の膜厚分布をより均一にすることが可能になる。
以下に本発明の実施の形態を図面に基づいて詳細に説明する。
図1は、本発明の実施形態に係る塗布液の塗布方法に使用される塗布装置の構成を示す側断面図である。なお、本実施形態では、塗布装置により塗布される塗布液としてレジストを例にして説明する。
図1において、塗布ユニット1の底板2中央には、モータ3が上下に移動可能に取り付けられている。モータ3の外周には、底板2に取り付けられた昇降器4が接続されている。昇降器4は、モータ3を上昇又は下降するように制御部11により駆動制御される。
モータ3の回転軸の上端にはスピンチャック5の回転軸が固定されていて、モータ3の回転を制御する制御部11によりスピンチャック5の回転速度が制御される。また、スピンチャック5の周囲には塗布液回収用の環状容器7が配置されている。
環状容器7の外側の領域にある底板2には、昇降部13により高さが調整されるアーム支持柱14が取り付けられ、その上端にはアーム移動部16を有するレール15が取り付けられている。
アーム移動部16にはレール15に直交する方向に移動制御されるスキャンアーム17が取り付けられている。また、アーム移動部16のレール15上の移動位置とアーム移動部16により移動されるスキャンアーム17の移動位置は、それぞれ制御部11により制御される。
スキャンアーム17の先端には、スピンチャック5の上方でレジストノズル21、溶剤ノズル22を保持するノズル保持体20が取り付けられている。
レジストノズル21の上端にはレジスト供給管21aが接続され、さらに、溶剤ノズル22の上端には溶剤供給管22aが接続されている。
レジスト供給管21aには、レジストノズル21にレジスト液を供給するレジスト供給部23が接続され、また、溶剤供給管22aには、溶剤ノズル22aに溶剤、例えばシンナを供給する溶剤供給部24が接続されている。
レジスト供給部23からのレジスト供給量、即ちレジストノズル21からのレジスト滴下量と、溶剤供給部24からの溶剤供給量、即ち溶剤ノズル22からの溶剤滴下量は、それぞれ制御部11により制御される。
次に、本実施形態に係る基板の回転、溶剤の供給及びレジストの供給の制御について例を挙げて説明する。
基板10に溶剤を供給し、さらにレジストを塗布するため、図2に示すようなタイミングチャートに従って以下のような制御が行われる。なお、基板10としてベアシリコン基板を使用する。
まず、制御部11により、モータ3及びスピンチャック5を停止させる。この状態で、溶剤供給管22aに流す溶剤供給量を溶剤供給部24により制御して、その溶剤、例えばシンナを溶剤ノズル22から基板10の中央部に吐出させる。
この後に、制御部11によりモータ3を回転することにより、回転速度の変化を伴う第1の回転速度R12〜R11で基板10を時間Tで回転する。
時間Tでの基板10の回転速度については、回転時間Tをn(nは数)区間に分割して、分割数nが偶数の期間では回転速度を所定範囲の最大値R12に高くするかそれより低い回転速度R11に制御し、nが奇数の場合にはその逆の回転速度R11、R12に制御することにより、第1の回転速度R12〜R11に変化を与える。
回転の周期TはT=2T/nとなる。また、回転速度の変化の振幅ΔRは、ΔR=(R12−R11)となり、回転速度の最大値R12に対する回転数変動幅ΔRの割合(変動率)γは次の式で表される。
γ(%)=((R12−R11)/R12)×100
また、基板10の回転時間Tの初めから終わりに至るまで、レジストノズル21からレジストを基板10の中央に吐出させる。その供給量は、レジスト供給管21aに接続されたレジスト供給部23により制御される。
回転時間T1が経過した時点で、制御部11によりモータ3を制御することにより、基板10の回転を第2の回転速度R2まで減速する。第2の回転速度R2は、第1の回転速度R12〜R11よりも低い。
続いて、基板10の第2の回転速度R2への減速開始から時間T2を経過した時点で、さらに基板10の回転を上昇させて第3の回転速度R3まで加速し、その後にその回転速度R3を時間T3で保持する。
第3の回転速度R3は、第1の回転速度R12〜R11よりも遅く、かつ第2の回転速度Rよりも速く設定する。
時間T3の経過後には、必要に応じてさらに基板10の回転速度を制御してもよく、これにより、基板10上へのレジストの塗布が終了する。
上記のように、第1の回転速度R12〜R11で基板10を回転させる時間Tに対する分割数nと、回転時間Tにおける回転速度の変動率γを次の表1のように設定してレジストを塗布し、これにより本実施形態について5種類のレジスト塗布試験1〜5を行った。
Figure 2008251810

表1における試験1〜試験5では、第1の回転速度R12〜R11の時間T、即ちレジストの吐出時間を1秒とした。そして、試験1では分割数(step)nをn=10とし、試験2では分割数(step)nをn=5とし、試験3、試験4では分割数(step)nをn=10とし、試験5では分割数(step)nをn=5とした。
また、試験1と試験2では回転数変動幅の割合γをγ=10%とし、試験3ではその割合γをγ=20%とし、試験4と試験5ではその割合γをγ=30%とした。
さらに、試験1〜試験5では、第1の回転速度R11〜R12のトータルの時間Tを1.0秒、第1の回転速度R11〜R12の最大回転速度R12を3000rpmとし、また、第2の回転速度Rを100rpm、その時間Tを1.0秒とし、さらに、第3の回転速度Rを1650rpm、その時間Tを15秒とした。
その一例として試験2のタイミングチャートを表2に示す。
Figure 2008251810

表2において、ステップ1で、停止している基板10に溶媒としてシンナを供給する。なお、シンナ供給後に低速で基板10を回転させてもよい。
表2のステップ3では、第1の回転速度R12〜R11の回転時間T対する分割数nをn=5とし、最初の0.2秒では基板10の回転速度を3000rpmとし、次の、0.2秒ではその回転速度を2700rpmとし、さらに、0.2秒毎に回転速度を3000rpm、2700rpm、3000rpmと変化させている。
ステップ3では、第1の回転速度R12〜R11で回転している基板10にレジストを供給する。レジスト供給を停止した後のステップ4では、基板10の回転数速度を1.5秒間、100rpmに減速し、続いて、ステップ5では、基板10の回転速度を上昇させて1650rpmで15秒間、回転する。
なお、表2における加速度の値は、その左の回転数を得るための加速度であり、また、負(−)で示している加速度の値は、基板10の回転を減速するための加速度であり、減速度とも呼ばれている。
そして、試験1〜試験5によるレジスト塗布条件でArFレジストを基板10に塗布したところ、図3の試験1〜試験5の曲線に示すようなレジストの膜厚分布が得られた。なお、レジストの目標膜厚を250nmとし、時間T=1秒間でのレジストの総供給量を1.0mlとした。
図3に示す膜厚分布は、基板10の中心を通る直線に沿って4mm間隔で中心点を含めて49点測定したデータに基づいている。
試験1〜試験5の膜厚分布の標準偏差σと、それらの膜厚の最大値と最小値の較差(換言すれば、膜厚較差)rangeを求めたところ図4に示すような結果が得られた。
これに対してリファレンスとして図5に示すようなタイミングチャートによりレジストを塗布したところ、図3に示す黒いダイヤの線に示すような膜厚分布が得られ、さらに図4に示すような膜厚偏差値σと膜厚較差rangeが得られた。
図5に示したリファレンスによるレジストの塗布条件は、表3のタイミングチャートに例示するように、第1の回転速度Rにより基板10を回転する前の0.1秒間に、3000rpmの回転速度R10で基板10を回転した後に、基板10へのレジスト供給開始と同時に第1の回転速度Rを2500rpmに設定しこれを変動させずに1秒間一定に保持している。それ以外の条件は、試験1〜試験5と同じである。
Figure 2008251810

試験1〜試験5とリファレンスによるそれぞれのレジストの膜厚分布の中間値は、図4から明らかなようにほぼ同じになっている。
しかしながら、本実施形態に係る試験1〜試験5による塗布方法によれば、リファレンスの塗布方法よりも膜厚分布の均一性がより良好になった。
例えば、図3において、基板10の中心とその近傍での平坦性について、試験1〜試験5の方法による膜厚分布は、リファレンスによる膜厚分布に比べて平坦性が良い。また、図4によれば、標準偏差σ、膜厚較差rangeの双方ともに、試験1〜試験5はリファレンスに比べて大幅に良い値が得られ、高い平坦性が確保されていることがわかる。
一方、本実施形態における試験1〜試験5の膜厚分布の結果を相互に比較してみると、標準偏差σ、膜厚較差range、膜厚ともに殆ど変わりはなく、第1の回転速度R11〜R12の時間Tを少なくとも5分割〜10分割し、さらに、回転数変動幅の割合γを10%〜30%の範囲で変動させても、レジストの膜厚及び平坦性はほぼ同じになることがわかる。
これは、基板10上にレジストを供給する間に、まず、回転速度を所定範囲の最大値から最小値に急激に減少し、その後、その変化を繰り返して基板全面にレジストを塗布するまで続けているからである。これによりレジストの基板周方向への攪拌を最後まで行うことができ、基板の中心と周辺とで生じやすいレジストの偏りが抑制できるからであると考えられる。
ところで、表1の条件の違いによって、レジスト膜厚の平坦性が殆ど変わらないことから、第1の回転速度R12〜R11において、回転速度の変動幅ΔRが不均一となるように変化させてもよいし、また、時間Tの分割を等分しなくてもよい。
なお、図2において、基板10を第1の回転速度R11〜R12で回転させた後に、回転速度を第2の回転速度Rに減速したが、基板10を停止してもよい。
以上のようなレジスト塗布方法は例えば半導体装置の製造プロセスに適用され、そのような工程を図6〜図8に基づいて説明する。
まず、図6(a)に示すように、上記した基板10に該当するシリコン基板51の表面にシリコン酸化膜/シリコン窒化膜積層膜52を形成した後に、その上層側のシリコン窒化膜積層膜上に溶剤であるシンナを溶剤ノズル22から供給し、ついでレジストノズル21から粘度2.2mPa・sのArFレジスト53をシリコン窒化膜上に塗布する。このレジストの塗布は、例えば上記の表1、表2に示した条件により行われる。
この場合のレジストノズル21によるレジスト滴下量は、上記したように1.0mlより少なくしても均一な膜厚分布が得られる。
この後に、図6(b)に示すように、シリコン基板51上のArFレジスト53を波長193nmの光源を用いて露光し、さらに現像して、シャロートレンチ領域に開口部54を形成する。続いて、図6(c)に示すように、開口部54から露出したシリコン酸化膜/シリコン窒化膜積層膜52をエッチングし、ArFレジスト53を除去後、シリコン酸化膜/シリコン窒化膜積層膜52をマスクにしてシリコン基板51を反応性イオンエッチング法によりエッチングして溝55を形成する。
ついで、図6(d)に示すように、シリコン基板51の溝55内にシリコン酸化膜を埋め込んで、これをシャロートレンチアイソレーション56とする。なお、シリコン酸化膜/シリコン窒化膜積層膜52のうちの上側のシリコン窒化膜は、その上から埋込用シリコン酸化膜を化学機械研磨法等により除去した後に例えばリン酸により除去される。
次に、図7(a)に示すように、シリコン基板51にn型又はp型のいずれかの不純物をイオン注入してn型又はp型のウェル57を形成する。さらに、シリコン基板51の表面を熱酸化してゲート絶縁膜58を形成する。
続いて、図7(b)に示すように、ゲート絶縁膜58上にポリシリコン膜59を形成する。そして、表1、表2に示す方法により、ポリシリコン膜59上に溶剤を供給し、続いてArFレジスト60を塗布する。さらに、ArFレジスト60を露光、現像して図7(c)に示すように、ゲートパターンを形成する。
ついで、パターニングされたArFレジスト60をマスクに使用してポリシリコン膜59をエッチングし、その後にArFレジスト60を除去する。これにより、図7(d)に示すように、ゲート絶縁膜58を介してウェル57上に、ポリシリコン膜59から構成されるゲート電極59gが形成される。
この後に、図8(a)に示すように、シリコン基板51のうちゲート電極59gの両側にソース/ドレインとなるn型又はp型の不純物拡散領域61a,61bを形成する。不純物拡散領域61a,61bを形成する場合には、複数回の不純物イオン注入工程があり、その間にゲート電極59gの側面に絶縁性サイドウォール65を形成する。絶縁性サイドウォール65は、二酸化シリコン等の絶縁膜をシリコン基板51上に形成した後に、これをエッチバックして形成される。
次に、図8(b)に示すように、ゲート電極59gとシリコン基板51の上に化学気相成長(CVD)法により一層目の層間絶縁膜62となるシリコン酸化膜を形成する。続いて、不純物拡散領域61a、61bに接続される導電性プラグ63を一層目の層間絶縁膜62内に形成する。
次に、一層目の層間絶縁膜62上にタングステンの導電膜64を形成した後に、その上に溶剤を滴下し、続いてKrFレジスト65を塗布する。
さらに、図8(c)に示すように、波長248nmの光源を使用してKrFレジスト65を露光し、現像して配線用パターンを形成する。さらに、図8(d)に示すように、KrFレジスト65のパターンをマスクにして導電膜64をエッチングし、残された導電膜64を一層目の配線64aとする。この後に、配線64a及び層間絶縁膜62上に二酸化シリコン膜を形成し、これをエッチバックして一層目の配線64aの周囲に絶縁性サイドウォール66として残す。
その後に、さらに層間絶縁膜、配線等が形成され半導体装置の形成が終了する。
ところで、上記の実施形態では、基板表面にレジストを塗布方法することについて説明したが、上記の塗布方法は、フォトマスク基板、LCD基板、その他の基板上にレジストを塗布する場合にも適用してもよい。また、上記の塗布方法は、基板上にレジストを塗布する場合に限るものではなく、SOG(spin-on-glass)、ポリイミド樹脂等を基板上に塗布する場合にも適用してもよい。
次に、上記実施形態の特徴を付記する。
(付記1)第1の時間において回転速度に上下の変化を有する第1の回転速度で基板を回転させつつ、前記基板上に塗布液を供給する工程と、前記塗布液の供給後に、前記基板の回転速度を前記第1の回転速度から減速する工程とを有することを特徴とする塗布液の塗布方法。
(付記2)前記第1の回転速度は、前記第1の時間内で分割された時間毎に回転速度の上昇と下降を繰り返すことによって変化することを特徴とする付記1に記載の塗布液の塗布方法。
(付記3)前記第1の回転速度は、設定された速度範囲の最大速度と最小速度の繰り返しによって変化することを特徴とする付記1又は付記2に記載の塗布液の塗布方法。
(付記4)前記第1の回転速度は、前記第1の時間を等分割した時間毎に変化することを特徴とする付記1乃至付記3のいずれかに記載の塗布液の塗布方法。
(付記5)前記基板への前記塗布液の供給を停止した後、前記基板の回転を第2の回転速度に減速することを特徴とする付記1乃至付記4のいずれかに記載の塗布液の塗布方法。
(付記6)前記基板への前記塗布液の供給を停止した後、前記基板の回転を停止することを特徴とする付記1乃至付記4のいずれかに記載の塗布液の塗布方法。
(付記7)前記第1の回転速度は、前記第1の時間内で等分に分割された時間毎に回転速度の上昇と下降を繰り返すことによって変化することを特徴とする付記1に記載の塗布液の塗布方法。
(付記8)前記第1の回転速度は、前記第1の時間内で不等分に分割された時間毎に回転速度の上昇と下降を繰り返すことによって変化することを特徴とする付記1に記載の塗布液の塗布方法。
(付記9)前記第1の回転速度は、前記第1の時間内で分割された時間毎に回転速度の上昇と下降を繰り返す変動率が均一に変化することを特徴とする付記1に記載の塗布液の塗布方法。
(付記10)前記第1の回転速度は、前記第1の時間内で分割された時間毎に回転速度の上昇と下降を繰り返す変動率が不均一に変化することを特徴とする付記1に記載の塗布液の塗布方法。
(付記11)第1の時間において回転速度に上下の変化を有する第1の回転速度で半導体基板を回転させつつ、前記半導体基板上に塗布液を供給する工程と、前記塗布液の供給後に、前記半導体基板の回転速度を前記第1の回転速度から減速する工程とを有することを特徴とする半導体装置の製造方法。
(付記12)前記第1の回転速度は、前記第1の時間内で分割された時間毎に回転速度の上昇と下降を繰り返すことによって変化することを特徴とする付記11に記載の半導体装置の製造方法。
(付記13)前記第1の回転速度は、設定された速度範囲の最大速度と最小速度の繰り返しによって変化することを特徴とする付記11又は付記12に記載の半導体装置の製造方法。
(付記14)前記第1の回転速度は、前記第1の時間を等分割した時間毎に変化することを特徴とする付記11乃至付記13のいずれかに記載の半導体装置の製造方法。
(付記15)前記基板への前記塗布液の供給を停止した後、前記基板の回転を第2の回転速度に減速することを特徴とする付記11乃至付記14のいずれかに記載の半導体装置の製造方法。
(付記16)前記半導体基板への前記塗布液の供給を停止した後、前記半導体基板の回転を停止することを特徴とする付記11乃至付記14のいずれかに記載の半導体装置の製造方法。
(付記17)前記第1の回転速度は、前記第1の時間内で等分に分割された時間毎に回転速度の上昇と下降を繰り返すことによって変化することを特徴とする付記11に記載の半導体装置の製造方法。
(付記18)前記第1の回転速度は、前記第1の時間内で不等分に分割された時間毎に回転速度の上昇と下降を繰り返すことによって変化することを特徴とする付記11に記載の半導体装置の製造方法。
(付記19)前記第1の回転速度は、前記第1の時間内で分割された時間毎に回転速度の上昇と下降を繰り返す変動率が均一に変化することを特徴とする付記11に記載の半導体装置の製造方法。
(付記20)前記第1の回転速度は、前記第1の時間内で分割された時間毎に回転速度の上昇と下降を繰り返す変動率が不均一に変化することを特徴とする付記11に記載の半導体装置の製造方法。
図1は、本発明の実施形態における塗布液の供給方法に使用される塗布ユニットの一例を示す側面図である。 図2は、本発明の実施形態に係る塗布液の塗布方法における基板の回転速度と回転時間の一例を示すタイムチャートである。 図3は、本発明の実施形態に係る第1例のレジスト液塗布方法の条件により形成されたレジストの膜厚分布を示すグラフである。 図4は、本発明に係る実施形態とリファレンスのそれぞれの塗布方法により塗布されたレジストの平坦性を示すチャートである。 図5は、リファレンスに係る塗布液の塗布方法における基板の回転速度と回転時間の一例を示すタイムチャートである。 図6は、本発明の実施形態の方法による半導体装置の形成工程を示す断面図(その1)である。 図7は、本発明の実施形態の方法による半導体装置の形成工程を示す断面図(その2)である。 図8は、本発明の実施形態の方法による半導体装置の形成工程を示す断面図(その2)である。
符号の説明
1 塗布ユニット、
3 モータ、
5 スピンチャック、
10 基板、
11 制御部、
21 レジストノズル、
22 溶剤ノズル、
23 レジスト供給部、
24 溶剤供給部、
51 シリコン基板、
52 シリコン酸化膜/シリコン窒化膜積層膜
53 ArFレジスト(塗布液)、
55 溝、
59 ポリシリコン膜、
60 ArFレジスト(塗布液)、
59g ゲート電極、
64 導電膜、
65 KrFレジスト、
64a 配線。

Claims (6)

  1. 第1の時間において回転速度に上下の変化を有する第1の回転速度で基板を回転させつつ、前記基板上に塗布液を供給する工程と、
    前記塗布液の供給後に、前記基板の回転速度を前記第1の回転速度から減速する工程と
    を有することを特徴とする塗布液の塗布方法。
  2. 前記第1の回転速度は、前記第1の時間内で分割された時間毎に回転速度の上昇と下降を繰り返すことによって変化することを特徴とする請求項1に記載の塗布液の塗布方法。
  3. 前記第1の回転速度は、前記第1の時間内で等分に分割された時間毎に回転速度の上昇と下降を繰り返すことによって変化することを特徴とする請求項1に記載の塗布液の塗布方法。
  4. 前記第1の回転速度は、前記第1の時間内で分割された時間毎に回転速度の上昇と下降を繰り返す変動率が均一に変化することを特徴とする請求項1に記載の塗布液の塗布方法。
  5. 第1の時間において回転速度に上下の変化を有する第1の回転速度で半導体基板を回転させつつ、前記半導体基板上に塗布液を供給する工程と、
    前記塗布液の供給後に、前記半導体基板の回転速度を前記第1の回転速度から減速する工程と
    を有することを特徴とする半導体装置の製造方法。
  6. 前記第1の回転速度は、前記第1の時間内で分割された時間毎に回転速度の上昇と下降を繰り返すことによって変化することを特徴とする請求項5に記載の半導体装置の製造方法。
JP2007090868A 2007-03-30 2007-03-30 塗布液の塗布方法及び半導体装置の製造方法 Expired - Fee Related JP5401763B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007090868A JP5401763B2 (ja) 2007-03-30 2007-03-30 塗布液の塗布方法及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007090868A JP5401763B2 (ja) 2007-03-30 2007-03-30 塗布液の塗布方法及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008251810A true JP2008251810A (ja) 2008-10-16
JP5401763B2 JP5401763B2 (ja) 2014-01-29

Family

ID=39976415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007090868A Expired - Fee Related JP5401763B2 (ja) 2007-03-30 2007-03-30 塗布液の塗布方法及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5401763B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011230113A (ja) * 2010-04-08 2011-11-17 Tokyo Electron Ltd 塗布処理方法、プログラム、コンピュータ記憶媒体及び塗布処理装置
CN102315091A (zh) * 2010-07-09 2012-01-11 东京毅力科创株式会社 涂敷显影装置、涂敷显影方法和存储介质
CN102314081A (zh) * 2010-07-09 2012-01-11 东京毅力科创株式会社 涂覆显影装置、涂覆显影方法和存储介质
CN102338984A (zh) * 2010-07-16 2012-02-01 东京毅力科创株式会社 涂敷显影装置、涂敷显影方法和存储介质
CN102346375A (zh) * 2010-07-23 2012-02-08 东京毅力科创株式会社 涂敷处理方法、程序、计算机存储介质和涂敷处理装置
JP2012196609A (ja) * 2011-03-18 2012-10-18 Tokyo Electron Ltd 塗布処理方法および塗布処理装置
JP2013230468A (ja) * 2013-06-12 2013-11-14 Tokyo Electron Ltd 塗布処理方法、プログラム、コンピュータ記憶媒体及び塗布処理装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59154444A (ja) * 1983-02-23 1984-09-03 Toshiba Corp レジスト塗布方法
JPS62190838A (ja) * 1986-02-18 1987-08-21 Rohm Co Ltd レジスト塗布方法
JPS63313160A (ja) * 1987-06-16 1988-12-21 Dainippon Printing Co Ltd フォトマスク用基板等へのレジスト塗布方法およびスピンナチャック装置
JPH022611A (ja) * 1988-06-17 1990-01-08 Nippon Telegr & Teleph Corp <Ntt> レジスト塗布装置
JPH0521330A (ja) * 1991-07-15 1993-01-29 Nippon Inter Electronics Corp フオトレジスト塗布方法
JPH06210230A (ja) * 1993-01-20 1994-08-02 Sharp Corp スピン式コーティング装置
JPH09129549A (ja) * 1995-11-06 1997-05-16 Dainippon Screen Mfg Co Ltd 塗布液塗布方法
JPH11260717A (ja) * 1998-01-09 1999-09-24 Tokyo Electron Ltd レジスト塗布方法およびレジスト塗布装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59154444A (ja) * 1983-02-23 1984-09-03 Toshiba Corp レジスト塗布方法
JPS62190838A (ja) * 1986-02-18 1987-08-21 Rohm Co Ltd レジスト塗布方法
JPS63313160A (ja) * 1987-06-16 1988-12-21 Dainippon Printing Co Ltd フォトマスク用基板等へのレジスト塗布方法およびスピンナチャック装置
JPH022611A (ja) * 1988-06-17 1990-01-08 Nippon Telegr & Teleph Corp <Ntt> レジスト塗布装置
JPH0521330A (ja) * 1991-07-15 1993-01-29 Nippon Inter Electronics Corp フオトレジスト塗布方法
JPH06210230A (ja) * 1993-01-20 1994-08-02 Sharp Corp スピン式コーティング装置
JPH09129549A (ja) * 1995-11-06 1997-05-16 Dainippon Screen Mfg Co Ltd 塗布液塗布方法
JPH11260717A (ja) * 1998-01-09 1999-09-24 Tokyo Electron Ltd レジスト塗布方法およびレジスト塗布装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011230113A (ja) * 2010-04-08 2011-11-17 Tokyo Electron Ltd 塗布処理方法、プログラム、コンピュータ記憶媒体及び塗布処理装置
CN102315091A (zh) * 2010-07-09 2012-01-11 东京毅力科创株式会社 涂敷显影装置、涂敷显影方法和存储介质
CN102314081A (zh) * 2010-07-09 2012-01-11 东京毅力科创株式会社 涂覆显影装置、涂覆显影方法和存储介质
CN102315091B (zh) * 2010-07-09 2015-10-14 东京毅力科创株式会社 涂敷显影装置和涂敷显影方法
CN102338984A (zh) * 2010-07-16 2012-02-01 东京毅力科创株式会社 涂敷显影装置、涂敷显影方法和存储介质
TWI587363B (zh) * 2010-07-16 2017-06-11 Tokyo Electron Ltd Coating, developing device and coating, developing method
CN102346375A (zh) * 2010-07-23 2012-02-08 东京毅力科创株式会社 涂敷处理方法、程序、计算机存储介质和涂敷处理装置
JP2012024705A (ja) * 2010-07-23 2012-02-09 Tokyo Electron Ltd 塗布処理方法、プログラム、コンピュータ記憶媒体及び塗布処理装置
US8940649B2 (en) 2010-07-23 2015-01-27 Tokyo Electron Limited Coating treatment method, non-transitory computer storage medium and coating treatment apparatus
JP2012196609A (ja) * 2011-03-18 2012-10-18 Tokyo Electron Ltd 塗布処理方法および塗布処理装置
JP2013230468A (ja) * 2013-06-12 2013-11-14 Tokyo Electron Ltd 塗布処理方法、プログラム、コンピュータ記憶媒体及び塗布処理装置

Also Published As

Publication number Publication date
JP5401763B2 (ja) 2014-01-29

Similar Documents

Publication Publication Date Title
JP5109373B2 (ja) 塗布液の塗布方法及び半導体装置の製造方法
JP5401763B2 (ja) 塗布液の塗布方法及び半導体装置の製造方法
JP4745358B2 (ja) 回転塗布方法、および回転塗布装置
JP6928797B2 (ja) 希tmahを使用してマイクロエレクトロニック基板を処理する方法
US9378974B2 (en) Method for chemical polishing and planarization
US20090023298A1 (en) Inverse self-aligned spacer lithography
US10262880B2 (en) Cover plate for wind mark control in spin coating process
US8865580B2 (en) Pattern forming method, semiconductor device manufacturing method, and coating apparatus
WO2015126425A1 (en) Cover plate for defect control in spin coating
US7541293B2 (en) Method for manufacturing semiconductor device
CN107833847B (zh) 蚀刻装置、基板处理装置、蚀刻方法以及基板处理方法
US20060165887A1 (en) Method of coating photoresist and photoresist layer formed by the same
US11163235B2 (en) Apparatus for forming a photoresist layer, method for forming a masking layer, and method for forming a photoresist layer
US6998277B2 (en) Method of planarizing spin-on material layer and manufacturing photoresist layer
US20220334485A1 (en) Point of Use Solvent Mixing for Film Removal
US7541290B2 (en) Methods of forming mask patterns on semiconductor wafers that compensate for nonuniform center-to-edge etch rates during photolithographic processing
US11487206B2 (en) Methods and apparatus for digital material deposition onto semiconductor wafers
CN110262190B (zh) 半导体结构及其制作方法
JP2002100553A (ja) 半導体装置の製造方法
JP2007201048A (ja) 半導体基板処理装置及び半導体装置の製造方法
JPS6074621A (ja) 半導体装置の製造方法
JP2005230652A (ja) 塗膜形成方法および塗膜形成装置
JP2010050343A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080731

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130709

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131014

R150 Certificate of patent or registration of utility model

Ref document number: 5401763

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees