JPS6074621A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6074621A JPS6074621A JP18200483A JP18200483A JPS6074621A JP S6074621 A JPS6074621 A JP S6074621A JP 18200483 A JP18200483 A JP 18200483A JP 18200483 A JP18200483 A JP 18200483A JP S6074621 A JPS6074621 A JP S6074621A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- film
- striation
- spin coating
- agent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/16—Coating processes; Apparatus therefor
- G03F7/162—Coating on a rotating support, e.g. using a whirler or a spinner
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Application Of Or Painting With Fluid Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は半導体装置の製造方法、詳しくはポジ型レジス
トを用いてなすパターン形成において、界面活性剤を添
加したレジストを利用する方法に関する。
トを用いてなすパターン形成において、界面活性剤を添
加したレジストを利用する方法に関する。
（２）技術の背景
例えばアルミニウム（＾β）の配線パターンを形成する
ためには、半導体基板上にＡＲの薄膜を蒸着等によって
形成し、その上にレジスト膜を塗布し、レジストのプリ
ベータ、露光、現像によってレジスト膜をパターニング
し、かくして形成さく１） れたレジストのパターンをマスクにしてＡｎ膜のエツチ
ングを行いｌ配線を形成する。
ためには、半導体基板上にＡＲの薄膜を蒸着等によって
形成し、その上にレジスト膜を塗布し、レジストのプリ
ベータ、露光、現像によってレジスト膜をパターニング
し、かくして形成さく１） れたレジストのパターンをマスクにしてＡｎ膜のエツチ
ングを行いｌ配線を形成する。
レジストには、露光された部分が現像によって残るネガ
型と、露光された部分が現像によって除去されるポジ型
とがあるが、最近レジスト膜のパターンの＠細化のｆ瞬
間に対応するためにポジ型レジストが用いられる。
型と、露光された部分が現像によって除去されるポジ型
とがあるが、最近レジスト膜のパターンの＠細化のｆ瞬
間に対応するためにポジ型レジストが用いられる。
ポジ型レジストをウェハの如き基板上に塗布するには第
１図に断面図で示される塗布装置を用いる回転塗布法が
行われ、同図において、１は円板状の図の矢印に示す如
く回転可能なチャック、２はウェハ、３は上方に開いた
筒型のカップ、４はリング状のはね返り防止板、５は液
状のレジストを滴下するディスペンサー、６はレジスト
をそれぞれ示す。レジスト６を基板上に滴下し終ると、
ウェハ２を真空吸着しているチャックは高速回転をなし
、遠心力によってレジスト６を基板上に拡げ、レジスト
は基板の中央から外方に向は乾いてゆき、余ったレジス
トははじき飛ばされる。はね返り防止板４ばこのように
してはじき飛ばされた（２） レジストを受けそれをカップ３の下方に導き、レジスト
は次いでカップ３の排出口３ａから図示しないタンクに
送られ、貯蔵されしかる後に廃棄される。しかる後に前
記したプリベータ、露光、現像の工程が実施される。
１図に断面図で示される塗布装置を用いる回転塗布法が
行われ、同図において、１は円板状の図の矢印に示す如
く回転可能なチャック、２はウェハ、３は上方に開いた
筒型のカップ、４はリング状のはね返り防止板、５は液
状のレジストを滴下するディスペンサー、６はレジスト
をそれぞれ示す。レジスト６を基板上に滴下し終ると、
ウェハ２を真空吸着しているチャックは高速回転をなし
、遠心力によってレジスト６を基板上に拡げ、レジスト
は基板の中央から外方に向は乾いてゆき、余ったレジス
トははじき飛ばされる。はね返り防止板４ばこのように
してはじき飛ばされた（２） レジストを受けそれをカップ３の下方に導き、レジスト
は次いでカップ３の排出口３ａから図示しないタンクに
送られ、貯蔵されしかる後に廃棄される。しかる後に前
記したプリベータ、露光、現像の工程が実施される。
（３）従来技術と問題点
上記のレジスト回転塗布によって形成されたレジスト膜
を観察すると、第２図の平面図に示す如くレジスト膜表
面に細い溝が形成された状態（ｓｔｒｊａｔｉｏｎ 、
、以下にはストリエーションという）が観察される。な
お第２図以下において第１図に示した部分と同じ部分は
同一符号を付して示し、符号１１はストリエーションを
示す。
を観察すると、第２図の平面図に示す如くレジスト膜表
面に細い溝が形成された状態（ｓｔｒｊａｔｉｏｎ 、
、以下にはストリエーションという）が観察される。な
お第２図以下において第１図に示した部分と同じ部分は
同一符号を付して示し、符号１１はストリエーションを
示す。
かかるストリエーション１１は第２図の■−１「線に沿
う断面図に示される。なお第３図においてレジスト６は
塗布され乾いたときの状態で示される。
う断面図に示される。なお第３図においてレジスト６は
塗布され乾いたときの状態で示される。
レジスト６を現像した後において、ストリエーション１
１は第４図に示される如く起伏状態または溝によるうね
り状態が更に進むことが観察された。
１は第４図に示される如く起伏状態または溝によるうね
り状態が更に進むことが観察された。
なおストリエーションの発生は、ウェハが大口径（３）
化すると増大する傾向にあることも確認されている。
ウェハ２上に形成されるデバイスが微細化するにつれ例
えばサブミクロンのパターンが形成されるようになると
、ストリエーションの影響は顕著になり、レジスト膜を
マスクにして行うエツチングの結果が不揃いになり、形
成される例えばＡｅ配線のパターン幅が不均一になる。
えばサブミクロンのパターンが形成されるようになると
、ストリエーションの影響は顕著になり、レジスト膜を
マスクにして行うエツチングの結果が不揃いになり、形
成される例えばＡｅ配線のパターン幅が不均一になる。
そうなると製造される半導体装置のバラツキが発生し、
信頼性の面からもまたは製造歩留りの改善の面からも好
ましくない結果が発生する。
信頼性の面からもまたは製造歩留りの改善の面からも好
ましくない結果が発生する。
ストリエーションの防止策として、カップ３内の雰囲気
制御が提案されたが、それを採用するとレジスト塗布装
置が複雑かつ高価なものとなり、またそのような装置の
維持費も高価となり、製造コストを高いものにする結果
となるので、カップ内の雰囲気制御設備を用いることの
ない安価な従来の塗布装置を用いて、ストリエーション
の発生ずることのない均一なレジスト膜を大口径化ウェ
ハ上に形成する方法が要望されている。
制御が提案されたが、それを採用するとレジスト塗布装
置が複雑かつ高価なものとなり、またそのような装置の
維持費も高価となり、製造コストを高いものにする結果
となるので、カップ内の雰囲気制御設備を用いることの
ない安価な従来の塗布装置を用いて、ストリエーション
の発生ずることのない均一なレジスト膜を大口径化ウェ
ハ上に形成する方法が要望されている。
（４）
（４）発明の目的
本発明は上記従来の問題に鑑み、回転塗布によってポジ
型レジストをウェハ上に塗布するにおいて、均一なすな
わちストリエーションの発生ずることのないレジスト膜
を塗布形成する方法を提供することを目的とする。
型レジストをウェハ上に塗布するにおいて、均一なすな
わちストリエーションの発生ずることのないレジスト膜
を塗布形成する方法を提供することを目的とする。
（５）発明の構成
そしてこの目的は本発明によれば、ポジ型レジストの回
転塗布において、ストリエーション防止剤を溶剤に添加
して得られるレジストを用いることを特徴とする半導体
装置の製造方法を提供することによって達成される。
転塗布において、ストリエーション防止剤を溶剤に添加
して得られるレジストを用いることを特徴とする半導体
装置の製造方法を提供することによって達成される。
（６）発明の実施例
以下本発明実施例を図面によって詳説する。
ウェハ上に４０００人の膜厚の二酸化シリコン（ＳｉＯ
＋ ）膜を形成し、このＳｉＯ２膜上にレジストを回転
塗布法により塗布する場合を例に本発明実施例を説明す
ると、ポジ型レジストとしては、ノボラック樹脂系例え
ば東京応化■製の商品名０ＦＰＲ−８００（粘度３０ｃ
ｐ）を、ストリエーション防止剤と（５） として弗化炭素系のノニオンタイプの界面活性剤を４０
ｐｐｍ用い、よく混じるようにＥＣＡに界面活性剤を
溶かし、それをレジストに添加しよく攪拌した後、第１
図に示す装置で回転塗布（チャック１の回転数は５００
０ｒｐｍ ） ｔ、、１．２μｍの膜厚のレジスト膜を
形成した。
＋ ）膜を形成し、このＳｉＯ２膜上にレジストを回転
塗布法により塗布する場合を例に本発明実施例を説明す
ると、ポジ型レジストとしては、ノボラック樹脂系例え
ば東京応化■製の商品名０ＦＰＲ−８００（粘度３０ｃ
ｐ）を、ストリエーション防止剤と（５） として弗化炭素系のノニオンタイプの界面活性剤を４０
ｐｐｍ用い、よく混じるようにＥＣＡに界面活性剤を
溶かし、それをレジストに添加しよく攪拌した後、第１
図に示す装置で回転塗布（チャック１の回転数は５００
０ｒｐｍ ） ｔ、、１．２μｍの膜厚のレジスト膜を
形成した。
次いで９５℃で７分間プリベークし、コンタクト露光法
によって露光し、ディップ（浸漬）法で現像した。
によって露光し、ディップ（浸漬）法で現像した。
このようにして形成したレジスト１模を、前記と同じレ
ジストを用いるがストリエーション防止剤を添加するこ
となく全く同様に１．２μｍの膜厚に形成したレジスト
膜と比較してみた。目視によると、本発明実施例におい
てはストリエーションは認められなかった。ストリエー
ションは、レジストのパターン寸法バラツキに大きく影
響するため、比較はレジストパターン寸法のバラツキを
測定することによってなされ、その結果は第５図の線図
に示される。なお同図において、縦軸は現像後のレジス
トパターン寸法を示す。
ジストを用いるがストリエーション防止剤を添加するこ
となく全く同様に１．２μｍの膜厚に形成したレジスト
膜と比較してみた。目視によると、本発明実施例におい
てはストリエーションは認められなかった。ストリエー
ションは、レジストのパターン寸法バラツキに大きく影
響するため、比較はレジストパターン寸法のバラツキを
測定することによってなされ、その結果は第５図の線図
に示される。なお同図において、縦軸は現像後のレジス
トパターン寸法を示す。
（６）
第５図において、線Ａは本発明実施例におけるレジスト
パターン寸法の変化（バラツキ）の範囲を、また線Ｂは
ストリエーション防止剤を用いない場合のすなわち従来
例レジストパターン寸法のバラツキの範囲を示す。従来
例においては、寸法に１．８μｍから２．２μｍの範囲
のバラツキ（不均一）があるのに対し、本発明実施例に
おいて、膜厚のバラツキは１．８μｍから２．０μｍの
範囲内に抑えられ、この程度の不均一は現在の微細化さ
れたデバイスの製造においてはなんら支障がないことが
確認された。なお、本スｉ・リエーション防止剤の効果
は３０ｐｐｍで十分得られ、４００ｐｐｍ程度まではレ
ジストの特性に悪影響を及ぼさないことが確認された。
パターン寸法の変化（バラツキ）の範囲を、また線Ｂは
ストリエーション防止剤を用いない場合のすなわち従来
例レジストパターン寸法のバラツキの範囲を示す。従来
例においては、寸法に１．８μｍから２．２μｍの範囲
のバラツキ（不均一）があるのに対し、本発明実施例に
おいて、膜厚のバラツキは１．８μｍから２．０μｍの
範囲内に抑えられ、この程度の不均一は現在の微細化さ
れたデバイスの製造においてはなんら支障がないことが
確認された。なお、本スｉ・リエーション防止剤の効果
は３０ｐｐｍで十分得られ、４００ｐｐｍ程度まではレ
ジストの特性に悪影響を及ぼさないことが確認された。
（７）発明の効果
以上詳細に説明した如く本発明によれば、安価でかつ容
易にストリエーションのないレジスト膜が得られ、その
結果高精度のパターン寸法制御が可能となり、半導体装
置の製造歩留りの向上に効果大である。
易にストリエーションのないレジスト膜が得られ、その
結果高精度のパターン寸法制御が可能となり、半導体装
置の製造歩留りの向上に効果大である。
（７）
第１図はレジスト回転塗布装置の断面図、第２図はレジ
スト膜のストリエーションを示ずウェハの平面図、第３
図は第２図１１１− ＩＩＩ線に沿う断面図、第４図は
レジスト現像後の第３図のレジスト膜の断面図、第５図
は本発明実施例と従来例のレジスト膜の膜厚の不均一を
示す線図である。 １−チャック、２−ウェハ、３−カップ、４−はね返り
防止板、５−ディスペンサー、６− レジスト、１１−
ストリエーション（８）
スト膜のストリエーションを示ずウェハの平面図、第３
図は第２図１１１− ＩＩＩ線に沿う断面図、第４図は
レジスト現像後の第３図のレジスト膜の断面図、第５図
は本発明実施例と従来例のレジスト膜の膜厚の不均一を
示す線図である。 １−チャック、２−ウェハ、３−カップ、４−はね返り
防止板、５−ディスペンサー、６− レジスト、１１−
ストリエーション（８）
Claims (1)
- ポジ型レジストの回転塗布において、弗化炭素系ノニオ
ンタイプの界面活性剤を添加して得られるレジストを用
いることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18200483A JPS6074621A (ja) | 1983-09-30 | 1983-09-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18200483A JPS6074621A (ja) | 1983-09-30 | 1983-09-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6074621A true JPS6074621A (ja) | 1985-04-26 |
Family
ID=16110634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18200483A Pending JPS6074621A (ja) | 1983-09-30 | 1983-09-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6074621A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62251740A (ja) * | 1986-04-24 | 1987-11-02 | Fuji Photo Film Co Ltd | ポジ型感光性組成物 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5740249A (en) * | 1980-06-14 | 1982-03-05 | Hoechst Ag | Photographic copying material and method of coating photosensitive copying layer on support |
| JPS58105143A (ja) * | 1981-12-17 | 1983-06-22 | Kanto Kagaku Kk | ポジ型フオトレジスト組成物 |
-
1983
- 1983-09-30 JP JP18200483A patent/JPS6074621A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5740249A (en) * | 1980-06-14 | 1982-03-05 | Hoechst Ag | Photographic copying material and method of coating photosensitive copying layer on support |
| JPS58105143A (ja) * | 1981-12-17 | 1983-06-22 | Kanto Kagaku Kk | ポジ型フオトレジスト組成物 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62251740A (ja) * | 1986-04-24 | 1987-11-02 | Fuji Photo Film Co Ltd | ポジ型感光性組成物 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2553078B2 (ja) | マスク形成方法 | |
| EP0394354B1 (en) | Use of particular mixtures of ethyl lactate and methyl ethyl ketone to remove undesirable peripheral material (e.g. edge beads) from photoresist-coated substrates | |
| JP2002110510A (ja) | パターン形成方法 | |
| US20170205712A1 (en) | Development apparatus and method for developing photoresist layer on wafer using the same | |
| JPS6074621A (ja) | 半導体装置の製造方法 | |
| JP2616091B2 (ja) | 半導体装置の製造方法 | |
| JP2007511897A (ja) | マイクロリトグラフィ用のフォトレジストコーティングプロセス | |
| KR101176541B1 (ko) | 절연층 패터닝 방법, 상기 방법에 의해서 제조된 절연층 및이를 포함하는 표시 소자 | |
| JPS6191655A (ja) | ホトレジストの塗布方法 | |
| US20180188652A1 (en) | Photolithography method and system based on high step slope | |
| CN112147848A (zh) | 一种小尺寸沟槽的制备方法 | |
| KR101325740B1 (ko) | 포토레지스트 및 이를 이용한 포토레지스트 패턴의 제조방법 | |
| KR0144420B1 (ko) | 리소그라피 공정방법 | |
| JP2651192B2 (ja) | レジスト材料及びその製造方法 | |
| US11487206B2 (en) | Methods and apparatus for digital material deposition onto semiconductor wafers | |
| JPH046086B2 (ja) | ||
| KR0156106B1 (ko) | 금속배선 공정에서의 패턴 형성방법 | |
| JPH034899B2 (ja) | ||
| JPH10303180A (ja) | 半導体装置の製造方法 | |
| JPH09129604A (ja) | 半導体装置の微細パターンの形成方法 | |
| KR100256814B1 (ko) | 반도체소자의 미세패턴 형성방법 | |
| JPS6153726A (ja) | パタ−ン形成法 | |
| KR100300072B1 (ko) | 반도체 장치의 반사방지막 형성방법 | |
| JPH0244138B2 (ja) | ||
| JPS6219049B2 (ja) |