JP2008251585A - 半導体デバイスの製造方法 - Google Patents
半導体デバイスの製造方法 Download PDFInfo
- Publication number
- JP2008251585A JP2008251585A JP2007087400A JP2007087400A JP2008251585A JP 2008251585 A JP2008251585 A JP 2008251585A JP 2007087400 A JP2007087400 A JP 2007087400A JP 2007087400 A JP2007087400 A JP 2007087400A JP 2008251585 A JP2008251585 A JP 2008251585A
- Authority
- JP
- Japan
- Prior art keywords
- external connection
- wiring
- semiconductor device
- connection pads
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 99
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 101
- 238000000034 method Methods 0.000 claims abstract description 51
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 238000007689 inspection Methods 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 235000012431 wafers Nutrition 0.000 description 36
- 238000005259 measurement Methods 0.000 description 18
- 238000009792 diffusion process Methods 0.000 description 10
- 230000008707 rearrangement Effects 0.000 description 9
- 238000002955 isolation Methods 0.000 description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 8
- 229910052721 tungsten Inorganic materials 0.000 description 8
- 239000010937 tungsten Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000007943 implant Substances 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000005520 cutting process Methods 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000002950 deficient Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】半導体デバイスの製造工程における生産性の向上を図ることができる半導体デバイスの製造方法を提供することを目的としている。
【解決手段】準備したＳＯＩウエハに半導体機能素子及び前記ＳＯＩウエハを構成する支持基板に接続するための基板コンタクトを形成し、前記半導体機能素子上に形成した外部接続パッド同士が非接続となるように前記基板コンタクトと前記外部接続パッドと接続するパターンを形成し、前記外部接続パッド間の導電度を測定する半導体デバイスの製造方法。
【選択図】図２
【解決手段】準備したＳＯＩウエハに半導体機能素子及び前記ＳＯＩウエハを構成する支持基板に接続するための基板コンタクトを形成し、前記半導体機能素子上に形成した外部接続パッド同士が非接続となるように前記基板コンタクトと前記外部接続パッドと接続するパターンを形成し、前記外部接続パッド間の導電度を測定する半導体デバイスの製造方法。
【選択図】図２
Description
本発明は、半導体デバイスの製造方法であって、特にＳＯＩ構造を有する半導体デバイスの導電度の測定に関するものである。
現在、半導体デバイスとしては、更なる低消費電力と高速動作性を実現するためにＳＯＩと呼ばれる技術が用いられてきている。ＳＯＩ技術を用いて半導体デバイスを製造する場合はＳＯＩウエハと呼ばれるものから半導体機能素子を製造する。
ＳＯＩウエハとは、素子形成領域となる半導体層とシリコン基板（以下、支持基板と称する）とが、第１絶縁層である厚いシリコン酸化膜（以下、埋め込み酸化膜と称する）で分離された構造となっているウエハのことである。ＳＯＩウエハの半導体層に半導体機能素子を形成した場合、チャネル領域や拡散領域となるシリコンは、埋め込み酸化膜によって支持基板と完全に絶縁された状態となる。
また、ＳＯＩウエハの半導体層に形成された半導体機能素子は、半導体機能素子がオンの時に発生するホットキャリアが半導体機能素子のチャネル領域に蓄積することにより半導体機能素子の特性が変動してしまう。変動を抑制するためにチャネル領域の電位を固定して、半導体機能素子の動作を安定させる必要がある。半導体機能素子の電位を固定する手段としては、ウエハプロセス中に埋め込み酸化膜を貫通するコンタクトホールを形成し、かかるコンタクトホールに導電性物質の埋め込み等を行なうことで、ウエハ表面から支持基板及び半導体機能素子を接続する方法が従来から知れている。
上述する方法においては、ウエハプロセス中に支持基板と半導体機能素子を接続する故、支持基板にＣＶＤやエッチング処理で印加されるステージのバイアスや、ＳＯＩウエハをステージに吸着するために印加される静電チャックのバイアス等により発生したチャージがコンタクトホールに埋め込まれた導電性物質を介して半導体機能素子に入力されてしまう。半導体機能素子は、かかるチャージの入力等のウエハプロセス中のダメージ（ＰＩＤ：Ｐｒｏｃｅｓｓ Ｉｎｄｕｃｅｄ Ｄａｍａｇｅ）により半導体機能素子の特性やゲート酸化膜の劣化等を引き起こすおそれがある。
上記問題点の対策として、ウエハプロセス中において半導体機能素子と支持基板とを非接続とすることにより、ＰＩＤによる半導体機能素子への影響を防止することが出来る（特許文献１及び２を参照）。
特開２００６−３１９２０３号公報
特開２００６−３１９２０４号公報
特許文献１及び２に記載された半導体デバイスは、支持基板、埋め込み酸化膜及び半導体層から構成されるＳＯＩウエハと、ＳＯＩウエハ上に絶縁層と、絶縁層上に外部接続パッドとが設けられ、外部接続パッドと支持基板とが接続されるように埋め込み酸化膜、半導体層及び絶縁層を貫通して基板コンタクトが設けられている。また、半導体機能素子は、支持基板と接続されることがなく絶縁層上に設けられた内部回路パッドと接続している。
特許文献１及び２に記載された半導体デバイスの構造を用いることで、ウエハプロセス後に、絶縁層上の基板接続パッドと内部回路パッドとをワイヤボンディング等で接続することで支持基板と半導体機能素子とを接続することができる。
しかしながら、ウエハプロセス中において支持基板と半導体機能素子とが接続されていない故、ウエハ状態におけるプロービングにおいては、従来のように支持基板に接続された外部接続パッドと、半導体機能素子の内部回路パッドと、の間における導電度の測定による外部接続パッドから支持基板までの接続状態の確認（以下、ピンチェックと称する）を行なうことが出来ない。従って、支持基板と半導体機能素子とが接続されなければピンチェックを行なうことが出来ず、基板コンタクトの電気的特性の不良品の修正若しくは除去等を行なうことなく次工程実施する故、半導体デバイスの製造工程全体としての作業効率低下に繋がる。
上記問題の解決手段として、ＳＯＩウエハの裏面をエッチング等で支持基板を露出させ、プローバーのステージと外部接続パッドとの間においてピンチェックする手段が考えられる。しかしながら、プローバーの状態によってステージ電位が変動する可能性がある故、ステージと外部接続パッドとの間におけるピンチェックを正確に行なうことは困難である。
本発明は、以上の如き事情に鑑みてなされたものであり、ウエハ状態において外部接続パッドと支持基板との間における接続状態を確認することで、半導体デバイスの製造工程における生産性の向上を図ることができる半導体デバイスの製造方法を提供することを目的としている。
上述した課題を解決するために、シリコン支持基板と、前記シリコン支持基板上に形成された埋め込み酸化膜と、前記埋め込み酸化膜上に形成された半導体層と、からなるＳＯＩウエハを用意する準備工程と、前記半導体層内にその表面に設けられた絶縁層を含む複数の半導体機能素子と、前記半導体層及び前記埋め込み酸化膜を貫通して前記シリコン支持基板に達する複数の基板コンタクトと、を形成する素子形成工程と、前記絶縁層上に少なくとも２つの外部接続パッドを形成するパッド形成工程と、前記２つの外部接続パッド同士が互いに非接続となるように、前記基板コンタクトと前記外部接続パッドとを接続する配線パターンを形成するパターン形成工程と、前記外部接続パッド間の導電度を測定する基本検査工程と、を有する半導体デバイスの製造方法が提供される。
前記基本検査工程において前記導電度が基準値以下の場合には、前記２つの外部接続パッドと前記２つの外部接続パッドとは異なる外部接続パッドとの間における導電度を測定する追加検査工程を更に有する。
前記パターン形成工程は、例えば、前記基板コンタクトのうち少なくとも２つを接続する配線回路を前記絶縁層内に形成する。また、前記パターン形成工程は、例えば、１つの前記外部接続パッドと１つの前記基板コンタクトとを一組として接続する複数組の配線パターンを形成する。
前記基本検査工程若しくは前記追加検査工程の後に、前記複数の外部接続パッドを基準電位端子に接続する配線パターンを形成する配線工程をさらに有する。前記配線工程は、例えば、前記半導体機能素子と前記複数の基板コンタクトとを接続する。
本発明の半導体デバイス製造方法においては、ウエハ状態において外部接続パッドと支持基板との間における接続状態を確認する故、次工程への不良品の流出を防止しかつ半導体デバイスの製造工程における生産性の向上を図ることが出来る。
以下、本発明の実施例について添付図面を参照しつつ詳細に説明する。
図１は、本発明の実施例１によって製造される半導体デバイスの１例を表す断面図である。
図１に示されているように本発明の半導体デバイス１０は、シリコン等からなる支持基板１１上に埋め込み酸化膜１２を介して半導体層１３が形成されているＳＯＩウエハ１４を有している。半導体層１３は、チャネル領域１５、チャネル領域１５を挟む拡散領域１６並びにチャネル領域１５及び拡散領域１６を挟む素子分離領域１７からなる。半導体層１３上のチャネル領域１５には、ゲート絶縁膜１８を介してゲート電極１９が形成されている。
半導体層１３及びゲート電極１９上には、第１絶縁層２０が形成されている。第１絶縁層２０、素子分離領域１７及び埋め込み酸化膜１２を貫通し支持基板１１と電気的導通を取る基板コンタクト２１ａ、２１ｂが形成されている。また、第１絶縁層２０を貫通してゲート電極１９と電気的導通を取る内部回路コンタクト２２と、第１絶縁層２０を貫通して拡散領域１６と電気的導通を取る内部回路コンタクト２３ａ、２３ｂとが形成されている。
第１絶縁層２０上には内部回路コンタクト配線２４が形成されている。内部回路コンタクト配線２４は、内部回路コンタクト２２と内部回路コンタクト２３ａ、２３ｂとを接続して所望の回路を形成する。また、第１絶縁層２０上には基板コンタクト配線２５が形成されている。基板コンタクト配線２５は、基板コンタクト２１ａと基板コンタクト２１ｂとを接続して所望の回路を形成する。なお、内部回路コンタクト配線２４と基板コンタクト配線２５は、接続されることはなく、独立した回路を構成している。
内部回路コンタクト配線２４、基板コンタクト配線２５及び第１絶縁層２０上には、第２絶縁層２６が形成されている。第２絶縁層２６を貫通し基板コンタクト配線２５と電気的導通を取る基板コンタクト２７が形成されている。また、第２絶縁層２６を貫通し内部回路コンタクト配線２４と電気的導通を取る内部回路コンタクト２８が形成されている。また、第２絶縁層２６上には外部接続パッド２９及び内部回路パッド３０が形成されている。外部接続パッド２９は、後述する配線パターンによって基板コンタクト２７と接続している。また、内部回路パッド３０は、内部回路コンタクト２８上に形成されることによって、内部回路コンタクト２８と接続しても良い。
外部接続パッド２９は、基板コンタクト２１ａ、２１ｂ、基板コンタクト配線２５及び基板コンタクト２７を介して、基板コンタクト２１ａ、２１ｂと支持基板１１の接続部分の抵抗を低減させるために支持基板１１に形成されたコンタクトインプラ領域３１ａ、３１ｂと接続している。従って、外部接続パッド２９は、第１絶縁層２０及び第２絶縁層２６内に形成された基板コンタクト２１ａ、２０ｂ、２７及び基板コンタクト配線２５を介して支持基板１１と電気的に導通を取ることが出来る。
なお、チャネル領域１５、拡散領域１６、素子分離領域１７、ゲート絶縁膜１８、ゲート電極１９、第１絶縁層２０、第２絶縁層２６、内部回路コンタクト２２、２３ａ、２３ｂ、２８、内部回路コンタクト配線２４及び内部回路パッド３０を含めて半導体機能素子と称する。
次に、上述した半導体デバイスの製造方法の１例について、図２から図５を参照しつつ詳細に説明する。
先ず、支持基板１１上に埋め込み酸化膜１２を介して半導体層１３が形成されたＳＯＩウエハ１４を準備する（ステップＳ１）。ＳＯＩウエハの構成については図３（ａ）に示す。
次に、既存の技術を使用して半導体層１３に、チャネル領域１５及び拡散領域１６、素子分離領域１７を形成する（ステップＳ２）。例えば、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄｉｚａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）又はＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）技術等を用いて素子分離領域１７を形成しても良い。また、例えば、イオン打ち込み法又はドーピング等によって拡散領域１６を形成しても良い。その後、半導体層１３上に、例えば、熱酸化法によってゲート絶縁酸化膜１８を形成する（ステップＳ３）。その後、例えば、半導体層１３及びゲート絶縁酸化膜１８上にポリシリコンを堆積させ、フォトリソグラフィー技術によってポリシリコンをパターニングすることでゲート絶縁膜１８上にゲート電極１９を形成する（ステップＳ４）。その後、半導体層１３上及びゲート電極１９上に第１絶縁層２０を形成する（ステップＳ５）。第１絶縁層２０の形成後の断面図を図３（ｂ）に示す。
次に、既存の技術を使用して半導体層１３に、チャネル領域１５及び拡散領域１６、素子分離領域１７を形成する（ステップＳ２）。例えば、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄｉｚａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）又はＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）技術等を用いて素子分離領域１７を形成しても良い。また、例えば、イオン打ち込み法又はドーピング等によって拡散領域１６を形成しても良い。その後、半導体層１３上に、例えば、熱酸化法によってゲート絶縁酸化膜１８を形成する（ステップＳ３）。その後、例えば、半導体層１３及びゲート絶縁酸化膜１８上にポリシリコンを堆積させ、フォトリソグラフィー技術によってポリシリコンをパターニングすることでゲート絶縁膜１８上にゲート電極１９を形成する（ステップＳ４）。その後、半導体層１３上及びゲート電極１９上に第１絶縁層２０を形成する（ステップＳ５）。第１絶縁層２０の形成後の断面図を図３（ｂ）に示す。
次に、例えば、第１絶縁層２０上にレジストを塗布し、公知のドライエッチング法等により、第１絶縁層２０、素子分離層１４及び埋め込み酸化膜１２を貫通するコンタクトホール３２を形成する（ステップＳ６）。その後、支持基板１１と後述する基板コンタクトとのコンタクト部分の抵抗を低減させるために、コンタクトインプラを行い、支持基板１１に高濃度のコンタクトインプラ領域３１を形成する（ステップＳ７）。例えば、コンタクトインプラの不純物濃度は、１×１０２０〜２１ｉｏｎｓ／ｃｍ３であっても良い。例えば、コンタクトホール３２の径は、支持基板１１にコンタクトインプラ領域３１形成のためのイオン種が届くように、各コンタクトホール３２の高さの半分にしても良い。その後、コンタクトホール３２の形成方法と同様の方法を用いて、拡散領域１６及びゲート電極１９に至るコンタクトホール３３、３４を形成する（ステップＳ８）。コンタクトホール３２、３３、３４の形成後の断面図を図３（ｃ）に示す。
次に、例えば、コンタクトホール３２、３３、３４内に、タングステン等を成長させ、コンタクトインプラ領域３１と電気的導通が取られた基板コンタクト２1の形成、ゲート電極１９と電気的導通が取られた内部回路コンタクト２２及び拡散領域１６と電気的導通が取られた内部回路コンタクト２３を形成する（ステップＳ９）。なお、余分なタングステン等をエッチバック等によって除去しても良い。その後、第１絶縁層２０、基板コンタクト２1、内部回路コンタクト２２及び内部回路コンタクト２２上に、例えば、スパッタリング法によってアルミニウム又はアルミニウム合金からなる金属膜を体積した後、金属膜をフォトリソグラフィー技術によって所望のパターニングを行い、内部回路コンタクト配線２４ａ〜２４ｄ及び基板コンタクト配線２５ａ〜２５ｄを形成する（ステップＳ１０）。例えば、内部回路コンタクト配線２４ａ〜２４ｄは、各内部回路コンタクト配線同士は接続することなく、あらかじめ決められた１の内部回路コンタクト２２と、あらかじめ決められた複数の内部回路コンタクト２３とを接続する配線であっても良い。また、例えば、基板コンタクト配線２５ａ〜２５ｄは、各基板コンタクト配線同士は接続することなく（すなわち、内部回路コンタクト配線２４ａ同士は接続されるが、内部回路コンタクト配線２４ａと内部回路コンタクト配線２４ｂとは接続されない）、あらかじめ決められた複数の基板コンタクト２１同士を接続する配線であっても良い。内部回路コンタクト配線２４ａ〜２４ｄ及び基板コンタクト配線２５ａ〜２５ｄの形成後の断面図を図３（ｄ）に示す。
次に、第１絶縁層２０、内部回路コンタクト配線２４ａ〜２４ｄ及び基板コンタクト配線２５ａ〜２５ｄ上に第２絶縁層２６を形成する（ステップＳ１１）。第２絶縁層２６形成後の断面図を図３（ｅ）に示す。例えば、第２絶縁層２６は、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって堆積されても良い。
次に、コンタクトホール３２、３３、３４を形成した同様の方法によって、基板コンタクト配線２５ａ〜２５ｄに至るコンタクトホール３４及び内部回路コンタクト配線２４ａ〜２４ｄに至るコンタクトホール３５を形成する（ステップＳ１２）。コンタクトホール３４、３５形成後の断面図を図３（ｆ）に示す。
次に、コンタクトホール３４、３５内にタングステン等を成長させ、コンタクトホール３４内に基板コンタクト２７及びコンタクトホール３５内に内部回路コンタクト配線２８を形成する（ステップＳ１３）。なお、余分なタングステン等はエッチバック等によって除去しても良い。その後、第２絶縁層２６上に外部接続パッド２９及び内部回路コンタクト配線２８上に内部回路パッド３０を形成する（ステップ１４）。なお、内部回路パッド３０を内部回路コンタクト配線２８上に形成している故、内部回路パッド３０と内部回路コンタクト配線２８は電気的導通が取られている。また、内部回路パッド３０を内部回路コンタクト配線２８上に形成せずに第２絶縁層２６上に形成しても良い。かかる場合には、内部回路パッド３０と内部回路コンタクト配線２８を接続する配線工程を設けても良い。外部接続パッド２９及び内部回路パッド３０の形成後の断面図を図３（ｇ）に示す。
次に、第２絶縁層２６上に形成された外部接続パッド２９同士が非接続となるように、基板コンタクト２７と接続する配線パターン４１を形成する（ステップ１５）。配線パターン形成後の正面図を図4に示す。図４（ａ）は、配線パターン形成後のＳＯＩウエハ１４の正面図を示し、図４（ｂ）は、図４（ａ）における破線４ｂ部分を拡大した図を示している。図４（ｂ）に示されているように、外部接続パッド２９ａは、配線パターン４１を介して基板コンタクト２７に接続している。また、基板コンタクト２７は、基板コンタクト配線２５を介して基板コンタクト２１ｂ、２１ｃ、２１ｄと絶縁層内で接続している。
次に、第２絶縁層２６上に複数形成された外部接続パッド２９間の導電度を測定し、電気的導通不良の外部接続パッドの有無を判別する。（ステップＳ１６）。導電度の測定は、隣接する外部接続パッド同士（すなわち、外部接続パッド２９ａと２９ｂ）を一組として、複数組の外部接続パッド間の導電度をパラレル測定しても良い。測定した導電度が基準値以下（すなわち、電気的導通が取れていない状態）の外部接続パッド組を検出しなかった場合には、ウエハ内の外部接続パッド２９はすべて、支持基板１１と接続されている判断し、ステップ１８に進む。測定した導電度が基準値以下の外部接続パッド組を検出した場合には、導電度の追加測定を行なう（ステップＳ１７）。導電度の追加測定は、ステップＳ１６において電気的導通が取れていると判断されたいずれか１つの外部接続パッドと、電気的導通不良と判断されたいずれか１つの外部接続パッドと、を一組として、かかる外部接続パッド間における導電度を測定する。導電度の追加測定の結果によって、ステップＳ１６において検出した電気的導通不良の外部接続パッド組のどちらが電気的導通不良の外部接続パッドか若しくは両方が電気的不良の外部接続パッドであることを判別することができる。なお、導電度の測定における外部接続パッド組の決定は、所定のプログラムによって容易に行なうことができる。また、外部接続パッド組の構成する外部接続パッドの変更も容易にすることができる。
ステップ１６及びステップ１７における具体的な例を以下に示す。図４（ｂ）における外部接続パッド２９ａと外部接続パッド２９ｂとを組Ａとし、外部接続パッド２９ｃと外部接続パッド２９ｄとを組Ｂとして各組ごとに外部接続パッド間の導電度をパラレル測定する。かかる導電度の測定によって、Ａ組においては電気的導通が取れていないと判断され、Ｂ組においては電気的導通が取れている判断されたとする。次に、外部接続パッド２９ａと外部接続パッド２９ｃとをＣ組とし、外部接続パッド２９ｂと外部接続パッド２９ｄとをＤ組として各組ごとに外部接続パッド間の導電度を追加測定する。Ｃ組において電気的導通が取れていると判断され、Ｄ組において電気的導通が取れていないと判断された場合には、外部接続パッド２９ｂのみが電気的導通が取れていないと判断することができる。また、Ｃ組において電気的導通が取れていないと判断され、Ｄ組において電気的導通が取れていると判断された場合には、外部接続パッド２９ａのみが電気的導通が取れていないと判断することができる。さらに、Ｃ組及びＤ組の両組において電気的導通が取れていない場合には、外部接続パッド２９ａ及び外部接続パッド２９ｂが共に電気的導通が取れていと判断することができる。従って、導電度の追加測定を行なうことにより、何れの外部接続パッドの電気的導通が取れていないかを判断することが出来る。
また、追加測定についは、３つ以上の外部接続パッドをパラレル測定（例えば、３パラレル測定）することによって、何れの外部接続パッドが電気的導通不良であるか否かを判断しても良い。
次に、通常の半導体デバイスの製造方法と同様に、ダイシング等によってＳＯＩウエハからチップの切り出しを行なう（ステップＳ１８）。例えば、破線４２に沿ってチップの切り出しを行なっても良い。
従って、ステップＳ１８において破線４２沿ってチップ切り出しを行なう故、ステップＳ１６〜１７の測定を行なうことによって、チップ切り出し後のチップ毎に電気的導通不良であるか否かを判断することが出来る。さらに、電気的導通不良の外部接続パッドを有するチップを取り除くことによって、次工程へ電気的導通不良チップを流出することがなくなる。
次に、ステップ１８において切り出したチップを半導体デバイス搭載部（図示せず）に実装及び所定の配線を行う（ステップＳ１９）。例えば、所定の配線とは図５に示されているように、外部接続パッド２９と外部端子５１とを配線５２を介してと接続し、内部回路パッド３０と外部端子５３とを配線５４を介して接続しても良い。かかる接続により外部接続パッド２９と内部回路パッド３０とは、独立して外部と接続している。例えば、外部接続パッド２９と内部回路パッド３０は、ワイヤボンディングによって外部端子５１、５３に接続しても良い。
次に、上述する半導体デバイスの製造方法によって製造された基板コンタクト２７の配置の１例を図６に示す。
図６に示されているように、半導体デバイス１０上には、従来の技術によってアナログ回路６１、ＣＰＵ６２、アンプ６３、論理回路６４及びＡＤ／ＤＡレギュレータ６５が形成されている。基板コンタクト２７が、グランド電位の不安定性に影響されやすいＡＤ／ＤＡレギュレータ６５と、ノイズ源となるＣＰＵ６２の間に配置されている。
上述する位置に基板コンタクト２７を配置することによって、グランド電位の不安定性によるＡＤ／ＤＡレギュレータ６５の特性悪化を軽減することが出来る。
以上のように、本実施例による半導体デバイスの製造方法によれば、ウエハプロセス終了後に外部接続パッドと支持基板との間における接続状態を確認することが出来る故、ウエハプロセス中のＰＩＤの影響を内部回路へ与えることがなく、半導体デバイスの製造工程における生産性の向上を図ることが出来る。
図７は、本発明の実施例２によって製造される半導体デバイスの１例を表す断面図である。なお、実施例１と同一の構成部分に関しては、同一の符号を付す。
支持基板１１から第１絶縁層２０に至る構成は実施例１と同様の構成である故、かかる部分における説明を省略する。第１絶縁層２０上には配線７１が形成されている。配線７１は、内部回路コンタクト２２、２３ａ、２３ｂを接続して所望の回路を形成する。配線７１及び第１絶縁膜２０上には、第２絶縁層７２が形成されている。第２絶縁層７２、第１絶縁層２０、素子分離領域１７及び埋め込み酸化膜１２を貫通し支持基板１１と電気的導通を取る基板コンタクト７３ａ、７３ｂが形成されている。また、第２絶縁層７２を貫通し配線７１と電気的導通を取る内部回路コンタクト７４が形成されている。
また、第２絶縁層７２上には外部接続パッド７５ａ、７５ｂ及び内部回路パッド７６が形成されている。外部接続パッド７５ａ、７５ｂは、基板コンタクト７３ａ、７３ｂと接続している。また、内部回路パッド７６は、内部回路コンタクト７４と接続している。
外部接続パッド７５ａ、７５ｂは、基板コンタクト７３ａ、７３ｂを介して、コンタクトインプラ領域３１ａ、３１ｂと接続している。従って、外部接続パッド７５ａ、７５ｂは、支持基板１１と電気的に導通を取ることが出来る。
次に、上述した半導体デバイスの製造方法の１例について、図８から図１１を参照しつつ詳細に説明する。なお、ステップＳ１０８以前の工程に関しては、実施例１の製造方法と同様である故、説明を省略する。
コンタクトホール３２、３３、３４内に、タングステン等を成長させ、コンタクトインプラ領域３１と電気的導通が取られた基板コンタクト７３、ゲート電極１９と電気的導通が取られた内部回路コンタクト２２及び拡散領域１６と電気的導通が取られた内部回路コンタクト２３を形成する（ステップＳ１０９）。なお、余分なタングステン等をエッチバック等によって除去しても良い。その後、第１絶縁層２０、内部回路コンタクト２２及び内部回路コンタクト２３上に、例えば、スパッタリング法によってアルミニウム又はアルミニウム合金からなる金属膜を体積した後、金属膜をフォトリソグラフィー技術によって所望のパターニングを行い、配線７１ａ〜７１ｄを形成する（ステップＳ１１０）。例えば、配線７１ａ〜７１ｄは、各配線同士は接続することなく（すなわち、配線７１ａと配線７２は接続されていない）、内部回路コンタクト２２と内部回路コンタクト２３を接続する配線であっても良い。配線７１ａ〜７１ｄの形成後の断面図を図９（ｄ）に示す。
次に、第１絶縁層２０、配線７１ａ〜７１ｄ上に第２絶縁層７２を形成する（ステップＳ１１１）。第２絶縁層７２形成後の断面図を図９（ｅ）に示す。例えば、第２絶縁層７２は、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって堆積されても良い。
次に、コンタクトホール３２、３３、３４を形成した同様の方法によって、基板コンタクト７３に至るコンタクトホール９１及び配線７１ａ〜７１ｄに至るコンタクトホール９２を形成する（ステップＳ１１２）。コンタクトホール９１、９２形成後の断面図を図９（ｆ）に示す。
次に、コンタクトホール９１、９２内にタングステン等を成長させることにより、基板コンタクト７３を第２絶縁層７２の上面まで形成し、コンタクトホール９２内に内部回路コンタクト７４を形成する（ステップＳ１１３）。なお、余分なタングステン等はエッチバック等によって除去しても良い。その後、第２絶縁層７２上に外部接続パッド７５及び内部回路コンタクト７４上に内部回路パッド７６を形成する（ステップ１１４）。なお、内部回路パッド７６を内部回路コンタクト７４上に形成している故、内部回路パッド７６と内部回路コンタクト７４は電気的導通が取られている。また、内部回路パッド７６を内部回路コンタクト７４上に形成せずに第２絶縁層７２上に形成しても良い。かかる場合には、内部回路パッド７６と内部回路コンタクト７４を接続する配線工程を設けても良い。外部接続パッド７５及び内部回路パッド７６の形成後の断面図を図９（ｇ）に示す。
次に、第２絶縁層７２上に形成された外部接続パッド７５同士が非接続となりかつ基板コンタクト７３と接続する配線パターン１０１を形成する（ステップ１１５）。配線パターン１０１の形成後の正面図を図１０に示す。図１０は、図４（ａ）の破線部分に相当する本実施例のＳＯＩウエハ１４の拡大図である。図１０に示されているように、外部接続パッド７５ａが配線パターン１０１を介して基板コンタクト７３ａに接続している。また、配線パターン１０１は、１つの外部接続パッド７５と１つの基板コンタクト７３とを一組として接続している。従って、後述する測定の工程によって、基板コンタクト毎に電気的導通の確認を行なうことが出来る。
次に、第２絶縁層７２上に複数形成された外部接続パッド７５間の導電度を測定し、電気的導通不良の外部接続パッドの有無を判別する。（ステップＳ１１６）。導電度の測定は、隣接する外部接続パッド同士（すなわち、外部接続パッド７５ａと７５ｂ）を一組として、複数組の外部接続パッド間の導電度をパラレル測定しても良い。測定した導電度が基準値以下（すなわち、電気的導通が取れていない状態）の外部接続パッド組を検出しなかった場合には、ＳＯＩウエハ１４内の外部接続パッド７５はすべて、支持基板１１と接続されている判断し、ステップ１１８に進む。測定した導電度が基準値以下の外部接続パッド組を検出した場合には、導電度の追加測定を行なう（ステップＳ１１７）。導電度の追加測定は、ステップＳ１１６において電気的導通が取れていると判断されたいずれか１つの外部接続パッドと、電気的導通不良と判断されたいずれか１つの外部接続パッドと、を一組として、かかる外部接続パッド間における導電度をパラレル測定する。導電度の追加測定の結果によって、ステップＳ１１６において検出した電気的導通不良の外部接続パッド組のどちらが電気的導通不良の外部接続パッドか若しくは両方が電気的不良の外部接続パッドであることを判断することができる。なお、導電度の測定における外部接続パッド組の決定は、所定のプログラムによって容易に行なうことができる。また、外部接続パッド組の構成する外部接続パッドの変更も容易にすることができる。ステップ１１６及びステップ１１７における具体的な例については、実施例１と同様であるため省略する。
次に、通常の半導体デバイスの製造方法と同様に、ダイシング等によってＳＯＩウエハからチップの切り出しを行なう（ステップＳ１１８）。例えば、破線１０２に沿ってチップの切り出しを行なっても良い。
従って、ステップＳ１１８において破線１０２沿ってチップ切り出しを行なう故、ステップＳ１１６〜１１７の測定を行なうことによって、チップ切り出し後のチップ毎に電気的導通不良を判断することが出来る。さらに、電気的導通不良の外部接続パッドを有するチップを取り除くことによって、次工程へ電気的導通不良チップを流出することがなくなる。
次に、ステップ１１８において切り出したチップを半導体デバイス搭載部（図示せず）に実装及び所定の配線を行う（ステップＳ１１９）。例えば、所定の配線とは図１１に示されているように、配線１１２を介して外部接続パッド７５ａ〜７５ｄと外部端子１１１ａ〜１１１ｄとを接続し、配線１１４を介して内部回路パッド７６と外部端子１１３とを接続しても良い。かかる接続により各外部接続パッド７５ａ〜７５ｄと内部回路パッド７６とは、独立して外部と接続している。例えば、外部接続パッド７５と内部回路パッド７６は、ワイヤボンディングによって外部端子１１１ａ〜１１１ｄ、１１３に接続しても良い。
次に、上述する半導体デバイスの製造方法によって製造された基板コンタクト７３の配置の１例を図１２に示す。
図１２に示されているように、半導体デバイス１０上には、従来の技術によってアナログ回路１２１、ＣＰＵ１２２、アンプ１２３、論理回路１２４及びＡＤ／ＤＡレギュレータ１２５が形成されている。複数の基板コンタクト７３が、グランド電位の不安定性に影響されやすいＡＤ／ＤＡレギュレータ１２５を囲むように配置されている。
上述する位置に基板コンタクト７３を配置することによって、グランド電位の不安定性によるＡＤ／ＤＡレギュレータ１２５の特性悪化を軽減することが出来る。
以上のように、本実施例による半導体デバイスの製造方法によれば、ウエハプロセス終了後に１の半導体チップに設けられた複数の外部接続パッドと支持基板との間における接続状態を確認することが出来る故、ウエハプロセス中のＰＩＤの内部回路への影響を防止しつつ、半導体デバイスの製造工程における生産性の向上を図ることが出来る。
実施例２におけるステップ１１８までの工程を同様とし、ステップ１１９の配線工程において、再配置配線１３１によって外部接続パッド７５ａ〜７５ｄと内部回路パッド７６とを外部グランド端子１３２に接続しても良い。なお、再配置配線は、再配線とも称される。例えば、再配置配線１３１は、スパッタリングにより形成した下地層（図示せず）と、メッキ技術によりこの下地層上に形成された銅を主成分とする層（図示せず）とで構成されても良い。以下、再配置配線１３１による配線工程をＷ−ＣＳＰ（Ｗａｆｅｒ−ｌｅｖｌｅ Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）工程と称する。再配置配線１３１の１例を図１３に示す。
図１３に示されるような再配置配線１３１を行うことで、外部グランド端子を１つにすることが出来る故、半導体デバイスの小型化及びコスト低減を行なうことができる。
実施例３のＷ−ＣＳＰ工程において、外部接続パッド７５ａ〜７５ｄと内部回路パッド７６とを別々に外部グラント端子に接続しても良い。かかる再配置配線の１例を図１４に示す。
図１４に示されているように、外部接続パッド７５ａ〜７５ｄは、再配置配線１４１を介して外部グランド端子１４２に接続している。また、内部回路パッドは、再配置配線１４３を介して外部グランド端子１４４に接続している。
本実施例においては、外部接続パッド７５と外部グランド端子１４２とは接続していない故、ウエハプロセス中のＰＩＤだけでなく、Ｗ−ＣＳＰ工程におけるＰＩＤの内部回路への影響も防止することが出来る。
１０ 半導体デバイス
１４ ＳＯＩウエハ
２１、２７ 基板コンタクト
２９ 外部接続パッド
３０ 内部回路パッド
４１ 配線パターン
１４ ＳＯＩウエハ
２１、２７ 基板コンタクト
２９ 外部接続パッド
３０ 内部回路パッド
４１ 配線パターン
Claims (6)
- シリコン支持基板と、前記シリコン支持基板上に形成された埋め込み酸化膜と、前記埋め込み酸化膜上に形成された半導体層と、からなるＳＯＩウエハを用意する準備工程と、
前記半導体層内にその表面に設けられた絶縁層を含む複数の半導体機能素子と、前記半導体層及び前記埋め込み酸化膜を貫通して前記シリコン支持基板に達する複数の基板コンタクトと、を形成する素子形成工程と、
前記絶縁層上に少なくとも２つの外部接続パッドを形成するパッド形成工程と、
前記２つの外部接続パッド同士が互いに非接続となるように、前記基板コンタクトと前記外部接続パッドとを接続する配線パターンを形成するパターン形成工程と、
前記外部接続パッド間の導電度を測定する基本検査工程と、を有する半導体デバイスの製造方法。 - 前記基本検査工程において前記導電度が基準値以下の場合に、前記２つの外部接続パッドと前記２つの外部接続パッドとは異なる外部接続パッドとの間における導電度を測定する追加検査工程を更に有することを特徴とする請求項１記載の半導体デバイスの製造方法。
- 前記素子形成工程においては、前記基板コンタクトのうち少なくとも２つを接続する配線回路を前記絶縁層内に形成することを特徴とする請求項１又は２記載の半導体デバイスの製造方法。
- 前記パターン形成工程においては、１つの前記外部接続パッドと１つの前記基板コンタクトとを一組として接続する複数組の配線パターンを形成することを特徴とする請求項１又は２記載の半導体デバイスの製造方法。
- 前記基本検査工程若しくは前記追加検査工程の後に、前記複数の外部接続パッドを基準電位端子に接続する配線パターンを形成する配線工程を有することを特徴とする請求項４記載の半導体デバイスの製造方法。
- 前記配線工程が、前記半導体機能素子と前記複数の外部接続パッドとを接続することを特徴とする請求項５記載の半導体デバイスの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007087400A JP4299349B2 (ja) | 2007-03-29 | 2007-03-29 | 半導体デバイスの製造方法 |
| US12/076,219 US7947514B2 (en) | 2007-03-29 | 2008-03-14 | Semiconductor device production process |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007087400A JP4299349B2 (ja) | 2007-03-29 | 2007-03-29 | 半導体デバイスの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008251585A true JP2008251585A (ja) | 2008-10-16 |
| JP4299349B2 JP4299349B2 (ja) | 2009-07-22 |
Family
ID=39795120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007087400A Active JP4299349B2 (ja) | 2007-03-29 | 2007-03-29 | 半導体デバイスの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7947514B2 (ja) |
| JP (1) | JP4299349B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8896102B2 (en) * | 2013-01-22 | 2014-11-25 | Freescale Semiconductor, Inc. | Die edge sealing structures and related fabrication methods |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3530158B2 (ja) | 2001-08-21 | 2004-05-24 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
| US6800562B1 (en) * | 2003-03-05 | 2004-10-05 | Advanced Micro Devices, Inc. | Method of controlling wafer charging effects due to manufacturing processes |
| JP4837939B2 (ja) | 2005-05-13 | 2011-12-14 | ラピスセミコンダクタ株式会社 | 半導体装置、及び半導体装置の製造方法 |
| JP5154000B2 (ja) | 2005-05-13 | 2013-02-27 | ラピスセミコンダクタ株式会社 | 半導体装置 |
-
2007
- 2007-03-29 JP JP2007087400A patent/JP4299349B2/ja active Active
-
2008
- 2008-03-14 US US12/076,219 patent/US7947514B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20080241976A1 (en) | 2008-10-02 |
| US7947514B2 (en) | 2011-05-24 |
| JP4299349B2 (ja) | 2009-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108376653B (zh) | 用于硅通孔（tsv）的电气测试的系统和方法 | |
| KR101264926B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| US20050127509A1 (en) | Semiconductor device and method for fabricating the same | |
| JP2002217258A (ja) | 半導体装置およびその測定方法、ならびに半導体装置の製造方法 | |
| US9322870B2 (en) | Wafer-level gate stress testing | |
| CN110335861B (zh) | 一种半导体器件及其制作方法 | |
| JP4299349B2 (ja) | 半導体デバイスの製造方法 | |
| JPH0531307B2 (ja) | ||
| US7768004B2 (en) | Semiconductor device including chips with electrically-isolated test elements and its manufacturing method | |
| JP2721607B2 (ja) | 半導体装置及びその製造方法 | |
| CN113517260B (zh) | 晶圆测试结构及其制作方法、晶圆 | |
| US20230064636A1 (en) | Semiconductor device and method of manufacturing the same | |
| US11942359B2 (en) | Reduced semiconductor wafer bow and warpage | |
| US20230139773A1 (en) | Semiconductor structure and fabrication method thereof | |
| US11049784B2 (en) | Semiconductor device for use in harsh media | |
| US9059190B2 (en) | Measuring current and resistance using combined diodes/resistor structure to monitor integrated circuit manufacturing process variations | |
| JP2024054039A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH1154583A (ja) | モニタ装置用パターンを有する半導体装置 | |
| TW202401013A (zh) | 半導體元件的監測方法 | |
| JP3501101B2 (ja) | 半導体装置の評価方法及びこの評価方法を用いた半導体装置の製造方法 | |
| JP2004055882A (ja) | 半導体装置の製造方法 | |
| JPH03222355A (ja) | 半導体装置 | |
| JP2004031859A (ja) | 半導体装置及びその製造方法 | |
| JPH02218145A (ja) | 半導体装置のモニタ方法 | |
| JP2005005282A (ja) | 半導体デバイスの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080926 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081218 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090115 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090203 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090303 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090414 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090416 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4299349 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130424 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140424 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |