JP2008244199A - Method for manufacturing metal core circuit board - Google Patents
Method for manufacturing metal core circuit board Download PDFInfo
- Publication number
- JP2008244199A JP2008244199A JP2007083511A JP2007083511A JP2008244199A JP 2008244199 A JP2008244199 A JP 2008244199A JP 2007083511 A JP2007083511 A JP 2007083511A JP 2007083511 A JP2007083511 A JP 2007083511A JP 2008244199 A JP2008244199 A JP 2008244199A
- Authority
- JP
- Japan
- Prior art keywords
- metal core
- punch
- die
- shearing
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Insulated Metal Substrates For Printed Circuits (AREA)
Abstract
Description
この発明は、ダイとポンチによる打ちぬきで外形加工を行うメタルコア基板の製造方法に関し、より詳しくは、両面に回路パターンが形成された両面配線基板に好適なメタルコア基板の製造方法に関する。 The present invention relates to a method for manufacturing a metal core substrate in which outer shape processing is performed by punching with a die and a punch, and more particularly to a method for manufacturing a metal core substrate suitable for a double-sided wiring substrate having circuit patterns formed on both sides.
両面に回路パターンを有するメタルコア基板は、銅やアルミニウムからなるメタルコアの両面に、エポキシ等からなる絶縁層が形成され、これら絶縁層に回路パターンが形成されている。製造工程の概略を説明すると、まずメタルコアの両面に絶縁層を設けるための積層を行う積層工程と、積層された積層板の所定位置にスルーホールなどの穴をあける穴あけ工程と、積層板に所定の回路パターンを形成する回路パターン形成工程と、表面保護や不要部分への半田の付着防止のためのレジスト塗布工程とを有し、これらの工程を経て形成されたボード(被加工材)に対して製品となる基板素材を回路パターンごとに分離する外形加工を行ってメタルコア基板は製造される。 In a metal core substrate having circuit patterns on both sides, insulating layers made of epoxy or the like are formed on both sides of a metal core made of copper or aluminum, and circuit patterns are formed on these insulating layers. The outline of the manufacturing process will be explained. First, a laminating process for laminating to provide insulating layers on both sides of the metal core, a drilling process for drilling holes such as through holes at predetermined positions of the laminated laminate, and a predetermined on the laminate A circuit pattern forming process for forming the circuit pattern and a resist coating process for protecting the surface and preventing the solder from adhering to unnecessary portions, and for a board (workpiece) formed through these processes. Thus, the metal core substrate is manufactured by performing external processing for separating the substrate material to be a product into circuit patterns.
ところが、上記基板素材の分離は、メタルコア基板であるゆえ、プレス金型を用いてせん断により行うが、せん断をするとメタルコアからバリが生じる難点がある。バリは、ダイとポンチによるせん断の最終段階で生じる素材の残材部分で、ダイやポンチの角に当たる側の部分にできる。はなはだしい場合には、メタルコアに積層した絶縁層の表面から突出する長さになることもある。 However, since the substrate material is separated from the metal core substrate by a shear using a press mold, there is a difficulty in generating burrs from the metal core. The burr is the remaining part of the material that occurs in the final stage of shearing by the die and punch, and can be formed on the side that hits the corner of the die or punch. In extreme cases, the length may protrude from the surface of the insulating layer laminated on the metal core.
表面には上述のようにレジストが塗布されているので、レジストが正常に塗布されていれば打ち抜きによるメタルコアのバリがあって、しかもそのバリが表面から飛び出ていたとしても、バリと回路パターンが接触してショートする危険性は少ない。しかし、表面の吸湿や結露により沿面を伝わってのリークが考えられる。また、万が一レジストが所望通り正常に塗布されていなかった場合や、レジストを塗布していないランドにおいては、ショートを起す可能性が考えられる。 Since the resist is applied to the surface as described above, if the resist is applied normally, there is a metal core burr by punching, and even if the burr protrudes from the surface, the burr and circuit pattern are There is little risk of contact and short circuit. However, leakage along the creepage due to surface moisture absorption and condensation is considered. In addition, in the unlikely event that the resist is not normally applied as desired, or in a land where the resist is not applied, there is a possibility of causing a short circuit.
なお、メタルコア基板ではないが、下記特許文献1のようにバリの発生を考慮した技術がある。特許文献1は、リードフレームのダイパッドのサイズよりも半導体チップのサイズの方が大きい半導体集積回路装置において、チップの搭載不良をなくすために、ダイパッドのチップ搭載面を上に向けて上から打ち抜いて、バリがチップ搭載面の裏面側にできるようにし、バリがチップと接触しないようにするというものである。しかし、この技術はショートの発生を考慮したものではない。 In addition, although it is not a metal core board | substrate, there exists a technique in which generation | occurrence | production of the burr | flash was considered like the following patent document 1. FIG. In Patent Document 1, in a semiconductor integrated circuit device in which the size of the semiconductor chip is larger than the size of the die pad of the lead frame, the die pad is punched from above with the chip mounting surface facing upward in order to eliminate chip mounting defects. The burr is formed on the back side of the chip mounting surface, and the burr is prevented from contacting the chip. However, this technique does not consider the occurrence of short circuits.
また、メタルコア基板においては、これまでバリによるショートの可能性は考慮されてこなかった。 Moreover, in the metal core substrate, the possibility of short-circuit due to burrs has not been considered so far.
そこで、この発明は、両面に回路パターンが形成された両面配線基板の外形加工において万が一バリが出たときでも、ショートの発生可能性をなくし、不良品の発生を回避することを主たる課題とする。 Therefore, the main object of the present invention is to eliminate the possibility of occurrence of a short circuit and avoid the occurrence of defective products even if burrs occur in the external processing of a double-sided wiring board having circuit patterns formed on both sides. .
そのための手段は、メタルコアの両面に絶縁層が積層されるとともに、これらの絶縁層には回路パターンが形成された被加工材を得た後、該被加工材から製品となる基材素材をダイとポンチの相対移動によるせん断で打ち抜く外形加工を行うメタルコア基板の製造方法であって、被加工材における基板素材に対応する部位の表裏両面のうち、せん断を行う位置である仮想せん断線の内周側の近傍部位に回路パターンを有しない方の面をダイ又はポンチに当てる当接面として外形加工を行うメタルコア基板の製造方法である。ダイ又はポンチに当てる当接面は、仮想せん断線と回路パターンとの間の距離が最も短い部位がある方の面と反対側の面、あるいは仮想せん断線と回路パターンとの間の距離が長い部位がある割合が高いほうの面に設定するとよい。 For this purpose, insulating layers are laminated on both surfaces of the metal core, and after obtaining a workpiece on which circuit patterns are formed on these insulating layers, a base material to be a product is die-molded from the workpiece. Is a method of manufacturing a metal core substrate that performs punching by shearing by the relative movement of a punch and a punch, and is an inner circumference of a virtual shear line that is a position where shearing is performed on both the front and back surfaces of the part corresponding to the substrate material in the workpiece This is a method for manufacturing a metal core substrate in which outer shape processing is performed using a surface having no circuit pattern in the vicinity of the side as an abutting surface that contacts a die or punch. The contact surface to be applied to the die or punch has a long distance between the surface opposite to the surface having the shortest distance between the virtual shear line and the circuit pattern, or between the virtual shear line and the circuit pattern. It is good to set it to the surface where the ratio with a part is high.
ダイとポンチによるせん断を行うと、ダイに当たる側とポンチに当たる側にメタルコアのバリが発生するが、バリが発生する側の面における仮想せん断線の内周側の近傍には回路パターンがないので、ショートが発生する可能性をなくすことができる。また、バリが発生する部分の近傍には回路パターンがないので、レジスト塗布が適切になされていなかった場合でも同様に、ショートが発生する可能性をなくすことができる。 When shearing with a die and a punch, burrs of the metal core occur on the side that hits the die and the side that hits the punch, but there is no circuit pattern in the vicinity of the inner peripheral side of the virtual shear line on the side where the burr occurs. The possibility of occurrence of a short circuit can be eliminated. Further, since there is no circuit pattern in the vicinity of the portion where burrs are generated, the possibility of occurrence of a short circuit can be eliminated even when the resist coating is not properly performed.
以上のように、この発明によれば、バリが発生したとしても、そのバリの近傍には回路パターンが存在しないので、ショートの危険性をなくすことができる。このため、製造の最終段階において、不測に不良品の発生を招来してしまうことはなく、良質で質も安定した製品を提供することができる。 As described above, according to the present invention, even if burrs are generated, there is no circuit pattern in the vicinity of the burrs, so the risk of short circuit can be eliminated. For this reason, in the final stage of manufacture, the occurrence of a defective product is not inadvertently caused, and a product with high quality and stable quality can be provided.
メタルコア基板における外形加工でのメタルコアのバリの突出によるショートの発生可能性をなくし、不良品の発生を回避するという目的を、打ち抜きと回路パターンについての構成で実現した。 The purpose of eliminating the possibility of short-circuiting due to metal core burr protrusion in the outer shape processing of the metal core substrate and avoiding the occurrence of defective products has been realized with the configuration of punching and circuit pattern.
この発明の一実施例を、以下図面を用いて説明する。
図1は、メタルコア基板の製造工程における外形加工前の工程を示す断面図である。図1(a)〜(j)にしたがって概略を説明してから、外形加工について説明する。
An embodiment of the present invention will be described below with reference to the drawings.
FIG. 1 is a cross-sectional view showing a process before external processing in a manufacturing process of a metal core substrate. The outline processing will be described after the outline will be described with reference to FIGS.
メタルコア11の材料としては、銅やアルミニウムからなる矩形の金属板(以下、「基材12」という。)が用いられる(a)。
As a material of the
この基材12に対して機械的に穴13を開け(図2参照)、水洗などの脱脂処理、続いて、表面を粗くする粗化加工を施すことで、メタルコア11が得られる(b)。
The
次に、メタルコア11の両面に、樹脂シート21(たとえばFR−4のようなプリプレグ)と電解銅箔22を配置する。樹脂シート21がメタルコア11側で、電解銅箔22が表面側である(c)。
Next, the resin sheet 21 (for example, prepreg like FR-4) and the
そして、この状態で、熱を加えるとともに真空引きをしながらプレスして、メタルコア11の穴13内に樹脂シート21の溶けた樹脂を注入充填させる。樹脂が固化するとメタルコア11の両面に絶縁層21aが形成された1枚の積層板31となる(d)。
In this state, heat is applied and pressing is performed while evacuating, and the resin in which the
この後、積層板31の樹脂充填部位に、メタルコア11の穴13よりも小径で厚み方向に貫通するスルーホール31aを開ける(e)。
Thereafter, a
つづいて、表面に位置する電解銅箔22の上に銅メッキ層32を形成する。この銅メッキ層32と電解銅箔22とよりなる層が回路パタンーン31bである(f)。
Subsequently, a
この回路パターン31bの上の所定部位にはマスク33をかけ(g)、マスク33のかかってない部分の回路パターン31bを除去する(h)。
A predetermined portion on the
このあと、上記のマスク33を除去し(i)、表面の所定部位に、内部保護のためのソルダーレジスト34を形成する(j)。
Thereafter, the
つづいて、図3に示したように外形加工を行う。すなわち、図1(a)〜(j)のようにして得られた被加工材41から不要な部分42を切り捨てるべく回路パターン31bごとに打ち抜いて基板素材43を得る。図2、図3中の仮想線が、打ち抜きを行う位置である仮想せん断線44である。そして最後に、適宜、プリフラックスやはんだレベラーなどのコーティングをかけ、基板素材43をメタルコア基板として完成させる。
Subsequently, the outer shape is processed as shown in FIG. That is, the
外形加工は、図4に示したようなプレス金型51を用いて行う。
プレス金型51は、ロアプレート52上に固定されたポンチ53と、被加工材41を挟んでポンチ53の上方に配されるストリッパ54と、該ストリッパ54の横でストリッパ54に沿って上下動するダイ55と、被加工材41を挟んでダイ55の下方に配されるストリッパ56とを有する。被加工材41におけるポンチ53とストリッパ54に挟まれる範囲内には回路パターン層31bが存在するので、ポンチ53とストッパ54には逃げのための空間53a,54aが設けられている。
The external shape processing is performed using a press die 51 as shown in FIG.
The press die 51 is moved up and down along the
このようなプレス金型51では、ポンチ53の上に被加工材41を置いてストリッパ54で挟み、ストリッパ54の横に位置するダイ55を押下すると、被加工材41の打ち抜きができる。このとき、ポンチ53とダイ55との間には、プレス金型の保護と適切なせん断のために、図5に示したように隙間(外形加工隙間c)が必要である。
In such a press die 51, the
打ち抜きに際しては、まず、外形加工隙間cを設定する。
この外形加工隙間cは、メタルコア11のバリ11a(図5中の仮想線参照)の発生を抑制するように設定されるが、バリ11aのほか、「だれ」11b(図5中の仮想線参照)の発生も抑制するのが好ましい。「だれ」11bは、ダイ55とポンチ53で挟まれて押し潰された時に生じるもので、メタルコア11におけるダイ55やポンチ53と反対側の面の角部分が湾曲したり傾いたりする変形で生じる。「だれ」11bが発生した部分は、絶縁層21aと剥離した部分であり、「だれ」11bも大きくなるとデラミネーション(層間剥離)を招来するおそれが考えられるからである。なお、図5中に仮想線で示した11cはせん断面で、11dは破断面である。
At the time of punching, first, the outer shape machining gap c is set.
The outer shape processing gap c is set so as to suppress the occurrence of
バリ11aと「だれ」11bの双方の発生を抑制する外形加工隙間cは、メタルコア11の材質及び厚さに基づいて定められる適正隙間よりも小さく、絶縁層21aの材質及び厚さに基づいて定められる適正隙間よりも大きい値に設定する。
The external processing gap c that suppresses the generation of both the
上記の各適正隙間は、加工後の端面が比較的きれいになる理想的なせん断を可能とする隙間であって、材質と厚さに基づいて周知の方法でおおよその値が見出せる。そしてこれらの値から、メタルコア11の適正隙間の値より小さく絶縁層21aの適正隙間の値よりも大きい範囲内で、メタルコア11のバリ11aと「だれ」11bを許容し得る大きさに抑制する上記の外形加工隙間cが設定される。
Each of the above-mentioned proper gaps is a gap that enables ideal shearing so that the end face after processing is relatively clean, and an approximate value can be found by a known method based on the material and thickness. From these values, the
設定にあたっては、メタルコア11および絶縁層21aの材質と厚さの違いの程度を考慮する。
In setting, the degree of difference in material and thickness of the
具体的には、外形加工隙間cの値は、メタルコア11の材質及び厚さに基づいて定められた適正隙間と絶縁層21aの材質及び厚さに基づいて定められた適正隙間との中間値に、メタルコア11の材質及び/又は厚さと、絶縁層21aの材質及び/又は厚さに基づく修正を加えて得ることができる。修正は、たとえば絶縁層21aの厚さが厚ければ中間値よりも小さくし、薄ければ中間値よりも大きくするように行う。これは、せん断時に絶縁層21aに掛けたせん断力が、メタルコア11においても同位置で作用するのではなく、絶縁層21aとメタルコア11との間、特に界面部分を中心に、硬度の違いにより屈折に似たような現象が起こり、ダイ55及びポンチ53からかかったそれぞれのせん断力が離間する方向にずれを生じるからであると思われる。絶縁層21aが厚いほど、また絶縁層21aの材質が柔らかいほど、ずれは大きくなる。
Specifically, the value of the external processing clearance c is an intermediate value between the appropriate clearance determined based on the material and thickness of the
このような観点から、0.4mm厚の銅板をメタルコアとして、両面に0.2mm厚の樹脂(FR−4(耐燃性ガラス基材エポキシ樹脂積層板))からなる絶縁層21aが形成された被加工材41について、0.03mm以上で0.08mmより小さい外形加工隙間cを得た。特に、以下の理由から0.05mmの外形加工隙間cを得た。
From such a point of view, a 0.4 mm thick copper plate is used as a metal core, and an insulating
すなわち、メタルコア11の材質及び厚さに基づいて定められる適正隙間は、0.08mmであり、絶縁層21aの材質及び厚さに基づいて定められる適正隙間は、0.01mmである。したがって、これらの中間値は0.045mmであるが、両面の各絶縁層21a,21aの厚さとメタルコア11の厚さとの比(絶縁層厚/メタルコア厚)は1対2である。つまり、合せるとメタルコア11の厚さと同一になる2つの絶縁層21a,21aが形成されていることになる。しかし、上記の通り各絶縁層21aの厚さはメタルコアの半分の0.2mmであり、またエポキシ製の絶縁層21aの硬度は比較的高いので、絶縁層21aを比較的薄いものとみなして、中間値の0.045mmを上方修正し、0.05mmとした。
That is, the appropriate gap determined based on the material and thickness of the
この0.05mmはメタルコアの厚さ0.4mmに対して12.5%であり、絶縁層の厚さ0.2mmに対しては25%である。材質が同じで厚さが異なる場合には、各部の厚さから上記の割合を用いて外形加工隙間cを得ることができる。 This 0.05 mm is 12.5% for a metal core thickness of 0.4 mm, and 25% for an insulating layer thickness of 0.2 mm. In the case where the materials are the same and the thicknesses are different, the outer shape processing gap c can be obtained from the thicknesses of the respective parts using the above ratio.
このようにして外形加工隙間cを設定した後、被加工材41の表裏を確認した上で、プレス金型51による打ち抜きを行う。すなわち、被加工材41における基板素材43に対する部位の表裏両面のうち、せん断を行う位置である仮想せん断線44の内周側の近傍部位に回路パターン31b(図6参照)を有しない方の面をポンチ53に当てる当接面43aとして外形加工を行う。図5に示したプレス金型51では、打ち抜かれる基板素材43に対応する部分をポンチ53に当てるようにした装置であるので、当接面43aをポンチ53に当てるようにしたが、基板素材43に対応する部分をダイ55に当てるようにした装置では、当接面43aをダイ55に当てて打ち抜きを行う。
After setting the outer shape machining gap c in this manner, the front and back of the
「仮想せん断線44の内周側の近傍部位に回路パターン31bを有しない」とは、図6に示したように、仮想せん断線44の内周側に回路パターン31bのない部分を長く、広く取れることを意味しており、図6の例では、裏面(下面)の方が表面(上面)の場合よりも仮想せん断線44と回路パターン31bの端との長さを長くとることができる(L1>L2)。このため、裏面をポンチ53に当てる当接面43aとして外形加工を行う。
“There is no
回路パターン31bの形状によっては、仮想せん断線44と回路パターン31bとの間の距離が最も短い部位がある方の面と反対側の面を当接面43aとしたり、仮想せん断線44と回路パターン31bとの間の距離が長い部位がある割合が高い方の面を当接面43aとしたりするとよい。換言すれば、メタルコア11にバリ11aができたとしても、ショートが起こる可能性がより低くなるようにすべく外形加工時の表裏を設定する。
Depending on the shape of the
また、形成される被加工材41の表裏のいずれかの面を外形加工時にダイ55又はポンチ53に当てる当接面43aに設定した上で、仮想せん断線44の内周側の近傍部位に当該回路パターン31bが存在しないように設計した上記回路パターン31bを形成するのが望ましい。
In addition, after setting one of the front and back surfaces of the
上記のようにして設定される表裏は、外形加工前の被加工材41に対して予め付された表裏識別子45(図2参照)によって識別される。
The front and back set as described above are identified by a front and back identifier 45 (see FIG. 2) attached in advance to the
表裏識別子45は、穴あけ工程においてメタルコア11における不要な部分42に対応する部位に形成した穴の存在やその配置等で図2に示したように構成したりするも、図示はしないがレジストの塗布工程においてのレジストを塗布しない非塗布部の存在やその形状等で構成したりするもよい。その他、識別力がある構成であるものであれば適宜に様々な構成を採用し得る。
The front /
このように被加工材41の表裏を設定してからプレス金型51のダイ55とポンチ53によるせん断を行うと、基板素材43のポンチ53に当たる側にメタルコア11のバリ11aが発生する(図5の仮想線参照)。しかし、バリ11aが発生する側の面における仮想せん断線44の内周側の近傍には図6に示したように回路パターン31bがないので、換言すれば回路パターン31bをできるだけ遠ざけていて距離を長く取っているので、ショートが発生する可能性をなくすことができる。また、回路パターン31bが近傍にないので、レジスト塗布が万が一適切になされていなかった場合でも同様に、ショートが発生する可能性をなくすことができる。
When the front and back surfaces of the
この効果は、外形加工隙間cを適正に設定してバリ11aの発生を抑えたので、一層高められる。
This effect is further enhanced because the outer shape processing gap c is set appropriately to suppress the generation of the
このようにしてショートの発生の危険性をなくせるので、製造の最終段階において、不測に不良品の発生を将来してしまうことはなく、良質で質も安定した製品を提供することができる。しかも、上記の外形加工隙間cによりバリ11aのほかに、「だれ」11bの発生も抑制できるので、この点からも良質の製品を安定して得ることができるようになる。
In this way, since the risk of occurrence of a short circuit can be eliminated, it is possible to provide a product with high quality and stable quality without unexpected occurrence of defective products in the final stage of production. In addition to the
上述の構成はこの発明の一実施例であり、この発明は上述の構成のみに限定されるものではなく、その他の形態を採用することもできる。 The above-described configuration is one embodiment of the present invention, and the present invention is not limited to the above-described configuration, and other forms can be adopted.
11…メタルコア
21a…絶縁層
31b…回路パターン
41…被加工材
43…基板素材
43a…当接面
44…仮想せん断線
45…表裏識別子
53…ポンチ
55…ダイ
DESCRIPTION OF
Claims (5)
被加工材における基板素材に対応する部位の表裏両面のうち、せん断を行う位置である仮想せん断線の内周側の近傍部位に回路パターンを有しない方の面をダイ又はポンチに当てる当接面として外形加工を行う
メタルコア基板の製造方法。 Insulating layers are laminated on both sides of the metal core, and after obtaining workpieces with circuit patterns formed on these insulating layers, the base material that is the product from the workpieces is moved relative to the die and punch. A method of manufacturing a metal core substrate that performs outer shape punching by shearing with,
Of the front and back surfaces of the part corresponding to the substrate material in the work material, the contact surface that hits the die or punch with the surface that does not have the circuit pattern in the vicinity of the inner peripheral side of the virtual shear line that is the position to perform shearing As a manufacturing method of a metal core substrate that performs external processing.
被加工材における基板素材に対応する部位の表裏両面のうち、せん断を行う位置である仮想せん断線と回路パターンとの間の距離が最も短い部位がある方の面と反対側の面をダイ又はポンチに当てる当接面として外形加工を行う
メタルコア基板の製造方法。 Insulating layers are laminated on both sides of the metal core, and after obtaining workpieces with circuit patterns formed on these insulating layers, the base material that is the product from the workpieces is moved relative to the die and punch. A method of manufacturing a metal core substrate that performs outer shape punching by shearing with,
Of the front and back surfaces of the part corresponding to the substrate material in the workpiece, the surface on the opposite side to the surface having the part with the shortest distance between the virtual shear line that is the position to perform shearing and the circuit pattern is die or A method for manufacturing a metal core substrate, in which an outer shape is processed as an abutting surface to be applied to a punch.
被加工材における基板素材に対応する部位の表裏両面のうち、せん断を行う位置である仮想せん断線と回路パターンとの間の距離が長い部位がある割合が高い方の面をダイ又はポンチに当てる当接面として外形加工を行う
メタルコア基板の製造方法。 Insulating layers are laminated on both sides of the metal core, and after obtaining workpieces with circuit patterns formed on these insulating layers, the base material that is the product from the workpieces is moved relative to the die and punch. A method of manufacturing a metal core substrate that performs outer shape punching by shearing with,
Of the front and back surfaces of the part corresponding to the substrate material in the work material, the surface with the higher ratio of the part where the distance between the virtual shear line, which is the shearing position, and the circuit pattern is long is applied to the die or punch. A method of manufacturing a metal core substrate that performs external processing as a contact surface.
被加工材における表裏いずれかの面を、外形加工時にダイ又はポンチに当てる当接面に設定した上で、せん断を行う位置である仮想せん断線の内周側の近傍部位に当該回路パターンが存在しないように設計した上記回路パターンを形成し、
上記当接面をダイ又はポンチに当てて外形加工を行う
メタルコア基板の製造方法。 Insulating layers are laminated on both sides of the metal core, and after obtaining workpieces with circuit patterns formed on these insulating layers, the base material that is the product from the workpieces is moved relative to the die and punch. A method of manufacturing a metal core substrate that performs outer shape punching by shearing with,
The circuit pattern exists in the vicinity of the inner circumference side of the virtual shear line, which is the position to perform shearing, after setting either the front or back surface of the workpiece to the contact surface that contacts the die or punch during external processing Form the above circuit pattern designed not to
A method of manufacturing a metal core substrate in which the contact surface is applied to a die or a punch to perform external processing.
請求項1から請求項3のうちのいずれか一項に記載のメタルコア基板の製造方法。 The front-and-back identifier which identifies the front and back at the time of the external shape process defined based on the positional relationship of the said circuit pattern and a virtual shear line is previously attached | subjected with respect to the workpiece before an external shape process. The manufacturing method of the metal core board | substrate as described in any one of these.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007083511A JP5006079B2 (en) | 2007-03-28 | 2007-03-28 | Metal core substrate manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007083511A JP5006079B2 (en) | 2007-03-28 | 2007-03-28 | Metal core substrate manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008244199A true JP2008244199A (en) | 2008-10-09 |
JP5006079B2 JP5006079B2 (en) | 2012-08-22 |
Family
ID=39915161
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007083511A Active JP5006079B2 (en) | 2007-03-28 | 2007-03-28 | Metal core substrate manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5006079B2 (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0471285A (en) * | 1990-07-12 | 1992-03-05 | Nippon Avionics Co Ltd | Metal core printed-wiring board and profiling method thereof |
JPH0496180A (en) * | 1990-08-09 | 1992-03-27 | Yokogawa Electric Corp | Substrate cad device |
JPH11284335A (en) * | 1998-03-30 | 1999-10-15 | Denki Kagaku Kogyo Kk | Metal-based circuit board and manufacture thereof |
JP2000012987A (en) * | 1998-06-26 | 2000-01-14 | Sanyo Electric Co Ltd | Circuit pattern for insulation metal substrate |
JP2002120195A (en) * | 2000-10-13 | 2002-04-23 | Hitachi Ltd | Method of machining laminated board |
-
2007
- 2007-03-28 JP JP2007083511A patent/JP5006079B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0471285A (en) * | 1990-07-12 | 1992-03-05 | Nippon Avionics Co Ltd | Metal core printed-wiring board and profiling method thereof |
JPH0496180A (en) * | 1990-08-09 | 1992-03-27 | Yokogawa Electric Corp | Substrate cad device |
JPH11284335A (en) * | 1998-03-30 | 1999-10-15 | Denki Kagaku Kogyo Kk | Metal-based circuit board and manufacture thereof |
JP2000012987A (en) * | 1998-06-26 | 2000-01-14 | Sanyo Electric Co Ltd | Circuit pattern for insulation metal substrate |
JP2002120195A (en) * | 2000-10-13 | 2002-04-23 | Hitachi Ltd | Method of machining laminated board |
Also Published As
Publication number | Publication date |
---|---|
JP5006079B2 (en) | 2012-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI458411B (en) | Method for manufacturing printed circuit board | |
TW201438181A (en) | Semiconductor device and method for manufacturing the same | |
JP6121965B2 (en) | Printed circuit board having degradation detection wiring pattern and manufacturing method thereof | |
CN1438832A (en) | Wiring baseboard and making method | |
KR20110104395A (en) | Pcb within cavity and fabricaring method of the same | |
JP2006261390A (en) | Method of manufacturing circuit forming board | |
JP2010206124A (en) | Method of manufacturing multilayer circuit board, and multilayer circuit board | |
JP2008244198A (en) | Method for manufacturing metal core substrate | |
JP5006079B2 (en) | Metal core substrate manufacturing method | |
US20150083472A1 (en) | Metal core substrate, method for producing the same, and core plate usable for the same | |
JP2009272647A (en) | Method for manufacturing of circuit board | |
CN109561592B (en) | Zero-clearance jointed board manufacturing process | |
KR101229915B1 (en) | The printed circuit board manufacturing method | |
KR101088731B1 (en) | Method of manufacturing printed circuit board | |
WO2018110104A1 (en) | Metal plate for circuit board, circuit board, power module, metal plate molded article, method for manufacturing circuit board | |
JP2005223266A (en) | Manufacturing method of through-hole in end face of board | |
JP2749685B2 (en) | Circuit board manufacturing method | |
JP2009267061A (en) | Method of manufacturing wiring board | |
JP2010056176A (en) | Method of manufacturing multilayer printed wiring board | |
JP2005101045A (en) | Circuit board and manufacturing method thereof | |
JP2011171770A (en) | Circuit member, manufacturing method of the same, semiconductor device and multilayer structure of surface of circuit member | |
JP2005244007A (en) | Method for manufacturing printed wiring board with cavity | |
KR101898479B1 (en) | Method of manufacturing printed circuit board using multi carrier substrates | |
KR101371528B1 (en) | The printed circuit board manufacturing methods for preventing burr | |
JP2008103503A (en) | Manufacturing method of circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091102 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101012 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120515 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120524 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150601 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5006079 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150601 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |