JP2008235850A - 誘電体デバイス及びその製造方法 - Google Patents

誘電体デバイス及びその製造方法 Download PDF

Info

Publication number
JP2008235850A
JP2008235850A JP2007148840A JP2007148840A JP2008235850A JP 2008235850 A JP2008235850 A JP 2008235850A JP 2007148840 A JP2007148840 A JP 2007148840A JP 2007148840 A JP2007148840 A JP 2007148840A JP 2008235850 A JP2008235850 A JP 2008235850A
Authority
JP
Japan
Prior art keywords
dielectric
heat treatment
substrate
layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007148840A
Other languages
English (en)
Other versions
JP5312757B2 (ja
Inventor
Kei Sato
圭 佐藤
Nobuyuki Kobayashi
伸行 小林
Tsutomu Nanataki
七瀧  努
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to JP2007148840A priority Critical patent/JP5312757B2/ja
Priority to US11/961,218 priority patent/US7727585B2/en
Publication of JP2008235850A publication Critical patent/JP2008235850A/ja
Application granted granted Critical
Publication of JP5312757B2 publication Critical patent/JP5312757B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Cold Cathode And The Manufacture (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】誘電体層の成膜性を向上しつつ、より良好な特性を実現する誘電体デバイスの製造方法を提供する。
【解決手段】 誘電体デバイスの製造方法において、以下の工程を有する。(1)混合工程S21:母材の粉末と、当該母材の焼結のための添加剤の粉末と、を混合する。(2)混合物熱処理工程S22:前記混合工程を経た、前記母材と前記添加剤との混合物を、熱処理する。(3)成膜層形成工程S24:前記混合物熱処理工程を経て得られた前記原料粉末を噴射することで成膜層を形成する。(4)成膜層熱処理工程S25:前記成膜層形成工程を経て形成された前記成膜層を熱処理することで前記誘電体層を得る。
【選択図】図7

Description

本発明は誘電体層を備えた誘電体デバイス、及びその製造方法に関する。
誘電体デバイスの製造方法として、誘電体の粒子を基板に向けて噴射することで、当該基板上に前記誘電体層を形成するもの(例えば、エアロゾルデポジション法等)が知られている。この種の製造方法は、例えば、特開2004−43893号公報、特開2005−344171号公報、等に開示されている。
かかる製造方法においては、前記基板と前記粒子との衝突によって、当該粒子による成膜層の結晶性が低下する。このため、前記成膜層に熱処理が行われる。この熱処理によって、前記誘電体層における結晶性が回復され、当該誘電体層における良好な特性(圧電特性等)が得られる。
特開2004−43893号公報 特開2005−344171号公報
この種の誘電体デバイス及びその製造方法において、誘電体層の成膜性を向上しつつ、より良好な特性を実現することが求められている。
本発明の誘電体デバイスは、誘電体層を備えている。
前記誘電体層は、所定の基板上に形成され得る。この基板としては、低耐熱性のもの(シリコン基板、ガラス基板、ステンレス基板、等)が、好適に用いられ得る。
前記誘電体層は、原料粉末を噴射して前記成膜層を形成した後に、当該成膜層を熱処理することによって形成されている。前記原料粉末は、熱処理された混合物からなる。この混合物は、誘電体と、当該誘電体の焼結のための添加剤(焼結助剤)との混合物である。
本発明の製造方法は、以下の工程を有する。
(1)混合工程:母材の粉末と、前記添加剤の粉末と、を混合する。本発明においては、この添加剤として、低融点ガラスが用いられる。
(2)混合物熱処理工程:前記混合工程を経た、前記母材と前記添加剤との混合物を、熱処理する。
(3)成膜層形成工程:前記混合物熱処理工程を経て得られた前記原料粉末を噴射することで前記成膜層を形成する。
(4)成膜層熱処理工程:前記成膜層形成工程を経て形成された前記成膜層を熱処理することで、前記誘電体層を得る。
ここで、前記母材は、前記誘電体又はその原料(前駆体)であり、前記添加剤は、前記焼結助剤又はその原料である。
前記誘電体としては、例えば、チタン酸バリウム、ジルコン酸鉛、マグネシウムニオブ酸鉛、ニッケルニオブ酸鉛、亜鉛ニオブ酸鉛、マンガンニオブ酸鉛、マグネシウムタンタル酸鉛、ニッケルタンタル酸鉛、アンチモンスズ酸鉛、チタン酸鉛、マグネシウムタングステン酸鉛、コバルトニオブ酸鉛、ニオブ酸ナトリウム、ニオブ酸カリウム、タンタル酸カリウム、タンタル酸ナトリウム、ニオブ酸リチウム、タンタル酸リチウム、及びこれらの任意の組み合わせからなるセラミックス、が用いられ得る。具体的には、例えば、ジルコン酸チタン酸鉛(PZT)及びその固溶体(PMN(マグネシウムニオブ酸鉛)−PZT,PNN(ニッケルニオブ酸鉛)−PZT,PZN(亜鉛ニオブ酸鉛)−PZT,等)が、前記誘電体として好適に用いられ得る。
また、前記誘電体としては、例えば、上述の各物質のいずれかを、主成分として50重量%以上含有するものが用いられ得る。
さらに、これらのものに、酸化物等の化合物が適宜添加されたセラミックスが、前記誘電体として好適に用いられ得る。上述の酸化物としては、ランタン、カルシウム、ストロンチウム、モリブデン、タングステン、バリウム、ニオブ、亜鉛、ニッケル、マンガン、セリウム、カドミウム、クロム、コバルト、アンチモン、鉄、イットリウム、タンタル、リチウム、ビスマス、スズ、ケイ素、等の酸化物が、単独であるいは複数が組み合わされて用いられ得る。
なお、ここにいう「低融点ガラス」という用語は、工業的に一般的に用いられている用語であって、これを請求項に用いても当該請求項の記載は不明確とはならない。この低融点ガラスは、一般的には、ガラス転移温度が600℃以下のガラスをいうものであって、ZnO−PbO−B23、PbO−SiO2−B23、PbO−P25−SnF2等を主成分とする鉛系低融点ガラスの他、V25−ZnO−BaO、Bi23、CuO−P25等を主成分とする非鉛系低融点ガラスが知られている。
本発明の製造方法においては、前記混合物熱処理工程にて、前記母材と前記添加剤との混合物が熱処理される。これにより、成膜前に、前記母材に前記添加剤が良好に浸透し得る。よって、前記成膜層熱処理工程にて、前記添加剤が焼結助剤として良好に機能し得る。
本発明の製造方法によれば、良好な成膜性で、より良好な特性の前記誘電体層が形成され得る。すなわち、本発明によれば、より良好な特性の前記誘電体デバイスが、より安定的に製造され得る。
特に、前記混合物熱処理工程が比較的高温(600℃以上、好ましくは800℃以上)で行われると、前記成膜層熱処理工程における熱処理温度が比較的低温(例えば700℃以下)で行われ得る。この場合、前記基板として比較的低耐熱性のもの(シリコン基板、ガラス基板、ステンレス基板、等)を用いても、良好な成膜性で、より良好な特性の前記誘電体層が形成され得る。
なお、前記混合物熱処理工程と前記成膜層形成工程との間に、粉砕工程が行われてもよい。かかる粉砕工程は、前記混合物熱処理工程にて熱処理された後の被処理物を粉砕することで、前記原料粉末を得る工程である。
以下、本発明の好適な実施形態を、実施例及び比較例を用いつつ説明する。なお、以下の実施形態に関する記載は、法令で要求されている明細書の記載要件(記述要件・実施可能要件)を満たすために、本発明の具体化の単なる一例を、可能な範囲で具体的に記述しているものにすぎない。よって、後述するように、本発明が、以下に説明する実施形態や実施例の具体的構成に何ら限定されるものではないことは、全く当然である。本実施形態や実施例に対して施され得る各種の変更(modification)の例示は、当該実施形態の説明中に挿入されると、一貫した実施形態の説明の理解が妨げられるので、末尾にまとめて記載されている。
<誘電体デバイスの概略構成>
図1は、本実施形態に係る誘電体デバイス20の概略構成を示す断面図である。
図1を参照すると、誘電体デバイス20は、基板21と、下部電極22と、誘電体層23と、上部電極24と、から構成されている。
基板21は、比較的低耐熱性の基板(シリコン基板、ガラス基板、ステンレス基板、等)からなる。この基板21の上には、20μm以下の厚さの金属膜からなる下部電極22が形成されている。
下部電極22の上には、誘電体層23が形成されている。誘電体層23の上には、上部電極24が形成されている。上部電極24は、0.1〜20μm程度の厚さの導電性物質の薄層からなる。
上部電極24を構成する前記導電性物質としては、金属膜、金属粒子、非金属導電性膜(カーボン膜や非金属導電性酸化物膜等)、非金属導電性粒子(カーボン粒子や導電性酸化物粒子等)が用いられ得る。
上述の金属膜や金属粒子の材質としては、白金、金、銀、イリジウム、パラジウム、ロジウム、モリブデン、タングステン及びこれらの合金が好適に用いられ得る。上述の非金属導電性膜や非金属導電性粒子の材質としては、黒鉛、ITO(インジウム・錫酸化物)、LSCO(ランタン・ストロンチウム・コバルト酸化物)が好適に用いられ得る。この上部電極24が金属粒子や非金属導電性粒子から形成される場合の粒子形状としては、鱗片状、板状、箔状、針状、棒状、コイル状が好適に用いられ得る。
<誘電体デバイスの具体例としての電子放出素子を用いたFEDの概略構成>
以下、本実施形態に係る誘電体デバイス20の適用の一つの具体例について説明する。
図2は、本実施形態に係る誘電体デバイス20が適用された装置の具体例としての、フィールドエミッションディスプレイ(FED)100の概略構成を示す断面図である。
図2を参照すると、FED100は、発光パネル101を備えている。この発光パネル101は、透明板101aと、コレクタ電極101bと、蛍光体層101cと、から構成されている。
透明板101aは、ガラスやアクリル製の板から構成されている。透明板101aの図中下側の表面には、コレクタ電極101bが形成されている。このコレクタ電極101bは、ITO(インジウム・錫酸化物)薄膜等の透明電極により構成されている。
コレクタ電極101bの下側には、蛍光体層101cが形成されている。この蛍光体層101cは、所定の抵抗器を介してバイアス電圧源102と接続されたコレクタ電極101bに向けて飛翔する電子が衝突することで、蛍光を発し得るように構成されている。バイアス電圧源102は、アースとコレクタ電極101bとの間に所定のコレクタ電圧Vcを出力し得るように構成されている。
発光パネル101の図中下方には、電子放出源装置110が配置されている。電子放出源装置110は、パルス発生源111と電気的に接続されている。この電子放出源装置110は、パルス発生源111によって駆動電圧Vaが入力されることで、電子を図中上方の発光パネル101(コレクタ電極101b及び蛍光体層101c)に向かって放出し得るように構成されている。
電子放出源装置110と発光パネル101(蛍光体層101c)との間には、所定のギャップが形成されている。電子放出源装置110と蛍光体層101cとの間の空間は、所定の真空度、例えば102〜10-6Pa、より好ましくは10-3〜10-5Paの真空度の減圧雰囲気に設定されている。
かかるFED100は、パルス発生源111によって電子放出源装置110に駆動電圧Vaが入力されることで当該電子放出源装置110から前記減圧雰囲気に電子が放出され、この放出された電子が、コレクタ電圧Vcの印加によって発生する電界によってコレクタ電極101bに向かって飛翔して蛍光体層101cと衝突することで蛍光を発するように構成されている。
<誘電体デバイスの具体例としての電子放出素子の構成の詳細>
電子放出源装置110は、薄い平板状に構成されている。この電子放出源装置110には、本実施形態に係る誘電体デバイス20の具体化の一例としての電子放出素子120が、2次元的に多数形成されている。
電子放出素子120は、基板121と、下部電極122と、誘電体層123と、上部電極124と、から構成されている。
基板121は、比較的低耐熱性の基板(シリコン基板、ガラス基板、ステンレス基板、等)からなる。この基板121の上には、下部電極122が形成されている。下部電極122は、20μm以下の厚さの金属膜からなる。下部電極122には、上述のパルス発生源111が電気的に接続されている。下部電極122の上には、誘電体層123が形成されている。
誘電体層123における上側表面123aには、結晶粒界等により、微視的な凹凸が形成されている。すなわち、上側表面123aには、多数の凹部123bが形成されている。
誘電体層123は、上述の上側表面123aと反対側の表面である下側表面123cと下部電極122とが互いに密着するように、当該下部電極122上に形成されている。誘電体層123の上側表面123aの上には、上部電極124が形成されている。上部電極124には、上述のパルス発生源111が電気的に接続されている。
上部電極124は、0.1〜20μm程度の厚さの導電性物質の薄層からなる。この上部電極124を構成する前記導電性物質としては、金属膜、金属粒子、非金属導電性膜(カーボン膜や非金属導電性酸化物膜等)、非金属導電性粒子(カーボン粒子や導電性酸化物粒子等)が用いられ得る。
上述の金属膜や金属粒子の材質としては、白金、金、銀、イリジウム、パラジウム、ロジウム、モリブデン、タングステン及びこれらの合金が好適に用いられ得る。上述の非金属導電性膜や非金属導電性粒子の材質としては、黒鉛、ITO(インジウム・錫酸化物)、LSCO(ランタン・ストロンチウム・コバルト酸化物)が好適に用いられ得る。この上部電極124が金属粒子や非金属導電性粒子から形成される場合の粒子形状としては、鱗片状、板状、箔状、針状、棒状、コイル状が好適に用いられ得る。
上部電極124には、複数の開口部124aが形成されている。この開口部124aは、誘電体層123の上側表面123aを電子放出源装置110の外部(すなわち上述の減圧雰囲気:以下同様)に露出するように形成されている。また、上部電極124の外周における縁部である外縁部124bにおいても、誘電体層123の上側表面123aが電子放出源装置110の外部に露出されている。そして、電子放出源装置110の外部に露出された誘電体層123の部分によって、電子放出動作の主要部分であるエミッタ部125が構成されている。
電子放出素子120は、後述するように、上部電極124から供給された電子がエミッタ部125上に蓄積され、このエミッタ部125上に蓄積された電子が、当該電子放出源装置110の外部に向けて(すなわち蛍光体層101cに向けて)放出されるように構成されている。
図3は、図2に示されている電子放出素子120の要部を拡大した断面図である。なお、図2や図3においては、1つの開口部124a内に1つの凹部123bが形成されている場合が示されている。もっとも、1つの開口部124a内に複数の凹部123bが形成されている場合もあり得る。あるいは、1つの開口部124a内に凹部123bが全く形成されない場合もあり得る。
図3を参照すると、上部電極124における開口部124aの近傍の部分である、庇部126は、エミッタ部125に対して庇の如く張り出すように設けられている。すなわち、この庇部126の下面126a及び先端126bと、エミッタ部125に対応する誘電体層123の上側表面123aとが離隔するように、当該庇部126が形成されている。なお、この庇部126は、上部電極124の外縁部124b(図2参照)に対応する位置にも形成されている。
庇部126の基端部であって、誘電体層123の上側表面123aと接触する位置には、誘電体層123と上部電極124と前記減圧雰囲気との3重点であるトリプルジャンクション126cが形成されている。
このトリプルジャンクション126cは、図2を参照すると、下部電極122と上部電極124との間に駆動電圧Vaが印加された場合に、電気力線の集中(電界集中)が生じる箇所(電界集中部)である。なお、ここにいう「電気力線の集中」とは、仮に下部電極122、誘電体層123、及び上部電極124を側断面視にて無限長の平板として電気力線を描く場合に、下部電極122から均等間隔で発した電気力線が集中する箇所をいうものとする。この電界集中部における電気力線の集中(電界集中)の様子は、有限要素法による数値解析によってシミュレーションすることで簡単に確認され得る。
再び図3を参照すると、庇部126の下面126a及び先端126bと、誘電体層123の上側表面123a(エミッタ部125)との間には、ギャップ127が形成されている。このギャップ127は、最大幅dが0μm<d≦10μm、エミッタ部125の表面とのなす角θが0°<θ≦60°となるように形成されている。
また、庇部126の先端126bは、前記電界集中部となるような形状を備えている。具体的には、庇部126は、先端126bに向かうにつれて鋭角に尖る(厚みが徐々に薄くなる)ように形成されている。
開口部124aは、平面視(図3における上側から見た場合)にて、円形、楕円形、多角形、不定形等、様々な形状に形成され得る。また、開口部124aは、下記の理由により、その平面視における平均開口径が0.1μm以上、20μm以下となるような大きさに形成されている。ここで、開口部124aの平均開口径とは、当該開口部124aの開口面積と同面積の円形の直径の個数基準平均値をいうものとする。
図3に示されているように、誘電体層123のうちの、前記駆動電圧(図2における駆動電圧Va)の印加に応じて分極が反転する部分は、第1の部分128と第2の部分129である。第1の部分128は、上部電極124と対向する部分である。第2の部分129は、庇部126の先端126bから開口部124aの中心側に向かう領域に対応した部分である。この第二の部分129の発生範囲は、駆動電圧Vaのレベルや当該第二の部分129の近傍における電界集中の状態によって変化する。
開口部124aの平均開口径が上述の範囲(0.1μm以上、20μm以下)である場合、開口部124aの内側から放出される電子の量が充分に確保されるとともに、高い電子放出効率が確保される。
一方、開口部124aの平均開口径が0.1μm未満の場合、前記第二の部分129の面積が小さくなる。この第二の部分129は、上部電極124から供給された電子を一旦蓄積した後に放出するという電子放出動作を行うためのエミッタ部125の、主要な部分を構成する。よって、この第二の部分129の面積が小さくなることで、放出される電子の量が少なくなる。また、開口部124aの平均開口径が20μmを超える場合、エミッタ部125のうちの、第二の部分129の割合(占有率)が小さくなる。よって、電子の放出効率が低下する。
<電子放出素子の電子放出原理>
図4は、図2に示されている電子放出素子120に印加される駆動電圧Vaの波形を示す図である。図5Aないし図5C、及び図6Aないし図6Cは、図2に示されている電子放出素子120に対して図4に示されている駆動電圧Vaが印加された場合の動作の様子を示す図である。以下、電子放出素子120の電子放出原理について、図4ないし図6Cを用いて説明する。
本実施形態においては、駆動電圧Vaとしては、図4に示されている通りの、周期が(T1+T2)の矩形波の交流電圧が用いられる。この駆動電圧Vaにおいては、基準電圧(波動の中心に対応する電圧)が0Vである。
駆動電圧Vaにおける第1段階としての時間T1において、上部電極124の方が下部電極122よりも低電位である(負電圧)V2となり、続く第2段階としての時間T2において、上部電極124の方が下部電極122よりも高電位である(正電圧)V1となる。
また、図5Aに示されているように、初期状態において、エミッタ部125の分極方向が一方向に揃えられていて、双極子の負極が誘電体層123の上側表面123aに向いた状態となっているものとする。
まず、基準電圧が印加されている初期状態では、図5Aに示されているように、エミッタ部125における分極状態が、双極子の負極が誘電体層123の上側表面123aに向いた状態となっている。この状態においては、エミッタ部125には電子がほとんど蓄積されていない。
その後、図5Bに示されているように、負電圧V2が印加されると、分極が反転する。この分極反転によって、上述した電界集中部において電界集中が発生する。これにより、上部電極124における、上述の電界集中部から、エミッタ部125に向けて電子の供給が行われる。すると、図5Cに示されているように、エミッタ部125に電子が蓄積される。すなわち、エミッタ部125が帯電する。この帯電は、誘電体層123の表面抵抗値に基づく所定の飽和量に達するまで可能であり、制御電圧の印加時間や電圧波形により帯電量を制御することが可能である。このように、上部電極124(特に上述の電界集中部)が、エミッタ部125への電子供給源として機能する。
その後、図6Aに示されているように、駆動電圧Vaが一旦基準電圧となった後、さらに、図6Bに示されているように、駆動電圧Vaとして正電圧V1が印加されると、分極が再度反転する。すると、双極子の負極との静電反発力によって、エミッタ部125に蓄積されていた電子が、図6Cに示されているように、開口部124aを通過して外部に向けて放出される。
なお、上部電極124における外縁部124b(図2参照)においても、上述と同様に電子放出が行われる。
<実施形態の誘電体デバイスの製造方法>
図7は、図1に示されている誘電体デバイス20の製造方法の一例を示す工程フロー図である。以下、図1及び図7を参照しつつ、誘電体デバイス20の製造方法の一実施形態について説明する。
まず、基板21上に、下部電極22が形成される(下部電極形成工程S10)。この下部電極形成工程S10においては、まず、基板21上に、金属ペーストの塗布膜が、スクリーン印刷によって形成される。続いて、この塗布膜が熱処理される。これにより、基板21上に、金属膜からなる下部電極22が形成される。
次に、基板21に形成された下部電極22上に、誘電体層23が形成される(誘電体層形成工程S20)。この誘電体層形成工程S20においては、混合工程S21と、混合物熱処理工程S22と、粉砕工程S23と、成膜層形成工程S24と、成膜層熱処理工程S25と、が行われる。
まず、混合工程S21においては、誘電体粉末と、焼結助剤粉末とが、ボールミルを用いて混合される。
次に、混合物熱処理工程S22においては、誘電体粉末と焼結助剤粉末との混合物が熱処理される。
続いて、粉砕工程S23においては、熱処理された誘電体粉末と焼結助剤粉末との混合物が、エアロゾルデポジション法によって良好に成膜され得る程度の粒径にまでボールミルを用いて粉砕される。これにより、エアロゾルデポジション法における原料粉末が得られる。
その後、成膜層形成工程S24においては、基板21に形成された下部電極22上に、上述の原料粉末が、エアロゾルデポジション法によって噴射される。これにより、下部電極22上に、成膜層が形成される。
最後に、成膜層熱処理工程S25においては、上述の成膜層が熱処理される。これにより、結晶性が回復され、良好な誘電体特性を有する誘電体層23が得られる。
このようにして基板21上に形成された誘電体層23の上に、下部電極形成工程S10と同様のスクリーン印刷法等によって、上部電極24が形成される(上部電極形成工程S30)。
<実施例>
次に、上述のような誘電体デバイス20の製造方法の具体例(実施例)について、比較例と対照しつつ説明する。
各実施例及び比較例においては、下部電極形成工程S10にて、安定化ジルコニア製の基板21上に、下部電極22としてのプラチナ電極が、スクリーン印刷法を用いて形成される。次に、誘電体層形成工程S20にて、プラチナ電極の上に、5〜7μm程度の厚さで誘電体層23が、エアロゾルでポジション法を用いて形成される。ここで、混合工程S21における混合条件は、ボールミルを用いて3時間である。続いて、上部電極形成工程S30にて、上部電極24としての金電極が、スクリーン印刷法を用いて形成される。
各実施例、及びこれらと対照される各比較例においては、母材として、亜鉛酸ニオブ酸鉛とチタン酸ジルコン酸鉛との固溶体(PZN−PZT)が用いられている。この母材としてのPZN−PZTは、0.15PZN(Zn1/3Nb2/3)−0.85PZT(Zr/Ti=0.52:0.48)である。これは、亜鉛とニオブとの比が1/3:2/3である亜鉛ニオブ酸鉛と、ジルコニウムとチタンとの比が0.52:0.48であるジルコン酸チタン酸鉛との、モル分率で0.15:0.85の固溶体である。以下、この母材を“ZN”と略称する。
また、添加剤としての低融点ガラスとしては、PbO−ZnO−B23−SiO2ガラス(PbO:60mol%,ZnO:25mol%,B23:10mol%,SiO2:5mol%,ガラス転移点385℃,軟化点440℃)が用いられている。
エアロゾルでポジション法での成膜条件は、以下の通りである。ガス流量:6リットル/min,チャンバー圧力:80〜2000Pa,基板−ノズル間距離:5mm,ノズル開口:10×0.4mm。
まず、成膜性の評価結果について、表1に示す。表1における「仮焼条件」は、混合物熱処理工程S22における熱処理温度と熱処理時間とを示すものであり、「粉砕条件」は、粉砕工程S23における処理時間を示すものである。「成膜性」は、成膜層形成工程S24における成膜層が良好に形成されているか否かを示すものである。
Figure 2008235850
添加剤としての低融点ガラスを単に混合しただけの比較例1−2においては、成膜できなかった。一方、添加剤としての低融点ガラスの混合後に混合物熱処理工程S22を経た実施例1−1及び実施例1−2においては、成膜可能であった。
続いて、実施例による誘電体特性の向上効果について、表2及び表3に示す。ここで、表3に示されているように、評価項目としては、残留分極Pr[μC/cm2]が用いられている。
残留分極Prは、周波数100Hz、振幅200kV/cmの、三角波状の交流電界の印加によるヒステリシス曲線から得られたものである。ここで、残留分極Prの測定は、成膜層熱処理工程S25における熱処理温度が600℃の場合と700℃の場合とについて、それぞれ行われた。
Figure 2008235850
Figure 2008235850
この評価結果から明らかなように、添加剤のない比較例1−1に比べて、混合物熱処理工程S22を経た実施例2−1ないし実施例2−3の方が、特性が向上した。
また、実施例2−1ないし2−3を対比すると、成膜層熱処理工程S22による特性向上効果は、熱処理温度(仮焼温度)の上昇に応じて高まっている。
特に、実施例2−1ないし2−3のように、混合物熱処理工程S22における熱処理温度が、800℃以上という比較的高温である場合、成膜層熱処理工程S25における熱処理温度が600℃ないし700℃という比較的低温であっても、良好な特性の誘電体層が得られた。このような、熱処理工程S25における比較的低温の熱処理温度によれば、基板21として、比較的低耐熱性のもの(シリコン基板、ガラス基板、ステンレス基板、等)が良好に用いられ得る。
以上の通り、本発明においては、母材と焼結助剤としての低融点ガラスとを混合後に仮焼することで、母材に焼結助剤が充分浸透し、緻密な成膜が行われる。そして、成膜後の熱処理(成膜層熱処理工程)により、微結晶の粒成長や、欠陥回復が行われ、誘電体としての諸特性(残留分極,圧電定数,電界誘起歪,等の圧電特性、機械的品質係数等の振動特性、等)が向上する。したがって、本発明によれば、良好な特性を有する誘電体層が、良好な成膜性で形成され得る。
また、混合物熱処理工程における熱処理温度が比較的高温(例えば800℃以上)で行われることで、成膜層熱処理工程における熱処理温度が比較的低温(例えば700℃以下)であっても、特性が良好に向上する。これにより、比較的低耐熱性の基板(シリコン基板、ガラス基板、ステンレス基板、等)を用いることが可能になる。
<変形例の例示列挙>
なお、上述の実施形態及び実施例は、出願人が取り敢えず本願の出願時点において最良であると考えた、本発明の代表的な実施形態及び実施例が単に例示的に記述されているものにすぎない。本発明はもとより、上述の実施形態等に何ら限定されるものではない。よって、上述の実施形態や実施例に対しては、本発明の本質的部分を変更しない範囲内において、種々の変形が施され得ることは当然である。
以下、変形例について、幾つか例示する。以下の変形例の説明において、上述の実施形態にて説明されているものと同様の構成及び機能を有する部材に対しては、上述の実施形態と同様の符号が付されているものとする。そして、かかる部材の説明については、技術的に矛盾しない範囲内において、上述の実施形態における説明が援用され得るものとする。
もっとも、言うまでもなく、変形例とて、以下に列挙されたものに限定されるものではない。また、複数の変形例が、技術的に矛盾しない範囲内において、適宜、複合的に適用され得る。
本発明(特に、本発明の課題を解決するための手段を構成する各構成要素における、作用的・機能的に表現されているもの)は、上述の実施形態及び実施例や、下記の変形例の記載に基づいて、限定解釈されてはならない。このような限定解釈は、(先願主義の下で出願を急ぐ)出願人の利益を不当に害する反面、模倣者を不当に利するものであって、発明の保護及び利用を目的とする特許法の目的に反し、許されない。
本発明に係る誘電体デバイスは、上述の具体例に示されているような電子放出素子に限定されない。本発明は、誘電体の諸特性(圧電特性、振動特性、等)を利用した任意の誘電体デバイス(圧電アクチュエータ、圧電トランス、圧電スピーカ、フィルタ、等)に対して、良好に適用され得る。
混合工程S21としては、ボールミルによる混合以外にも、他の様々な混合工程が適用され得る。
混合物熱処理工程S22は、混合工程S21と同時に、あるいは混合工程S21の途中から行われ得る。
粉砕工程S23は、省略され得る。
成膜層形成工程S24は、エアロゾルデポジション法に限定されない。
成膜層熱処理工程S25は、上部電極形成工程S30にてスクリーン印刷等に続いて行われる熱処理工程として行われてもよい。
その他、本発明の課題を解決するための手段を構成する各要素における、作用・機能的に表現されているものは、上述の実施形態・実施例や変形例にて開示されている具体的構造の他、当該作用・機能を実現可能な、いかなる構造をも含む。
実施形態に係る誘電体デバイスの概略構成を示す断面図である。 実施形態に係る誘電体デバイスとしての電子放出素子が適用されたディスプレイの概略構成を示す断面図である。 図2に示されている電子放出素子の要部を拡大した断面図である。 図2に示されている電子放出素子に印加される駆動電圧の波形を示す図である。 図2に示されている電子放出素子の動作説明のための模式図である。 図2に示されている電子放出素子の動作説明のための模式図である。 図2に示されている電子放出素子の動作説明のための模式図である。 図2に示されている電子放出素子の動作説明のための模式図である。 図2に示されている電子放出素子の動作説明のための模式図である。 図2に示されている電子放出素子の動作説明のための模式図である。 図1に示されている誘電体デバイスの製造方法の実施形態を示す工程フロー図である。
符号の説明
20…誘電体デバイス 21…基板
22…下部電極 23…誘電体層
24…上部電極
100…ディスプレイ 110…電子放出源装置
120…電子放出素子 121…基板
122…下部電極 123…誘電体層
124…上部電極 125…エミッタ部

Claims (3)

  1. 誘電体デバイスの製造方法において、
    母材の粉末と、当該母材の焼結のための添加剤としての低融点ガラスの粉末と、を混合する、混合工程と、
    前記混合工程を経た、前記母材と前記添加剤との混合物を、熱処理する、混合物熱処理工程と、
    前記混合物熱処理工程を経て得られた原料粉末を、基板に向けて噴射することで、前記基板に成膜層を形成する、成膜層形成工程と、
    前記成膜層形成工程を経て前記基板に形成された前記成膜層を熱処理することで、前記基板に誘電体層を形成する、成膜層熱処理工程と、
    を有することを特徴とする、誘電体デバイスの製造方法。
  2. 請求項1に記載の、誘電体デバイスの製造方法において、
    前記混合物熱処理工程にて熱処理された後の被処理物を粉砕することで、前記原料粉末を得る、粉砕工程を、さらに有することを特徴とする、誘電体デバイスの製造方法。
  3. 熱処理された、誘電体と低融点ガラスとの混合物を、噴射して成膜層を形成した後に、当該成膜層を熱処理することで形成された、誘電体層を備えたことを特徴とする誘電体デバイス。
JP2007148840A 2007-02-19 2007-06-05 誘電体デバイス及びその製造方法 Expired - Fee Related JP5312757B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007148840A JP5312757B2 (ja) 2007-02-19 2007-06-05 誘電体デバイス及びその製造方法
US11/961,218 US7727585B2 (en) 2007-02-19 2007-12-20 Dielectric device and its manufacturing method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007038069 2007-02-19
JP2007038069 2007-02-19
JP2007148840A JP5312757B2 (ja) 2007-02-19 2007-06-05 誘電体デバイス及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008235850A true JP2008235850A (ja) 2008-10-02
JP5312757B2 JP5312757B2 (ja) 2013-10-09

Family

ID=39907786

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2007148840A Expired - Fee Related JP5312757B2 (ja) 2007-02-19 2007-06-05 誘電体デバイス及びその製造方法
JP2007148838A Expired - Fee Related JP5073370B2 (ja) 2007-02-19 2007-06-05 誘電体デバイス及びその製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2007148838A Expired - Fee Related JP5073370B2 (ja) 2007-02-19 2007-06-05 誘電体デバイス及びその製造方法

Country Status (1)

Country Link
JP (2) JP5312757B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235235A (ja) * 2007-02-19 2008-10-02 Ngk Insulators Ltd 誘電体デバイス及びその製造方法
JP2019055908A (ja) * 2013-08-07 2019-04-11 ピーアイ セラミック ゲーエムベーハー 鉛含有量が低減された圧電セラミック材料

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103415644B (zh) * 2011-03-16 2016-11-09 埃卡特有限公司 涂层以及用于涂层的方法和装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005247619A (ja) * 2004-03-03 2005-09-15 Ngk Insulators Ltd 圧電/電歪磁器組成物、圧電/電歪体、及び圧電/電歪膜型素子
JP2006006096A (ja) * 2004-05-19 2006-01-05 Brother Ind Ltd 圧電アクチュエータ、この圧電アクチュエータを備えたインクジェットヘッド、及び、圧電アクチュエータの製造方法
JP2006188046A (ja) * 2004-12-09 2006-07-20 Fuji Photo Film Co Ltd セラミックス膜の製造方法及びセラミックス膜を含む構造物
JP2006236965A (ja) * 2004-07-15 2006-09-07 Ngk Insulators Ltd 電子放出素子

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004043893A (ja) * 2002-07-11 2004-02-12 Hitachi Metals Ltd セラミックス膜の形成方法およびセラミックス膜
JP4179470B2 (ja) * 2003-10-03 2008-11-12 日本碍子株式会社 電子放出素子、及び電子放出素子の製造方法
JP4344664B2 (ja) * 2003-10-03 2009-10-14 日本碍子株式会社 マイクロデバイス、マイクロデバイスアレー、増幅回路、メモリ装置、アナログスイッチ及び電流制御素子
JP2005344171A (ja) * 2004-06-03 2005-12-15 Fuji Photo Film Co Ltd 成膜用原料粉、及び、それを用いた成膜方法
JP5312757B2 (ja) * 2007-02-19 2013-10-09 日本碍子株式会社 誘電体デバイス及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005247619A (ja) * 2004-03-03 2005-09-15 Ngk Insulators Ltd 圧電/電歪磁器組成物、圧電/電歪体、及び圧電/電歪膜型素子
JP2006006096A (ja) * 2004-05-19 2006-01-05 Brother Ind Ltd 圧電アクチュエータ、この圧電アクチュエータを備えたインクジェットヘッド、及び、圧電アクチュエータの製造方法
JP2006236965A (ja) * 2004-07-15 2006-09-07 Ngk Insulators Ltd 電子放出素子
JP2006188046A (ja) * 2004-12-09 2006-07-20 Fuji Photo Film Co Ltd セラミックス膜の製造方法及びセラミックス膜を含む構造物

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235235A (ja) * 2007-02-19 2008-10-02 Ngk Insulators Ltd 誘電体デバイス及びその製造方法
JP2019055908A (ja) * 2013-08-07 2019-04-11 ピーアイ セラミック ゲーエムベーハー 鉛含有量が低減された圧電セラミック材料

Also Published As

Publication number Publication date
JP2008235235A (ja) 2008-10-02
JP5312757B2 (ja) 2013-10-09
JP5073370B2 (ja) 2012-11-14

Similar Documents

Publication Publication Date Title
JP5004484B2 (ja) 誘電体デバイス
JP4794227B2 (ja) 電子放出素子
JP4662140B2 (ja) 電子放出素子
JP2006054162A (ja) 誘電体デバイス
US7482739B2 (en) Electron emitter comprised of dielectric material mixed with metal
US7816847B2 (en) Dielectric electron emitter comprising a polycrystalline substance
EP1737011A2 (en) Electron emitter
JP5312757B2 (ja) 誘電体デバイス及びその製造方法
US7528539B2 (en) Electron emitter and method of fabricating electron emitter
US20060043863A1 (en) Electron emitter
US7727584B2 (en) Dielectric device and its manufacturing method
EP1770742A2 (en) Electron emitter and method for manufacturing electron emitter
US7727585B2 (en) Dielectric device and its manufacturing method
JP2008053023A (ja) 誘電体素子及び電子放出素子
JP2007242375A (ja) 電子放出装置及び同電子放出装置の製造方法
JP4841346B2 (ja) 電子放出素子
JP2006054161A (ja) 誘電体デバイス
JP4179470B2 (ja) 電子放出素子、及び電子放出素子の製造方法
EP1630842B1 (en) Electron emitter
EP1637508A2 (en) Dielectric composition and dielectric film element
CN100400465C (zh) 电介质组成物及电介质膜元件
WO2005122204A1 (ja) 電子放出素子、及び電子放出素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121016

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130402

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130626

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130703

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5312757

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees