JP2008217062A - 省電力システム - Google Patents

省電力システム Download PDF

Info

Publication number
JP2008217062A
JP2008217062A JP2007049400A JP2007049400A JP2008217062A JP 2008217062 A JP2008217062 A JP 2008217062A JP 2007049400 A JP2007049400 A JP 2007049400A JP 2007049400 A JP2007049400 A JP 2007049400A JP 2008217062 A JP2008217062 A JP 2008217062A
Authority
JP
Japan
Prior art keywords
setting
power saving
devices
exclusive control
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007049400A
Other languages
English (en)
Inventor
Tomohiko Azuma
智彦 我妻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2007049400A priority Critical patent/JP2008217062A/ja
Publication of JP2008217062A publication Critical patent/JP2008217062A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Power Sources (AREA)

Abstract

【課題】省電力モードに遷移または通常モードに復帰する複数の装置が共有する周辺機器の起動、装置間の調停管理、周辺機器設定のためのソフトウェアを必要としない省電力システムを提供する。
【解決手段】プロセッサを搭載し省電力モードと通常モードで動作する複数の装置10,12を有する省電力システムにおいて、各装置は省電力モードから通常モードに復帰するとき共有の周辺機器17,18に対する設定要求を発行する。これらの装置からの設定要求は排他制御手段14で受け付けられ排他的に1つの設定要求のみが選択される。周辺機器設定情報が不揮発性メモリ16に予め格納され、前記設定要求の選択と同時にアドレスカウンタが起動され不揮発性メモリから設定情報が読み出され周辺機器17,18に設定される。設定が完了すると排他制御手段14を介し設定完了通知が全装置に伝達される。
【選択図】図1

Description

本発明は省電力技術に関し、殊に省電力モードと通常モードのデユアルモードで動作する複数の装置(プロセッサー)が共有する周辺機器をソフトウェアによる調停処理を介在せずに省電力モードに設定するデユアルモード機能を有する省電力システムに関する。
高機能、高性能化が求められる通信装置、端末装置において、ソフトウェアに要求される実装機能は複雑さを増し、必然的に複数のプロセッサにより処理機能が分散化される。全プロセッサが共有する周辺機器の資源を設定する際、制御権を獲得したプロセッサにより実行されるが、制御権の獲得は全プロセッサ間の調停により行われる。
図7に示す従来の省電力システムの場合、異なるドメインに属する装置A,Bが省電力モードから通常モードに復帰するとき、両装置が共有するメモリコントローラ等の周辺機器1、2も、省電力モードから復帰させ通常モードに再設定しなければならない。この通常モードへの設定処理は装置A, Bのうち制御権が与えられた1つの装置のみが行う。そのため、調停処理を行うプログラムが各装置に実装され制御権をいずれの装置に与えるかを決定する。制御権を獲得した装置は管理ドメイン内にある汎用レジスタ3から周辺機器設定情報を取り出し周辺機器1と2に設定する。また通常モードから省電力モードへの遷移時は、これらの周辺機器の設定情報の喪失を防ぐため、最後に省電力モードに遷移する装置が遷移直前に周辺機器設定情報を汎用レジスタ3に格納している。なお、この種の従来例としては、たとえば、特開2006−201948がある。
特開2006−201948
上記の従来技術はソフトウェア管理によるセマフォの制御方式によるものでハードウェアとの状態一致の観点からその品質確保に課題があった。ソフトウェア管理下のセマフォ制御とハードウェアの状態に矛盾が発生すると、プロセッサ処理に競合が発生し、通信サービス等の性能劣化や品質の低下、或いはサービスの停止など重大な問題を招く。換言すると、各装置に負荷となるオーバーヘッドを与えるためこれが性能の劣化に影響を及ぼし、ソフトウェア処理が複雑であるため装置の品質や安定性に問題があった。
上記の目的を達成するため、本発明の省電力システムは、省電力モードと通常モードのデユアルモードで動作し該省電力モードから該通常モードに復帰するとき設定要求を発行する複数の装置と、該複数の装置から供給される設定要求に応じ排他的に1つの設定要求のみを選択する排他制御手段と、前記装置のデユアルモードに同期して省電力モードと通常モードで動作する周辺機器と、 前記選択された設定要求に応じ設定情報を該周辺機器に設定する設定手段とを具備することを特徴とする。
本発明は上述の問題点に鑑みてなされたものであり、省電力モードに遷移または通常モードに復帰する複数の装置が共有する周辺機器の起動、装置間の調停管理、周辺機器設定のためのソフトウェアを必要としない省電力システムを提供できるという効果がある。
本発明の実施の形態について図面を参照して詳細に説明する。図1は本発明の省電力システムのブロック図を示している。本発明の省電力システムは電力系統が互いに独立したドメインA, B, K からなる。ドメインAとBはそれぞれプロセッサを搭載する装置10、12と起動検出部11、13とを有する。これらのプロセッサは、例えば、携帯電話や端末装置に適用されるアプリケーション処理プロセッサまたはモデム処理プロセッサである。
起動検出部11、13は装置10、12が共有する周辺機器17,18を実装する共有ドメインKの起動を検出し、これを装置10と12に通知する機能を有する。共有ドメインKは、更に、アドレスカウンタ15、前記周辺機器の通常モード設定情報を予め格納する汎用のレジスタ或いはメモリ領域16と設定完了検出部19とを実装している。
ドメインA, B, Kと独立して、共有周辺機器17,18の設定を調停制御する排他制御部14が設けられている。この排他制御部は電源が通常稼動状態である。
図2に起動検出部11(または13)の詳細を示す。各起動検出部は割り込み等の省電力モードから通常モードに遷移する起動要因となる複数の信号を入力とし、オーダー制御部30、多重化部31、これらの起動要因信号の和を求めるアンドゲート32から構成され、該アンドゲートの出力が装置10(または12)の周辺機器設定要求として排他制御器14へ渡される。
図3に排他制御器14の詳細を示す。排他制御器14は装置10から設定要求を受けるとアンドゲート41Aと45Aをイネーブル状態とし、排他オアゲート43を介しラッチ回路44に論理値「1」を設定しアンドゲート45Aと45Bに出力する。前記アンドゲート41Aは反転入力端子を持ち、ここにアンドゲート45Bの出力が接続されている。
装置10が設定要求を送出した時、装置12の設定要求がなければ、アンドゲート45Bの出力は論理値「0」であるため、アンドゲート41Aは論理値「1」をアンドゲート42Aに供給し、これをイネーブル状態にする。一方、アンドゲート45Aは、装置10の設定要求でイネーブルされているため、論理値「1」をカウント開始のトリガー信号としてオアゲート46を介しアドレスカウンタ15に出力する。
後述の如く、共有周辺機器の設定が終了すると、設定完了通知が前記設定完了検出部19から排他制御器14のアンドゲート42Aとラッチ回路44の反転入力端子に供給される。そのため、ラッチ回路44はリセットされ、アンドゲート42Aは論理値「1」を起動検出部11に供給する。
同様に、装置12に対応し排他制御器14はアンドゲート41Bと42Bを有する。装置12から設定要求があれば上記と同様に動作しアンドゲート42Bは起動検出部13に論理値「1」を供給する。また、装置10と12が同時に設定要求を発行した場合、排他オアゲート43は論理値「0」を出力するため、制御権はいずれの装置にも認められない。
図4は装置10と12が省電力モードから通常モードに復帰する時の処理手順を示し、1例として装置10が割り込み等によって省電力モードから通常モードに復帰した直後に、装置12が同様に
通常モードに復帰する場合を示している。
装置10は起動すると(ステップ50)、起動通知に伴う周辺機器17と18の設定要求を排他制御器14に行い、引き続き装置10単体の設定を行う(ステップ51)。装置10の周辺機器設定要求は上述の通り排他制御器14のラッチ回路44で保持され(ステップ52)、アドレスカウンタ15のカウント開始のトリガ信号となる。従って、アドレスカウンタ15は起動し(ステップ53)、汎用レジスタ16は設定情報を周辺機器17,18に供給しカウンタ15が指定するアドレスに書き込む(ステップ54)。
一方、装置12は装置10の復帰直後に省電力モードから通常モードに復帰すると(ステップ55)、装置12の単体の設定を行う(ステップ56)。装置12はステップ55において起動すると、周辺機器17,18の設定要求を排他制御器14のアンドゲート41Bと排他オアゲート43に供給するが、排他オアゲート43によって排除される(ステップ57)。
装置10の設定要求により周辺機器17,18への設定情報の書き込みが終了すると(ステップ58)、設定完了検出部19から排他制御器14に設定完了が通知される(ステップ59)。この設定完了通知は排他制御器14のラッチ回路44とイネーブル状態のアンドゲート42Aと、さらにディスエーブル状態のアンドゲート42Bにも与えられる。従って、装置10の設定要求が解除され、論理値「1」が起動検出回路11に伝達され、装置10は周辺機器17,18の設定が完了したことを認識する(ステップ60)。装置10の設定要求が解除されたため排他制御器14のアンドゲート45Aは論理値「0」を出力し、その結果アンドゲート41Bは論理値「1」をアンドゲート42Bに供給し、論理値「1」が起動検出回路13に出力される。これにより、装置12は周辺機器17,18の設定が完了したことを認識する(ステップ61)。
図5はドメインA, BのほかにドメインCとDを追加した省電力システムを示す。 図5において図1に対応する部分は図1と同じ参照番号を付しその説明を省略する。ドメインA, Bと同様にドメインCとDはそれぞれ装置(プロセッサ)70,72,起動検出部71,73を有し、全ドメインが排他制御部74に接続されている。
図6は排他制御部74の詳細を示す。 図6において図3に対応する部分は図3と同じ参照番号を付しその説明を省略する。排他制御器74はドメインCの装置70から設定要求を受けるとアンドゲート41Cと45Cをイネーブル状態とし、排他オアゲート43−1と43−3を介しラッチ回路44に論理値「1」を設定し、アンドゲート45A,45B,45C,45Dに出力する。
これらのアンドゲートの内、45A,45B,45Dの出力はアンドゲート47Cに接続され、該アンドゲート47Cの出力は前記アンドゲート41Cの反転入力端子に接続されている。同様に,アンドゲート45B, 45C,45Dの出力はアンドゲート47Aに接続され,該アンドゲート47Aの出力はアンドゲート41Aの反転入力端子に接続され、アンドゲート45A, 45B, 45Cの出力はアンドゲート47Dに接続され、該アンドゲート47Dの出力はアンドゲート41Dの反転入力端子に接続され、さらにアンドゲート45A,45C,45Dの出力はアンドゲート47Bに接続され、該アンドゲート47Bの出力はアンドゲート41Bの反転入力端子に接続されている。
装置70が設定要求を送出したとき、他の装置から設定要求がなければ、アンドゲート45A, 45B、45Dの出力は論理値「0」であるため、アンドゲート47Cの出力も「0」であり、したがって、アンドゲート41Cはアンドゲート42Cをイネーブル状態にする。
一方、アンドゲート45Cは、装置70の設定要求でイネーブルされているため、論理値「1」をカウント開始のトリガー信号としてオアゲート46−1を介しアドレスカウンタ15に出力する。
共有周辺機器17,18の設定が終了すると、設定完了通知が設定完了検出部19から排他制御器74のアンドゲート42Cとラッチ回路44の反転入力端子に供給される。そのため、ラッチ回路44はリセットされ,アンドゲート42Cは論理値「1」を起動検出部71に供給する。
装置72に対応し排他制御器74はアンドゲート41Dと42Dを有する。上記と同様、装置62の設定要求は排他オアゲート43−2と43−3を介しラッチ回路44に論理値「1」として設定され、アンドゲート42Dは起動検出部63に論理値「1」を供給する。
同様に、装置10からの設定要求は、装置70の設定要求の場合と同様に、排他オアゲート43−1と43−3を介してラッチ回路44に供給され、装置12からの設定要求は、装置72の設定要求の場合と同様に、排他オアゲート43−2と43−3を介してラッチ回路44に供給される。
上述の如く、異なる電源ドメインに属する装置がほぼ同時に省電力モードから通常モードに復帰するとき、共有の周辺機器に対する制御権を排他制御器で決定し、制御権を得た装置のみが周辺機器に設定情報を書き込み、省電力モードから通常モードに復帰させ使用可能な状態に設定する。
したがって、周辺機器設定のための調停機能をソフトウェアで実施する必要はなく、設定情報を各装置側に具備する必要がない。また、周辺機器設定情報の書き込みは、アドレスカウンタ15を動作し予め格納された設定情報をレジスタ16から読み出すことによって行われるので、異なる電源ドメインの各装置はこの書き込み動作に直接関与しない。そのため、通常モードから省電力モードへの遷移時においても各装置に設定情報格納用メモリと格納処理を設ける必要がない。
本発明の省電力システムの一実施例を示す図。 図1の各起動検出部の詳細図。 図1の排他制御器の詳細図。 図1の省電力システムの動作例を示す図。 本発明の省電力システムの変形実施例を示す図。 図5の排他制御器の詳細図。 従来技術の省電力システムを示す図。
符号の説明
10 装置(装置)
12 装置(装置)
70 装置(装置)
72 装置(装置)
11 起動検出部
13 起動検出部
71 起動検出部
73 起動検出部
14 排他制御器
74 排他制御器
15 アドレスカウンタ
16 汎用レジスタ
17 周辺機器
18 周辺機器
19 設定完了検出部

Claims (6)

  1. 省電力モードと通常モードのデユアルモードで動作し、該省電力モードから該通常モードに復帰するとき設定要求を発行する複数の装置と、
    該複数の装置から供給される設定要求に応じ排他的に1つの設定要求のみを選択する排他制御手段と、
    前記装置のデユアルモードに同期して省電力モードと通常モードで動作する周辺機器と、
    前記選択された設定要求に応じ設定情報を該周辺機器に設定する設定手段とを具備することを特徴とする省電力システム。
  2. 請求項1において、前記設定手段は設定情報を格納する不揮発性メモリと設定完了を検出する手段を有し、前記排他的に選択された設定要求に応じ格納された設定情報を該不揮発性メモリから読み出し、前記周辺機器に設定し、該設定完了検出手段は前記設定情報が前記周辺機器に設定されると設定完了通知を前記排他制御手段に伝達することを特徴とする省電力システム。
  3. 請求項2において、前記排他制御手段は前記設定完了通知が伝達されると、該設定完了通知を前記複数の装置に同時に伝達することを特徴とする省電力システム。
  4. 請求項2また3において、前記複数の全装置に対し共通のアドレスカウンタが設けられ、該アドレスカウンタは前記排他制御手段が排他的に1つの設定要求を選択するとアドレスの生成を開始し、前記設定情報を該アドレスに従い前記不揮発性メモリから読みだし前記周辺機器に設定することを特徴とする省電力システム。
  5. 請求項2、3または4において、前記各装置に1対1対応で起動検出手段が設けられ、該起動検出手段は対応する装置の起動要因を検出すると前記排他制御手段に前記設定要求を発行し、前記設定完了通知を前記排他制御手段から受けとり前記対応する装置に伝達することを特徴とする省電力システム。
  6. 請求項1ないし5のいずれかにおいて、前記各装置はプロセッサを搭載することを特徴とする省電力システム。
JP2007049400A 2007-02-28 2007-02-28 省電力システム Withdrawn JP2008217062A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007049400A JP2008217062A (ja) 2007-02-28 2007-02-28 省電力システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007049400A JP2008217062A (ja) 2007-02-28 2007-02-28 省電力システム

Publications (1)

Publication Number Publication Date
JP2008217062A true JP2008217062A (ja) 2008-09-18

Family

ID=39837079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007049400A Withdrawn JP2008217062A (ja) 2007-02-28 2007-02-28 省電力システム

Country Status (1)

Country Link
JP (1) JP2008217062A (ja)

Similar Documents

Publication Publication Date Title
US20210089453A1 (en) Semiconductor device, control system, and control method of semiconductor device
US10289303B2 (en) Flash controller and control method for flash controller
JPH08137763A (ja) フラッシュメモリ制御装置
KR20090006138A (ko) 공유된 비휘발성 메모리 아키텍쳐
JP4834362B2 (ja) メモリ制御装置。
JP2011095978A (ja) バスシステム及びバス制御方法
JP4393954B2 (ja) マイクロコンピュータ
JP2006040276A (ja) 選択的なクロック制御に基づいて消費電力を節減させるバス仲裁システム及びその方法
JP6070600B2 (ja) マイクロコンピュータ
KR20070080493A (ko) 하드웨어 폴링 처리기를 포함한 데이터 처리 시스템
JP2008217062A (ja) 省電力システム
JP2018180656A (ja) メモリコントローラとその制御方法
JP2005303718A (ja) マトリックス状バス接続システム
US20040233772A1 (en) Semiconductor device, semiconductor circuit, electronic equipment, and method of controlling clock-supply
US10127107B2 (en) Method for performing data transaction that selectively enables memory bank cuts and memory device therefor
JP2007052685A (ja) マイクロコントローラ
JP5630886B2 (ja) 半導体装置
JP2003022212A (ja) 双方向ram
US20040240307A1 (en) Semiconductor device, semiconductor circuit, electronic equipment, and method of controlling clock-supply
JP2006260393A (ja) Cpuシステム
JPH11259356A (ja) メモリ初期化装置
JP6418983B2 (ja) メモリのアクセス制御装置、その制御方法、および、プログラム
JP2008047033A (ja) 制御装置及び制御方法
JP2012198904A (ja) 半導体装置
JP2005010995A (ja) マルチプロセッサシステム及びそのライトバックの障害処理方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20090804

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20100511