JP2008198802A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2008198802A
JP2008198802A JP2007032600A JP2007032600A JP2008198802A JP 2008198802 A JP2008198802 A JP 2008198802A JP 2007032600 A JP2007032600 A JP 2007032600A JP 2007032600 A JP2007032600 A JP 2007032600A JP 2008198802 A JP2008198802 A JP 2008198802A
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
semiconductor
substrate
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007032600A
Other languages
English (en)
Inventor
Yusuke Matsuzawa
勇介 松沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007032600A priority Critical patent/JP2008198802A/ja
Publication of JP2008198802A publication Critical patent/JP2008198802A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Element Separation (AREA)

Abstract

【課題】密着性の高い埋め込み酸化膜を形成できるようにした半導体装置の製造方法を提供する。
【解決手段】SiGe層を部分的にエッチングして、Si基板1を底面とする溝h1を形成する。次に、溝h1が埋め込まれ且つSiGe層が覆われるようにしてSi基板1上にSi層13を形成する。そして、Si層13に対してアクティブのパターニングを行って溝h2を形成する。次に、溝h2を介してSiGe層をエッチングすることによって、Si層13とSi基板1との間に空洞部25を形成する。その後、熱酸化により、空洞部25内に埋め込み酸化膜を形成する。Si層13に対してアクティブのパターニングを行う工程では、空洞部25を形成した後もSi層13がSi基板1上でそのまま支えられるようにその脚部13aを溝h1内に残しておく。
【選択図】図4

Description

本発明は、半導体装置の製造方法に関し、特に、半導体基板にSOI(Silicon On Insulator)構造を形成する技術に関する。
SOI基板上に形成された電界効果型トランジスタは、素子分離の容易性、ラッチアップフリー、ソース/ドレイン接合容量が小さいなどの点から、その有用性が注目されている。特に、完全空乏型SOIトランジスタは、低消費電力かつ高速動作が可能で、低電圧駆動が容易なため、SOIトランジスタを完全空乏モードで動作させるための研究が盛んに行われている。SOI基板としては、例えば、SIMOX(Separation by Implanted Oxygen)基板や貼り合わせ基板などが用いられているが、いずれもその製造法が特殊であり、通常のCMOSプロセスでは作ることができない。
このため、普通のバルクシリコンウェハから、通常のCMOSプロセスでSOI構造を作る方法であるSBSI(Separation by Bonding Silicon Island)法が知られている(例えば、特許文献1及び非特許文献1参照。)。以下、SBSI法について図を参照しながら説明する。
図19〜図21は、従来例に係る半導体装置の製造方法を示す図であり、図19(A)〜図21(A)は平面図、図19(B)〜図21(B)は図19(A)〜図21(A)をX19−X´19〜X21−X´21線でそれぞれ切断したときの断面図である。
図19(A)および(B)に示すように、まず始めに、シリコン(Si)基板101上にシリコンゲルマニウム(SiGe)層111とSi層113とを順次成膜し、そこに支持体用の溝h´1を形成する。Si層113とSiGe層111はエピタキシャル成長法で形成し、支持体用の溝h´1はドライエッチングで形成する。次に、Si基板101上の全面に支持体膜を成膜した後、支持体膜をドライエッチングして、図20(A)および(B)に示すような支持体122を形成し、さらに、支持体122下から露出しているSi層113/SiGe層111もドライエッチングする。この状態で、SiGe層111を図20(A)の矢印の方向からフッ硝酸溶液でエッチングすると、図20(B)のように、支持体122にSi層113がぶらさがった形でSi層113の下に空洞部125が形成される。
次に、図21(A)および(B)に示すように、Si基板101を熱酸化して空洞部125内にSiO2膜131を形成する(BOX酸化工程)。このようにして、SiO2膜131とSi層113とからなる島状のSOI構造をバルクウェハ上に形成する。SOI構造を形成した後は、CVDによってSi基板101上の全面にSiO2膜(図示せず)を成膜する。そして、SiO2膜と支持体122とをCMPで平坦化し、さらにHF系溶液でウエットエッチング(即ち、HFエッチ)することで、Si層113の表面を露出させる。
特開2005−354024号公報 T.Sakai et al."Separation by BondingSi Islands(SBSI) for LSI Application",Second International SiGe Technology and Device Meeting,Meeting Abstract,pp.230−231,May(2004)
上記のSBSI法における重要な要素として、BOX酸化工程がある。現状では、1000℃−1hの酸化処理によって上下から成長したSiO2膜131aおよび131bをその成長方向の中心付近で密着させBOX層を形成する方法を試みている。
しかしながら、図22に示すように、酸化後の断面をSEM(Scanning Electron Microscopy;走査型電子顕微鏡)で観察すると、上下から成長したSiO2膜が密着していない場合があった。その原因となっているのがSi層の反りである。成長したSiO2膜の膜厚自体は、上下でくっつくのに十分であるがSi層が上に凸状態に反っているため、反りが大きい中心辺りでは上下から成長したSiO2膜の間に隙間が残ってしまうことがある。このような状況で、後のプロセスであるBHF(バッファードフッ酸)エッチによるアクティブの表面出し、及びフッ酸系の洗浄を行った場合、隙間にBHFが染み込んでSiO2膜が意図せずエッチングされてしまい、Si基板上からSi層が剥がれてしまうおそれがあった(問題点)。
ここで、本発明者は現在までの調査結果から、BOX酸化工程でのSi層の反りは図23(A)〜(D)に示すような現象を経て発生しているのではないか、と考えている。即ち、図23(A)および(B)に示すように、室温ではフラットである支持体122/Si層113の積層構造が、まず昇温の段階で下に凸の状態になる。これは、支持体122の構成材料であるSiO2と、Siとの熱膨張係数の違い(Si:4.15E−6/K、SiO2:0.55E−6/K)が大きく影響しているためと考えられる。しかし、図23(C)に示すように、昇温によって温度が高くなり、特に960℃以上になるとSi層113を覆っている支持体122に粘性が生じ(粘性流動)、反りが開放されるため一度フラットに戻る。その状態でSi層113の熱酸化が進む。酸化処理の終了後、今度は降温に入る。図23(D)に示す降温の段階では、支持体122に粘性流動は起こらないため、再び熱膨張係数の違いが影響してくる。その結果、Si層113が上に凸の状態となってしまう。
本発明は、このような事情に鑑みてなされたものであって、密着性の高い埋め込み酸化膜を形成できるようにした半導体装置の製造方法の提供を目的とする。
〔発明1〕 上記問題点を解決するために、発明1の半導体装置の製造方法は、半導体基板上に第1半導体層を形成する工程と、前記第1半導体層を部分的にエッチングして、前記半導体基板上に前記第1半導体層を底面とする第1溝を形成する工程と、前記第1溝が埋め込まれ且つ前記第1半導体層が覆われるようにして前記半導体基板上に第2半導体層を形成する工程と、前記第2半導体層を部分的にエッチングして、前記第2半導体層下から前記第1半導体層を露出させる第2溝を形成する工程と、前記第2溝を介して前記第1半導体層をエッチングすることによって、前記第2半導体層と前記半導体基板との間に空洞部を形成する工程と、前記空洞部の内部に面する前記半導体基板及び前記第1半導体層の各表面を熱酸化して、当該空洞部内に埋め込み酸化膜を形成する工程と、を含み、前記第2半導体層を部分的にエッチングする工程では、前記空洞部を形成した後も前記第2半導体層が前記半導体基板上でそのまま支えられるように当該第2半導体層の脚部を前記第1溝内に残しておく、ことを特徴とするものである。ここで、空洞部内に埋め込み酸化膜を形成する工程は、「BOX酸化工程」とも呼ばれる。
このような方法によれば、BOX酸化工程において、従来のSBSI法とは異なり、第2半導体層を異種の材料からなる支持体で支える必要はない。空洞部を形成した後も、第2半導体層はその脚部によって半導体基板上でそのまま支えられる。また、BOX酸化工程では、初めに、第2半導体層に対する上下の構造は(第2半導体層に近接する範囲で)空間となっており、酸化が進むにつれて、第2半導体層の上面と下面とにそれぞれ熱酸化膜が形成される。
従って、BOX酸化工程における第2半導体層の反りを抑制することができ、半導体基板から空洞部内に向けて成長してくる一方の熱酸化膜と、第2半導体層から空洞部内に向けて成長してくる他方の熱酸化膜とを密着させて、これら熱酸化膜同士の界面に隙間の無い埋め込み酸化膜を形成することができる。その結果、後の工程で上記界面へのBHFの侵入を防ぐことができ、半導体基板上からの第2半導体層の剥がれを防止することができる。
〔発明2〕 発明2の半導体装置の製造方法は、発明1の半導体装置の製造方法において、前記第2溝を形成する工程では、前記第2半導体層及びその下の前記第1半導体層を順次エッチングすることによって当該第2溝を形成する、ことを特徴とするものである。
このような方法によれば、第1半導体層の側面を第2溝に沿って露出させることができる。
〔発明3〕 発明3の半導体装置の製造方法は、発明1又は発明2の半導体装置の製造方法において、前記埋め込み酸化膜を形成する際に前記第2半導体層の前記脚部が全て熱酸化されるように、前記脚部の幅を短めに形成する工程、をさらに含むことを特徴とするものである。
このような方法によれば、第2半導体層の脚部は全て熱酸化膜となるので、(素子分離等を目的として)当該脚部を除去する必要は無い。
〔発明4〕 発明4の半導体装置の製造方法は、発明1又は発明2の半導体装置の製造方法において、前記埋め込み酸化膜を形成した後で、前記第2半導体層の前記脚部をエッチングして除去する工程と、前記脚部を除去した後で、前記半導体基板上の全面に絶縁層を堆積する工程と、前記絶縁層に平坦化処理を施して当該絶縁層を前記第2半導体層上から除去する工程と、を含むことを特徴とするものである。ここで、本発明では、埋め込み酸化膜上に半導体層が積層された構造を「SOI構造」とも呼ぶ。
このような方法によれば、第2半導体層と半導体基板との間を埋め込み絶縁膜で分離できると共に、第2半導体層の側面を絶縁層で囲むことができる。従って、周囲から電気的に分離された島状のSOI構造を提供することができる。
〔発明5〕 発明5の半導体装置の製造方法は、発明1から発明4の何れか一の半導体装置の製造方法において、前記第1溝を形成する工程では、前記第1半導体層を部分的にエッチングしてバルク領域の前記半導体基板を露出させ、前記第2半導体層を形成する工程では、前記バルク領域の前記半導体基板上に前記第2半導体層が直接形成されるように当該第2半導体層を形成する、ことを特徴とするものである。
ここで、「バルク領域」とは、その下地が半導体基板のみからなる領域、又は、半導体基板とその上に形成された半導体層のみからなる領域のことである。バルク領域の他に、本発明では、埋め込み酸化膜上に半導体層が積層された構造を有する(若しくは、形成する)領域のことを「SOI領域」とも呼ぶ。
このような方法であれば、発明1から発明4の半導体装置の製造方法を利用して、バルク領域の半導体基板上に第2半導体層を直接形成することができ、バルク領域の高さを第2半導体層で嵩上げすることができる。従って、工程数の増加を抑えつつ、バルク領域とSOI領域との間の段差を低減することができ、半導体装置の平坦化に寄与することができる。
〔発明6〕 発明6の半導体装置の製造方法は、発明5の半導体装置の製造方法において、前記第2半導体層を部分的にエッチングして、前記埋め込み酸化膜上に前記第2半導体層が積層された構造を有する領域と、前記バルク領域との間に、前記半導体基板を底面とする第3溝を形成する工程と、前記第3溝を絶縁膜で埋め込む工程と、をさらに含むことを特徴とするものである。このような方法であれば、バルク領域とSOI領域との間を電気的に分離することができる。
〔発明7〕 発明7の半導体装置の製造方法は、発明1から発明6の何れか一の半導体装置の製造方法において、前記半導体基板は単結晶のSi基板であり、前記第2半導体層を形成する工程では、前記第2半導体層として単結晶のSi層をエピタキシャル成長法で形成することを特徴とするものである。
このような方法であれば、半導体基板と第2半導体層の熱膨張係数は同一であり、BOX酸化工程において、半導体基板と第2半導体層は同じ割合で膨張したり縮んだりする。従って、第2半導体層の脚部は半導体基板から(反りを増長するような)外力をほとんど受けずに済み、空洞部内での埋め込み酸化膜同士の密着性をよりいっそう高めることができる。
以下、本発明の実施の形態を添付図面を参照して説明する。
(1)第1実施形態
図1〜図6は、本発明の第1実施形態に係る半導体装置の製造方法を示す図であり、図1(A)〜図6(A)は平面図、図1(B)〜図6(B)は図1(A)〜図6(A)をX1−X´1〜X6−X´6線でそれぞれ切断したときの断面図である。
図1(A)及び(B)において、まず始めに、シリコン(Si)基板1上に図示しない単結晶のシリコンバッファ(Si−buffer)層を形成し、その上に単結晶のシリコンゲルマニウム(SiGe)層11を形成する。Si基板1はバルクウェハである。また、Si−buffer層及びSiGe層11は、例えばエピタキシャル成長法で連続して形成する。
次に、フォトリソグラフィー及びエッチング技術を用いて、SiGe層11及びSi−buffer層を部分的に順次エッチングして、素子分離領域(ここでは、SOI構造を形成しない領域)と平面視で重なる領域にSi基板1を底面とする溝h1を形成する。この溝h1は、次の工程でSi層13の脚部をSi基板1上に直接設置するための溝である。なお、溝h1を形成するエッチング工程では、図1(B)に示すように、Si基板1の表面でエッチングを止めるようにしてもよいし、Si基板1をオーバーエッチングして溝h1を深くしてもよい。
次に、図2(A)及び(B)に示すように、溝h1が埋め込まれ且つ、SiGe層11が覆われるようにしてSi基板1上の全面に単結晶のSi層13を形成する。このSi層13は、例えばエピタキシャル成長法で形成する。そして、図3(A)及び(B)に示すように、Si層13に対してアクティブのパターニングを行う。即ち、図3(A)および(B)に示すように、フォトリソグラフィー及びエッチング技術を用いて、Si層13を部分的にエッチングして、素子領域(ここでは、SOI構造を形成する領域)及び、溝h1の素子領域側にSi層13を残しつつ、それ以外のSi基板1上からSi層13を除去する。続いて、Si層13の下から露出してくるSiGe層11及びSi−buffer層(図示せず)を順次エッチングして溝h2を形成する。
これにより、Si層13で覆われているSiGe層11の側面が、溝h2に露出することとなる。また、この溝h2の形成と同時に、Si基板1上には、アクティブと支持体とを兼ねたSi層13が形成されることとなる。即ち、図3(A)及び(B)において、Si層13のうちの素子領域に形成された部位が後でSOI層となる部位であり、溝h1に形成された部位13aがSOI層を支えるための脚部である。
なお、溝h2を形成するエッチング工程では、図3(B)に示すように、Si基板1の表面でエッチングを止めるようにしてもよいし、Si基板1をオーバーエッチングして溝h2を深くしてもよい。また、この第1実施形態では、後のBOX酸化工程においてSi層13の脚部13a全てをSiO2とするために、その幅L1が(Si層13に対する支持能力を損なわない程度に)短かく形成されている。
次に、図3(A)および(B)において、溝h2を介してフッ硝酸溶液をSiGe層11の側面に接触させて、SiGe層11を選択的にエッチングして除去する。これにより、図4(A)および(B)に示すように、Si基板1とSi層13との間に空洞部25を形成する。ここで、フッ硝酸溶液を用いたウェットエッチングでは、Siと比べてSiGeのエッチングレートが大きい(即ち、Siに対するエッチングの選択比が大きい)ので、Si基板1及びSi層13を残しつつSiGe層11だけをエッチングして除去することが可能である。空洞部25を形成した後も、Si層13はその脚部13aによって、そのままSi基板1上で支えられることとなる。図4(B)に示すように、空洞部25の形成後、Si層13に対する上下の構造は(Si層13に近接する範囲で)空間となっている。
次に、図5(A)および(B)に示すように、Si基板1及びSi層13を熱酸化して、空洞部内に埋め込み酸化膜31を形成する(BOX酸化工程)。このBOX酸化工程では、Si基板1から空洞部内へ熱酸化膜が成長してくると共に、Si層13から空洞部内へ熱酸化膜が成長してくる。そして、空洞部内の高さ方向の中心付近で、これら上下方向からそれぞれ成長してきた熱酸化膜同士が接触して、埋め込み酸化膜(即ち、BOX層)31が形成される。
ここで、本実施の形態では、Si層13に対する上下の構造は空間となっており、その脚部はSi基板1に直接形成されている状態で、BOX酸化工程が行われる。Si層13と、これを固定しているSi基板1は共に単結晶Siであり、その熱膨張係数は同一である。また、BOX酸化の進行に伴って、Si層13の上面と下面とにそれぞれ形成される熱酸化膜は共にSiO2であり、これらの熱膨張係数は当然に同一である。従って、図5(A)及び(B)に示すBOX酸化工程では、Si層13はSi基板1から反りを増長するような外力を受けず、また、Si層13の下面が熱酸化膜から受ける外力と、Si層13の上面が熱酸化膜から受ける外力はほぼつり合うので、Si層13の反りを抑制することができる。
また、このBOX酸化工程では、Si層13の脚部が全てSiO2となり、埋め込み酸化膜31の一部となる。従って、BOX酸化後には、Si層(即ち、SOI層)13とSi基板1との間は、埋め込み酸化膜等31によって完全に分離された状態となる。
なお、本発明では、Si層13の脚部が大きすぎたり、熱酸化の温度が低かったり、或いは、熱酸化の時間が短かったりした場合には、脚部の全てを熱酸化することができない可能性がある。そこで、本発明では、半導体装置を製造する前に予め実験又はシミュレーション等を行って、Si層13に対する支持能力を十分維持しつつ、BOX酸化工程において不足無く酸化が行わるように、最適な脚部の幅L1を導出しておくことが好ましい。
また、Si層13の酸化を十分に行うためには、BOX酸化工程における熱酸化の温度を高め、又はその時間を長くする方法もあるが、一般に、熱酸化の温度及び時間を調整すると、Si層13とは関係ない領域の不純物濃度等にも影響を与えてしまうので、脚部の幅L1を調整する方が簡単である。
次に、図5(A)及び(B)において、CVDなどの方法によりSi基板1上の全面に絶縁膜を堆積して溝を埋め込む。ここで堆積する絶縁膜は、例えばSiO2膜である。次に、Si基板1の全面に形成した絶縁膜を例えばCMPにより平坦化し、続いて、例えばBHFでウェットエッチングして、Si層13上から絶縁膜を完全に取り除く。このとき、埋め込み酸化膜31内の界面は密着しているので、当該界面へのBHFの侵入は防がれる。このようにして、図6(A)及び(B)に示すように、埋め込み酸化膜31及び絶縁膜33によって周囲から素子分離された島状のSOI構造がSi基板1上に完成する。
以上説明したように、本発明の第1実施形態に係る半導体装置の製造方法によれば、BOX酸化工程において、従来のSBSI法とは異なり、Si層13をSiO2等からなる支持体で支える必要がない。空洞部25を形成した後も、Si層13はその脚部13aによって、そのままSi基板1上で支えられる。従って、Si層13の反りを抑制することができる。
これにより、Si基板1の上面から空洞部25内に向けて成長してくる熱酸化膜と、Si層13の下面から空洞部内に向けて成長してくる熱酸化膜とを密着させることができ、熱酸化膜同士の界面に隙間の無い埋め込み酸化膜31を形成することができる。その結果、後の工程で、上記界面へのBHF等の侵入を防ぐことができ、Si基板1上からのSi層13の剥がれを防止することができる。
この第1実施形態では、Si−buffer層を含むSi基板1が本発明の「半導体基板」に対応し、SiGe層11が本発明の「第1半導体層」に対応し、Si層13が本発明の「第2半導体層」に対応している。また、溝h1が本発明の「第1溝」に対応し、溝h2が本発明の「第2溝」に対応している。
(2)第2実施形態
上記の第1実施形態では、BOX酸化工程でSi層13の脚部13aを全て熱酸化するために、脚部13aの幅L1を短めに形成する場合について説明した。しかしながら、本発明では、上記脚部13aを大きめに形成しても良い。その場合には、BOX酸化後に当該脚部13aをエッチングすることで、Si層13とSi基板1との間を電気的に分離すれば良い。第2実施形態では、このような例について説明する。
図7〜図12は、本発明の第2実施形態に係る半導体装置の製造方法を示す図であり、図7(A)〜図12(A)は平面図、図7(B)〜図12(B)は図7(A)〜図12(A)をX7−X´7〜X12−X´12線でそれぞれ切断したときの断面図である。なお、図7〜図12において、図1〜図6と同一の構成及び同一の機能を有する部分には同一の符号を付し、その詳細な説明は省略する。
図7(A)及び(B)に示すように、この第2実施形態では、Si層13の脚部の幅L2がL1よりも長くなっており(即ち、L1<L2)、第1実施形態と比べて、Si層13をより安定して支えることができるようになっている。このように、Si層13に対するアクティブのパターニングを行った後で、溝h2を介してSiGe層11をエッチングして除去する。これにより、図8(A)及び(B)に示すように、Si基板1とSi層13との間に空洞部25を形成する。SiGe層のエッチングには、第1実施形態と同様、例えばフッ硝酸溶液を用いる。
次に、図9(A)及び(B)に示すように、Si基板1及びSi層13を熱酸化して、空洞部内に埋め込み酸化膜31を形成する(BOX酸化工程)。このBOX酸化工程では、Si層13の脚部13aの幅が長めに形成されているため、脚部13aの一部が熱酸化されずに残っている。次に、図10(A)及び(B)に示すように、フォトリソグラフィー技術を用いて、Si層13のうちのSOI構造として残す部分を覆い、脚部13aの上方を露出するレジストパターンR1を形成する。そして、このレジストパターンR1をマスクに、熱酸化膜で覆われている脚部13aをエッチングして除去する。これにより、図11(A)及び(B)に示すように、SOI構造の両側でSi基板1の表面が露出する。エッチングを終了した後で、レジストパターンR1を除去する。
その後、例えばCVDなどの方法により、Si基板1上の全面に絶縁膜を堆積する。そして、この絶縁膜を例えばCMPにより平坦化し、さらに、BHFでウェットエッチングして、Si層13上から絶縁膜を完全に取り除く。これにより、図12(A)及び(B)に示すように、埋め込み酸化膜31とSi層13とからなり、埋め込み酸化膜31及び絶縁膜33によって周囲から素子分離された島状のSOI構造がSi基板1上に完成する。この第2実施形態においても、アクティブと支持体とを兼ね備えたSi層13をSi基板1上に形成しており、BOX酸化工程において、Si層13の上下の構造が空間となっているので、第1実施形態と同様の効果を奏することができる。
この第2実施形態では、絶縁膜33が本発明の「絶縁層」に対応している。その他の対応関係は第1実施形態と同じである。
(3)第3実施形態
本発明では、例えば第1、第2実施形態で説明したSOI構造の形成プロセスを利用して、SOI領域との間で段差の少ないバルク領域を形成することが可能である。第3実施形態では、このような例について説明する。
図13〜図18は、本発明の第3実施形態に係る半導体装置の製造方法を示す図であり、図13(A)〜図18(A)は平面図、図13(B)〜図18(B)は図13(A)〜図18(A)をX13−X´18〜X13−X´18線でそれぞれ切断したときの断面図である。なお、図13〜図18において、図1〜図12と同一の構成及び同一の機能を有する部分には同一の符号を付し、その詳細な説明は省略する。
図13(A)及び(B)に示すように、この第3実施形態では、Si層13の脚部13aがそのままX軸方向に沿って延ばされており、脚部13aに対しては、その長さを調整するようなエッチングが施されていない。そのため、第1実施形態と比べて、Si基板1上におけるSi層13の安定性がよりいっそう高くなっている。このようにアクティブのパターニングを行った後で、溝h2を介してSiGe層11をエッチングして除去する。これにより、図14(A)及び(B)に示すように、Si基板1とSi層13との間に空洞部25を形成する。SiGe層のエッチングには、第1実施形態と同様、例えばフッ硝酸溶液を用いる。
次に、図15(A)及び(B)に示すように、Si基板1及びSi層13を熱酸化して、空洞部内に埋め込み酸化膜31を形成する(BOX酸化工程)。このBOX酸化工程では、脚部13aの大部分が熱酸化されずに残る。また、Si層13及びその脚部13aの上面には熱酸化膜31aが全体的に形成される。
次に、図16(A)及び(B)に示すように、フォトリソグラフィー技術を用いて、バルク領域とSOI領域との境界部を露出し、それ以外の領域上を覆うレジストパターンR2を形成する。そして、このレジストパターンR2をマスクに、境界部の熱酸化膜31a及びSi層13、埋め込み酸化膜31をエッチングする。これにより、図17(A)〜(C)に示すように、Si基板1を底面とする溝h3を形成する。
なお、溝h3を形成するエッチング工程では、Si基板1の表面でエッチングを止めるようにしてもよいし、図17(B)に示すように、Si基板1をオーバーエッチングして溝h3を深くしてもよい。溝h3を形成した後で、レジストパターンを除去する。
その後、例えばCVDなどの方法により、Si基板1上の全面に絶縁膜を堆積して溝h3を埋め込む。そして、この絶縁膜を例えばCMPにより平坦化し、さらに、BHFでウェットエッチングして、Si層13上から絶縁膜や熱酸化膜を完全に取り除く。これにより、図18(A)及び(B)に示すように、埋め込み酸化膜31とSi層13とからなり、埋め込み酸化膜31及び絶縁膜34によって周囲から素子分離された島状のSOI構造がSi基板1上に完成する。
この第3実施形態においても、アクティブと支持体とを兼ね備えたSi層13をSi基板1上に形成しており、BOX酸化工程において、Si層13の上下の構造が空間となっているので、第1実施形態と同様の効果を奏することができる。また、この第3実施形態では、SOI構造の形成プロセスを利用して、バルク領域のSi基板1上にSi層13aを直接形成することができ、バルク領域の高さをSi層13aで嵩上げすることができる。従って、工程数の増加を抑えつつ、バルク領域とSOI領域との間の段差を低減することができ、半導体装置の平坦化に寄与することができる。
この第3実施形態では、溝h3が本発明の「第3溝」に対応し、絶縁膜34が本発明の「絶縁膜」に対応している。その他の対応関係は、第1実施形態と同じである。
第1実施形態に係る半導体装置の製造方法を示す図(その1)。 第1実施形態に係る半導体装置の製造方法を示す図(その2)。 第1実施形態に係る半導体装置の製造方法を示す図(その3)。 第1実施形態に係る半導体装置の製造方法を示す図(その4)。 第1実施形態に係る半導体装置の製造方法を示す図(その5)。 第1実施形態に係る半導体装置の製造方法を示す図(その6)。 第2実施形態に係る半導体装置の製造方法を示す図(その1)。 第2実施形態に係る半導体装置の製造方法を示す図(その2)。 第2実施形態に係る半導体装置の製造方法を示す図(その3)。 第2実施形態に係る半導体装置の製造方法を示す図(その4)。 第2実施形態に係る半導体装置の製造方法を示す図(その5)。 第2実施形態に係る半導体装置の製造方法を示す図(その6)。 第3実施形態に係る半導体装置の製造方法を示す図(その1)。 第3実施形態に係る半導体装置の製造方法を示す図(その2)。 第3実施形態に係る半導体装置の製造方法を示す図(その3)。 第3実施形態に係る半導体装置の製造方法を示す図(その4)。 第3実施形態に係る半導体装置の製造方法を示す図(その5)。 第3実施形態に係る半導体装置の製造方法を示す図(その6)。 従来例に係る半導体装置の製造方法を示す図(その1)。 従来例に係る半導体装置の製造方法を示す図(その2)。 従来例に係る半導体装置の製造方法を示す図(その3)。 従来例の問題点を示す図。 Si層における反りの発生メカニズムを説明する図。
符号の説明
1 Si基板、11 SiGe層、13 Si層(SOI層)、13a 脚部、25 空洞部、31 埋め込み酸化膜(BOX層)、31a 熱酸化膜、33、34 絶縁膜、h1、h2、h3 溝、R1、R2 レジストパターン

Claims (7)

  1. 半導体基板上に第1半導体層を形成する工程と、
    前記第1半導体層を部分的にエッチングして、前記半導体基板上に前記第1半導体層を底面とする第1溝を形成する工程と、
    前記第1溝が埋め込まれ且つ前記第1半導体層が覆われるようにして前記半導体基板上に第2半導体層を形成する工程と、
    前記第2半導体層を部分的にエッチングして、前記第2半導体層下から前記第1半導体層を露出させる第2溝を形成する工程と、
    前記第2溝を介して前記第1半導体層をエッチングすることによって、前記第2半導体層と前記半導体基板との間に空洞部を形成する工程と、
    前記空洞部の内部に面する前記半導体基板及び前記第1半導体層の各表面を熱酸化して、当該空洞部内に埋め込み酸化膜を形成する工程と、を含み、
    前記第2半導体層を部分的にエッチングする工程では、
    前記空洞部を形成した後も前記第2半導体層が前記半導体基板上でそのまま支えられるように当該第2半導体層の脚部を前記第1溝内に残しておく、ことを特徴とする半導体装置の製造方法。
  2. 前記第2溝を形成する工程では、前記第2半導体層及びその下の前記第1半導体層を順次エッチングすることによって当該第2溝を形成する、ことを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記埋め込み酸化膜を形成する際に前記第2半導体層の前記脚部が全て熱酸化されるように、前記脚部の幅を短めに形成する工程、をさらに含むことを特徴とする請求項1又は請求項2に記載の半導体装置の製造方法。
  4. 前記埋め込み酸化膜を形成した後で、前記第2半導体層の前記脚部をエッチングして除去する工程と、
    前記脚部を除去した後で、前記半導体基板上の全面に絶縁層を堆積する工程と、
    前記絶縁層に平坦化処理を施して当該絶縁層を前記第2半導体層上から除去する工程と、を含むことを特徴とする請求項1又は請求項2に記載の半導体装置の製造方法。
  5. 前記第1溝を形成する工程では、前記第1半導体層を部分的にエッチングしてバルク領域の前記半導体基板を露出させ、
    前記第2半導体層を形成する工程では、前記バルク領域の前記半導体基板上に前記第2半導体層が直接形成されるように当該第2半導体層を形成する、ことを特徴とする請求項1から請求項4の何れか一項に記載の半導体装置の製造方法。
  6. 前記第2半導体層を部分的にエッチングして、前記埋め込み酸化膜上に前記第2半導体層が積層された構造を有する領域と、前記バルク領域との間に、前記半導体基板を底面とする第3溝を形成する工程と、
    前記第3溝を絶縁膜で埋め込む工程と、をさらに含むことを特徴とする請求項5に記載の半導体装置の製造方法。
  7. 前記半導体基板は単結晶のSi基板であり、
    前記第2半導体層を形成する工程では、前記第2半導体層として単結晶のSi層をエピタキシャル成長法で形成することを特徴とする請求項1から請求項6の何れか一項に記載の半導体装置の製造方法。
JP2007032600A 2007-02-13 2007-02-13 半導体装置の製造方法 Pending JP2008198802A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007032600A JP2008198802A (ja) 2007-02-13 2007-02-13 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007032600A JP2008198802A (ja) 2007-02-13 2007-02-13 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2008198802A true JP2008198802A (ja) 2008-08-28

Family

ID=39757486

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007032600A Pending JP2008198802A (ja) 2007-02-13 2007-02-13 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2008198802A (ja)

Similar Documents

Publication Publication Date Title
JP4466668B2 (ja) 半導体装置の製造方法
JP2006237455A (ja) 半導体装置とその製造方法
JP2007227601A (ja) 半導体装置および半導体装置の製造方法
JP4852275B2 (ja) 半導体基板の製造方法及び、半導体装置の製造方法
JP2008198802A (ja) 半導体装置の製造方法
JP4678163B2 (ja) 半導体基板の製造方法および半導体装置の製造方法
JP2008028359A (ja) 半導体装置の製造方法
JP2008135711A (ja) 半導体装置の製造方法、および半導体装置
JP4696640B2 (ja) 半導体装置の製造方法
JP2008103458A (ja) 半導体装置の製造方法
JP4867396B2 (ja) 半導体装置及びその製造方法
JP2011138876A (ja) 半導体装置及びその製造方法
JP2009164216A (ja) 半導体装置の製造方法
JP2000294623A (ja) 誘電体分離基板の製造方法
JP4349421B2 (ja) 半導体装置の製造方法
JP4595474B2 (ja) 半導体基板の製造方法および半導体装置の製造方法
JP2006344769A (ja) 半導体装置および半導体装置の製造方法
JP2012160599A (ja) 半導体装置の製造方法
JP4696518B2 (ja) 半導体基板の製造方法および半導体装置の製造方法
JP2008235316A (ja) 半導体装置の製造方法
JP4670490B2 (ja) 半導体装置および半導体装置の製造方法
JP4649282B2 (ja) 半導体基板の製造方法及び、半導体装置の製造方法
JP2009176856A (ja) 半導体装置の製造方法
JP2006100322A (ja) 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法
JP2008244106A (ja) 半導体装置の製造方法