JP2008198072A - リアルタイム計算機 - Google Patents
リアルタイム計算機 Download PDFInfo
- Publication number
- JP2008198072A JP2008198072A JP2007034677A JP2007034677A JP2008198072A JP 2008198072 A JP2008198072 A JP 2008198072A JP 2007034677 A JP2007034677 A JP 2007034677A JP 2007034677 A JP2007034677 A JP 2007034677A JP 2008198072 A JP2008198072 A JP 2008198072A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- processing
- load
- real
- processors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
【課題】 従来の計算機は、最大処理負荷に必要となるプロセッサの周波数、メモリ容量等に基づいた構成をとる必要があり、その結果、処理負荷に係らずプロセッサ周波数は最大周波数で一定であり、処理実行時以外のアイドル状態においても、プロセッサは同一周波数で動作しており、消費電力は高い状態でほぼ一定であるという課題があった。
【解決手段】 規定の処理時間内において処理周期毎に周期的に処理を実行するプロセッサを備えたリアルタイム計算機であって、前記処理周期毎に前記プロセッサの処理負荷を予測し、予測した処理負荷の結果に基づいて、前記処理周期毎に、前記プロセッサの動作周波数と、前記プロセッサを冷却する冷却ファンの回転数と、前記プロセッサが使用するメモリ領域と、を制御する負荷予測・制御部を備えるようにした。
【選択図】 図1
【解決手段】 規定の処理時間内において処理周期毎に周期的に処理を実行するプロセッサを備えたリアルタイム計算機であって、前記処理周期毎に前記プロセッサの処理負荷を予測し、予測した処理負荷の結果に基づいて、前記処理周期毎に、前記プロセッサの動作周波数と、前記プロセッサを冷却する冷却ファンの回転数と、前記プロセッサが使用するメモリ領域と、を制御する負荷予測・制御部を備えるようにした。
【選択図】 図1
Description
この発明は、規定の処理時間内で周期的に処理を実行するリアルタイム計算機において、処理負荷に応じて消費電力を制御すると共に、システムの一部に何らかの障害が発生した場合でもシステムを停止せずに継続処理可能なフォールトトレラント(fault tolerant)を兼ね備えたリアルタイム計算機に関するものである。
従来のリアルタイム計算機は、性能を決定する際、最大処理負荷時に必要となるプロセッサの周波数、メモリ容量等に基づいた構成をとる必要があった。消費電力低減のための方策としては、スタンバイモード、休止モード等があるが、計算機自体(プロセッサ、メモリ等)の動作を動的に制御するものではない。
一方、リアルタイム計算機の用途としては、航空機や人工衛星への搭載など省スペース、省電力、高信頼性を要求される分野で使用されることが多い。これらの分野では、特に、可能な限りの低消費電力化及び高信頼性化を図る必要がある。
一方、リアルタイム計算機の用途としては、航空機や人工衛星への搭載など省スペース、省電力、高信頼性を要求される分野で使用されることが多い。これらの分野では、特に、可能な限りの低消費電力化及び高信頼性化を図る必要がある。
応答時間に対する要求が課されたタスクを実行するプロセッサに関して、動作周波数と電源電圧をシステム稼動中に変化させるハードウェア機構を備えることにより消費電力を削減する演算処理システムが開示されている(例えば、特許文献1参照)。
特許文献1に開示された演算処理システムでは、GUI(Graphical User Interface)入力のように比較的応答速度が遅い動作でもユーザの使用感に悪影響を与えないタスクに対して一定期間、動作周波数を低下させるとしている。しかしながら、GUIのようなイベントが発生したときのみクロック周波数の低減により消費電力を削減できるものの、それ以外の処理においては消費電力を削減する効果はない。
特許文献1に開示された演算処理システムでは、GUI(Graphical User Interface)入力のように比較的応答速度が遅い動作でもユーザの使用感に悪影響を与えないタスクに対して一定期間、動作周波数を低下させるとしている。しかしながら、GUIのようなイベントが発生したときのみクロック周波数の低減により消費電力を削減できるものの、それ以外の処理においては消費電力を削減する効果はない。
従来のリアルタイム計算機では、最大処理負荷時に必要となるプロセッサの周波数、メモリ容量等に基づいた構成をとる必要があり、その結果、処理負荷に係らずプロセッサ周波数は最大周波数で一定であり、処理実行時以外のアイドル状態においても、プロセッサは同一周波数で動作しており、消費電力は高い状態でほぼ一定であるという課題があった。
また、メモリ容量も同様に、各々の処理で使用するメモリ領域以外に関してもDRAMにおけるリフレッシュ動作等を常に実施する必要があり、消費電力が高くなるという課題があった。
この発明に係わるリアルタイム計算機は、規定の処理時間内において処理周期毎に周期的に処理を実行するプロセッサを備えたリアルタイム計算機であって、前記処理周期毎に前記プロセッサの処理負荷を予測し、予測した処理負荷の結果に基づいて、前記処理周期毎に、前記プロセッサの動作周波数と、前記プロセッサを冷却する冷却ファンの回転数と、前記プロセッサが使用するメモリ領域と、を制御する負荷予測・制御部を備えるようにした。
この発明によれば、低消費電力化及び高信頼性化を図ることが可能となる。特に、リアルタイム計算機が搭載されることが多い航空機や人工衛星など、省スペース、省電力、高信頼性を要求される分野において、低消費電力化及び高信頼性化の顕著な効果を奏する。
実施の形態1.
図1は、この発明の実施の形態1に係るリアルタイム計算機の構成図である。
図1において、1はオペレーティングシステムやアプリケーションプログラムを処理するプロセッサ、2はプログラムやデータを格納するメモリ、3はプロセッサ1を冷却するための冷却ファン、4はプロセッサ1に内蔵される演算器、5はプログラムの実行にあたりプロセッサ1にかかる負荷を予測してプロセッサ1とメモリ2と冷却ファン3を制御する負荷予測/制御器、100は入力情報である。入力情報100とはプログラムであり、プログラムの処理に用いるデータ類である。メモリ2は、複数のメモリ領域2a、2b、・・・、2nに分割されており、図示しないメモリ管理テーブルにより領域の割り当て及び開放の制御が行われる。
図2は、負荷予測/制御器5の構成を示すブロック図である。負荷予測/制御器5は、入力情報100を入力しプロセッサ1が行う処理内容を認識する処理認識・スケジューリング部61と、プロセッサ1の負荷予測値が処理周期毎に対応して格納された負荷予測テーブル62と、負荷予測テーブル62を参照して負荷予測の結果を出力する予測結果出力部63とからなる負荷予測部51と、負荷予測部51からの情報に基づき、メモリ2、冷却ファン3、プロセッサ1を制御する制御器52とを備えている。
図1は、この発明の実施の形態1に係るリアルタイム計算機の構成図である。
図1において、1はオペレーティングシステムやアプリケーションプログラムを処理するプロセッサ、2はプログラムやデータを格納するメモリ、3はプロセッサ1を冷却するための冷却ファン、4はプロセッサ1に内蔵される演算器、5はプログラムの実行にあたりプロセッサ1にかかる負荷を予測してプロセッサ1とメモリ2と冷却ファン3を制御する負荷予測/制御器、100は入力情報である。入力情報100とはプログラムであり、プログラムの処理に用いるデータ類である。メモリ2は、複数のメモリ領域2a、2b、・・・、2nに分割されており、図示しないメモリ管理テーブルにより領域の割り当て及び開放の制御が行われる。
図2は、負荷予測/制御器5の構成を示すブロック図である。負荷予測/制御器5は、入力情報100を入力しプロセッサ1が行う処理内容を認識する処理認識・スケジューリング部61と、プロセッサ1の負荷予測値が処理周期毎に対応して格納された負荷予測テーブル62と、負荷予測テーブル62を参照して負荷予測の結果を出力する予測結果出力部63とからなる負荷予測部51と、負荷予測部51からの情報に基づき、メモリ2、冷却ファン3、プロセッサ1を制御する制御器52とを備えている。
次に、動作について図1〜図4を参照して説明する。
リアルタイム計算機は、規定の時間内においてタスクと呼ばれる処理を周期的に実行するものであり、各タスクの処理負荷はタスク処理内容及び入力情報の量に依存する。
処理認識・スケジューリング部61は、入力情報100を入力するとプロセッサ1が実行すべき処理をタスク処理内容と入力情報を基に認識する。そして、一定の時間間隔で区分されたプロセッサ1の処理周期毎に、その処理周期の間にプロセッサ1にかかる負荷を予測して、処理周期n(プロセッサ1の処理時刻)に対する負荷予測値を示した負荷予測テ−ブル62を作成する。負荷予測テーブル62の一例を図3に示す。図3の例では、タスク1、タスク2及びタスク3を一連の処理として、その一連の処理の先頭で入力情報100が入力される例を示している。負荷予測値は、各タスクにおける入力情報の単位情報量当りの処理負荷と入力情報量を積算することにより算出される。ここで、各タスクにおける入力情報の単位情報量当りの処理負荷及びプロセッサの最大処理負荷は、あらかじめ処理認識・スケジューリング部61に設定しておく。ここでは、プロセッサの最大処理負荷を100として、処理周期1(処理時刻がT1a〜T1bの間)ではタスク1を実行するため単位情報量あたりの処理負荷が10、入力情報量が10であるため負荷予測値が10×10=100、すなわち最大の負荷がかかっている状態であると予測し、処理周期2(処理時刻がT2a〜T2bの間)ではタスク2を実行するため単位情報量あたりの処理負荷が6、入力情報量が10であるため負荷予測値が6×10=60まで低減すると予測していることを示している。
リアルタイム計算機は、規定の時間内においてタスクと呼ばれる処理を周期的に実行するものであり、各タスクの処理負荷はタスク処理内容及び入力情報の量に依存する。
処理認識・スケジューリング部61は、入力情報100を入力するとプロセッサ1が実行すべき処理をタスク処理内容と入力情報を基に認識する。そして、一定の時間間隔で区分されたプロセッサ1の処理周期毎に、その処理周期の間にプロセッサ1にかかる負荷を予測して、処理周期n(プロセッサ1の処理時刻)に対する負荷予測値を示した負荷予測テ−ブル62を作成する。負荷予測テーブル62の一例を図3に示す。図3の例では、タスク1、タスク2及びタスク3を一連の処理として、その一連の処理の先頭で入力情報100が入力される例を示している。負荷予測値は、各タスクにおける入力情報の単位情報量当りの処理負荷と入力情報量を積算することにより算出される。ここで、各タスクにおける入力情報の単位情報量当りの処理負荷及びプロセッサの最大処理負荷は、あらかじめ処理認識・スケジューリング部61に設定しておく。ここでは、プロセッサの最大処理負荷を100として、処理周期1(処理時刻がT1a〜T1bの間)ではタスク1を実行するため単位情報量あたりの処理負荷が10、入力情報量が10であるため負荷予測値が10×10=100、すなわち最大の負荷がかかっている状態であると予測し、処理周期2(処理時刻がT2a〜T2bの間)ではタスク2を実行するため単位情報量あたりの処理負荷が6、入力情報量が10であるため負荷予測値が6×10=60まで低減すると予測していることを示している。
次に、予測結果出力部63は負荷予測テーブル62を参照し、負荷予測値に基づいて、処理周期nにおけるプロセッサ1とメモリ2と冷却ファン3の動作の制御内容を決定して、制御情報101を制御器52に出力する。
ここでは、予測結果出力部63は以下の(A1)〜(A3)を行う。
(A1)予測結果出力部63は、処理周期nにおける負荷予測値に基づき、規定の周期内で処理を実行するための最適なプロセッサ1の周波数fを算出する。算出方法は、プロセッサの処理性能が動作周波数に比例すること、最大処理負荷における動作周波数が最大動作周波数であることから、処理周期nにおける動作周波数は、最大処理負荷時に対する負荷予測値の比率を最大動作周波数に掛けた値となる。図3の例では、最大負荷が100であり、処理周期2では負荷予測値が60であることから動作周波数は最大動作周波数の(60/100)×100=60(%)となる。
(A2)上記(1)で算出した周波数で動作するプロセッサ1を冷却するために必要となる冷却ファン3の回転数gを算出する。
(A3)処理周期nにおいてプロセッサ1が処理を実行するにあたり、必要となるメモリ領域Mを算出する。
ここでは、予測結果出力部63は以下の(A1)〜(A3)を行う。
(A1)予測結果出力部63は、処理周期nにおける負荷予測値に基づき、規定の周期内で処理を実行するための最適なプロセッサ1の周波数fを算出する。算出方法は、プロセッサの処理性能が動作周波数に比例すること、最大処理負荷における動作周波数が最大動作周波数であることから、処理周期nにおける動作周波数は、最大処理負荷時に対する負荷予測値の比率を最大動作周波数に掛けた値となる。図3の例では、最大負荷が100であり、処理周期2では負荷予測値が60であることから動作周波数は最大動作周波数の(60/100)×100=60(%)となる。
(A2)上記(1)で算出した周波数で動作するプロセッサ1を冷却するために必要となる冷却ファン3の回転数gを算出する。
(A3)処理周期nにおいてプロセッサ1が処理を実行するにあたり、必要となるメモリ領域Mを算出する。
予測結果出力部63は処理周期毎に上記(A1)〜(A3)の算出を行い、制御の内容を示した制御リスト70を作成する。制御リスト70の一例を図4に示す。予測結果出力部63は負荷予測テーブル62が更新される度に制御リスト70を更新し、制御情報101としてこの制御リスト70を出力する。
制御器52は、予測結果出力部63が出力する制御情報101を入力し、以下の(B1)〜(B4)を行う。
(B1)プロセッサ1に対しプロセッサの動作周波数を設定する周波数制御信号111を周波数fに設定して出力する。
(B2)冷却ファン3に対し冷却ファンの回転数を設定する冷却ファン制御信号112を回転数gに設定して出力する。
(B3)メモリ2に対しメモリ領域を設定するメモリ制御信号113を領域Mに設定して出力する。領域Mの設定においては、使用するメモリ領域の割り当てをリフレッシュ等のハードウェアの制御単位で割り当てることにより、使用しない制御単位のメモリ領域に対するリフレッシュ等の動作を停止することができる。
(B4)上記(B1)〜(B3)と共に、プロセッサに内蔵する演算器4に対し、実行するタスクの処理内容及び入力情報100に基づき、演算処理に必要となるデータビット長を算出し、使用しないビットに関する演算動作を制御する。制御方法としては、例として、入力情報100のワード単位での回路の動作制限によって使用しないワードの回路動作を停止することにより電力の消費を抑制する。
(B1)プロセッサ1に対しプロセッサの動作周波数を設定する周波数制御信号111を周波数fに設定して出力する。
(B2)冷却ファン3に対し冷却ファンの回転数を設定する冷却ファン制御信号112を回転数gに設定して出力する。
(B3)メモリ2に対しメモリ領域を設定するメモリ制御信号113を領域Mに設定して出力する。領域Mの設定においては、使用するメモリ領域の割り当てをリフレッシュ等のハードウェアの制御単位で割り当てることにより、使用しない制御単位のメモリ領域に対するリフレッシュ等の動作を停止することができる。
(B4)上記(B1)〜(B3)と共に、プロセッサに内蔵する演算器4に対し、実行するタスクの処理内容及び入力情報100に基づき、演算処理に必要となるデータビット長を算出し、使用しないビットに関する演算動作を制御する。制御方法としては、例として、入力情報100のワード単位での回路の動作制限によって使用しないワードの回路動作を停止することにより電力の消費を抑制する。
図5は、プロセッサ1、メモリ2、冷却ファン3が制御された結果を示した図である。制御リスト70に従い、負荷予測が低下する処理周期2においては、プロセッサ周波数はf1からf2に下がり(f2<f1)、メモリ領域はM2に制限される(M2の領域<M1の領域)。また、プロセッサ1を冷却する冷却ファン3の回転数をg2に下がる(g2<g1)。
このように、処理負荷が低下する処理周期(処理周期2)においては、負荷量に応じてプロセッサの動作周波数を削減することにより消費電力を省くことができる。また、動作周波数を削減することにより、動作周波数の増加に従って増大するプロセッサの発熱を抑えることができる。発生する発熱量が下がることからプロセッサを冷却する冷却ファンの回転数を抑えることができ、結果として回転数に対応した消費電力を省くことができる。 また、メモリ領域をM2に制限することから、データの内容保持のための電源を減らして消費電力を省くことができる。
また、実行するタスク毎に演算処理に必要となるデータビット長を算出して演算動作を制御するようにしたので、演算器の無駄な動作を抑制することで回路規模(=消費電力)を省くことができる。例えば、演算器が乗算器の場合、入力データビット長が半分になれば、回路規模(=消費電力)は、およそ1/4とすることができる。これは、1ワードの入力データに対する乗算を、1バイトの乗算を4回(下位ワード×下位ワード、下位ワード×上位ワード、上位ワード×下位ワード、上位ワード×上位ワード)実行し、その結果を加算するような形態の乗算器においては、乗算を4回実施する必要があり、たとえ入力データビット長が半分となっても使用しない上位バイトを0として回路を動作させるため電力を消費してしまう。一方、使用しない上位バイトの回路動作を停止させた場合。1バイトの入力データの乗算では、1バイトの乗算1回のみで実施できる。
このように、処理負荷が低下する処理周期(処理周期2)においては、負荷量に応じてプロセッサの動作周波数を削減することにより消費電力を省くことができる。また、動作周波数を削減することにより、動作周波数の増加に従って増大するプロセッサの発熱を抑えることができる。発生する発熱量が下がることからプロセッサを冷却する冷却ファンの回転数を抑えることができ、結果として回転数に対応した消費電力を省くことができる。 また、メモリ領域をM2に制限することから、データの内容保持のための電源を減らして消費電力を省くことができる。
また、実行するタスク毎に演算処理に必要となるデータビット長を算出して演算動作を制御するようにしたので、演算器の無駄な動作を抑制することで回路規模(=消費電力)を省くことができる。例えば、演算器が乗算器の場合、入力データビット長が半分になれば、回路規模(=消費電力)は、およそ1/4とすることができる。これは、1ワードの入力データに対する乗算を、1バイトの乗算を4回(下位ワード×下位ワード、下位ワード×上位ワード、上位ワード×下位ワード、上位ワード×上位ワード)実行し、その結果を加算するような形態の乗算器においては、乗算を4回実施する必要があり、たとえ入力データビット長が半分となっても使用しない上位バイトを0として回路を動作させるため電力を消費してしまう。一方、使用しない上位バイトの回路動作を停止させた場合。1バイトの入力データの乗算では、1バイトの乗算1回のみで実施できる。
このように、この発明によれば、プロセッサにかかる負荷を予測し、予測結果に基づき、プロセッサの動作周波数、使用するメモリ領域、プロセッサ冷却用ファンの回転数を、周期的に制御するようにした。これにより、計算機の消費電力を削減することができる。
また、この演算処理に必要となるデータビット長を算出して演算動作を制御するようにしたので、回路規模(=消費電力)を省くことができ、結果として、計算機の消費電力を削減することができる。
特に、この発明によれば、リアルタイム計算機が搭載されることが多い航空機や人工衛星など、省スペース、省電力、高信頼性を要求される分野において、低消費電力化を図ることができる。
また、この演算処理に必要となるデータビット長を算出して演算動作を制御するようにしたので、回路規模(=消費電力)を省くことができ、結果として、計算機の消費電力を削減することができる。
特に、この発明によれば、リアルタイム計算機が搭載されることが多い航空機や人工衛星など、省スペース、省電力、高信頼性を要求される分野において、低消費電力化を図ることができる。
実施の形態2.
図6は、この発明の実施の形態2に係るリアルタイム計算機の構成図である。
図6において、1a〜1dはプロセッサ、5は負荷予測/制御器、100は入力情報である。図7は、プロセッサの制御結果を示す図である。
次に、動作について説明する。プロセッサ1a〜1dは、実施の形態1で示した形態をとるプロセッサであり、全体として分散処理が可能なリアルタイム計算機を構成する。負荷予測/制御器5は、実行するプログラムの処理内容及び入力情報100に基づき、個々のプロセッサに対して規定の周期内で処理を実行するための最適な周波数を算出し、個々のプロセッサに対する分散処理内容及び周波数を動的に制御する(図7(a)〜(d))。
図7の例では、処理負荷が小さく1つのプロセッサ1aのみで実行可能な場合は、残りのプロセッサ1b〜1dを停止させることにより消費電力低下を図る(図7(a))。
次に、プロセッサにおいて故障が発生した場合の動作をプロセッサ1bが故障した場合を例に図7により説明する。負荷予測/制御器5は、プロセッサ1bが故障したことを検知したとき、残りのプロセッサ1a、1c、1dを使用しての最適な処理分散及び最適な周波数を算出し、個々のプロセッサに対する分散処理内容及び周波数を動的に制御する。このとき、故障が処理周期途中で発生した場合には、残り処理周期時間内での再配分、再処理の判断を行ない処理の連続性を保つことを可能とする(図7(e))。
図6は、この発明の実施の形態2に係るリアルタイム計算機の構成図である。
図6において、1a〜1dはプロセッサ、5は負荷予測/制御器、100は入力情報である。図7は、プロセッサの制御結果を示す図である。
次に、動作について説明する。プロセッサ1a〜1dは、実施の形態1で示した形態をとるプロセッサであり、全体として分散処理が可能なリアルタイム計算機を構成する。負荷予測/制御器5は、実行するプログラムの処理内容及び入力情報100に基づき、個々のプロセッサに対して規定の周期内で処理を実行するための最適な周波数を算出し、個々のプロセッサに対する分散処理内容及び周波数を動的に制御する(図7(a)〜(d))。
図7の例では、処理負荷が小さく1つのプロセッサ1aのみで実行可能な場合は、残りのプロセッサ1b〜1dを停止させることにより消費電力低下を図る(図7(a))。
次に、プロセッサにおいて故障が発生した場合の動作をプロセッサ1bが故障した場合を例に図7により説明する。負荷予測/制御器5は、プロセッサ1bが故障したことを検知したとき、残りのプロセッサ1a、1c、1dを使用しての最適な処理分散及び最適な周波数を算出し、個々のプロセッサに対する分散処理内容及び周波数を動的に制御する。このとき、故障が処理周期途中で発生した場合には、残り処理周期時間内での再配分、再処理の判断を行ない処理の連続性を保つことを可能とする(図7(e))。
このように、実施形態2に係るリアルタイム計算機は、複数のプロセッサから構成され、処理負荷に応じて使用プロセッサ数及び動作周波数を変化させるようにして消費電力が最小となるように処理分散するものである。
この発明によれば、リアルタイム計算機全体の消費電力を削減することができるとともに、プロセッサ故障発生時における残りのプロセッサへの処理分散および動作周波数の制御による、フォールトトレラントと低消費電力化の両立を図ることが可能となる。
特に、この発明によれば、リアルタイム計算機が搭載されることが多い航空機や人工衛星など、省スペース、省電力、高信頼性を要求される分野において、低消費電力化及び高信頼性化を図ることが可能となる。
この発明によれば、リアルタイム計算機全体の消費電力を削減することができるとともに、プロセッサ故障発生時における残りのプロセッサへの処理分散および動作周波数の制御による、フォールトトレラントと低消費電力化の両立を図ることが可能となる。
特に、この発明によれば、リアルタイム計算機が搭載されることが多い航空機や人工衛星など、省スペース、省電力、高信頼性を要求される分野において、低消費電力化及び高信頼性化を図ることが可能となる。
1 プロセッサ、2 メモリ、3 冷却ファン、4 演算器、5 負荷予測/制御器、10 リアルタイム計算機、51 負荷予測部、52 制御器、61 処理認識・スケジューリング部、62 負荷予測テーブル、63 予測結果出力部、70 制御リスト、100 入力情報、101 制御情報、111 周波数制御信号、112 冷却ファン制御信号、113 メモリ制御信号。
Claims (4)
- 規定の処理時間内において処理周期毎に周期的に処理を実行するプロセッサを備えたリアルタイム計算機であって、
前記処理周期毎に前記プロセッサの処理負荷を予測し、予測した処理負荷の結果に基づいて、前記処理周期毎に、前記プロセッサの動作周波数と、前記プロセッサを冷却する冷却ファンの回転数と、前記プロセッサが使用するメモリ領域と、を制御する負荷予測・制御部を備えることを特徴とするリアルタイム計算機。 - 前記負荷予測・制御部は処理周期毎に前記プロセッサの演算に必要となるデータビット長を算出し、算出したデータビット長に基づいて前記プロセッサの演算動作を制御することを特徴とする請求項1記載のリアルタイム計算機。
- 複数のプロセッサを備え、前記負荷予測・制御部は処理負荷の予測結果に応じて、前記処理周期毎に、使用するプロセッサ数と、使用するプロセッサの動作周波数と、使用するプロセッサを冷却する冷却ファンの回転数と、使用するプロセッサが使うメモリ領域と、を制御することを特徴とする請求項1、2のいずれか記載のリアルタイム計算機。
- 前記負荷予測・制御部は複数あるプロセッサの一部が故障したことを検知すると、故障が発生していないプロセッサの処理負荷を予測し、予測した処理負荷の結果に応じて、前記処理周期毎に、使用するプロセッサ数と、使用するプロセッサの動作周波数と、使用するプロセッサを冷却する冷却ファンの回転数と、使用するプロセッサが使うメモリ領域と、を制御することを特徴とする請求項3に記載のリアルタイム計算機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007034677A JP2008198072A (ja) | 2007-02-15 | 2007-02-15 | リアルタイム計算機 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007034677A JP2008198072A (ja) | 2007-02-15 | 2007-02-15 | リアルタイム計算機 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008198072A true JP2008198072A (ja) | 2008-08-28 |
Family
ID=39756932
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007034677A Pending JP2008198072A (ja) | 2007-02-15 | 2007-02-15 | リアルタイム計算機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008198072A (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010262649A (ja) * | 2009-04-29 | 2010-11-18 | Internatl Business Mach Corp <Ibm> | 冷却セッティングを調整する方法、データ処理システム、およびコンピュータ・プログラム、ならびにプロセッサ・ユニットの冷却を管理する方法 |
JP2011013747A (ja) * | 2009-06-30 | 2011-01-20 | Fujitsu Ltd | 空調制御装置、空調制御方法及び空調制御プログラム |
WO2011046067A1 (ja) * | 2009-10-16 | 2011-04-21 | 日本電気株式会社 | 機器選択システム、機器選択方法、及び機器選択用プログラム |
JP2011170647A (ja) * | 2010-02-19 | 2011-09-01 | Nec Corp | 信号処理装置、信号処理方法およびプログラム |
JP2012053678A (ja) * | 2010-09-01 | 2012-03-15 | Fujitsu Ltd | ファン制御プログラム、ファン制御方法及び情報処理装置 |
JPWO2011141992A1 (ja) * | 2010-05-10 | 2013-07-22 | トヨタ自動車株式会社 | 故障診断装置及び故障診断方法 |
JP2014517956A (ja) * | 2011-04-22 | 2014-07-24 | クアルコム,インコーポレイテッド | マルチプロセッサワイヤレスデバイスにおける熱負荷のセンサレス検出および管理 |
JP2017033246A (ja) * | 2015-07-31 | 2017-02-09 | 富士通株式会社 | 情報処理装置、動作周波数制御プログラム、及び動作周波数制御方法 |
KR20190036307A (ko) * | 2017-09-27 | 2019-04-04 | 이화여자대학교 산학협력단 | Dvfs 기법을 이용하는 모바일 디바이스 |
US10705592B2 (en) | 2017-06-12 | 2020-07-07 | Fujitsu Limited | Efficient reduction in electric power consumption for a parallel processing system |
JP2020149317A (ja) * | 2019-03-13 | 2020-09-17 | 株式会社デンソー | 車両用装置 |
KR102263947B1 (ko) * | 2021-02-18 | 2021-06-10 | 아주대학교산학협력단 | 하드에러 안정성과 소프트에러 안정성을 고려한 위성 시스템 최적화 장치 및 방법 |
-
2007
- 2007-02-15 JP JP2007034677A patent/JP2008198072A/ja active Pending
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8831791B2 (en) | 2009-04-29 | 2014-09-09 | International Business Machines Corporation | Processor cooling management |
JP2010262649A (ja) * | 2009-04-29 | 2010-11-18 | Internatl Business Mach Corp <Ibm> | 冷却セッティングを調整する方法、データ処理システム、およびコンピュータ・プログラム、ならびにプロセッサ・ユニットの冷却を管理する方法 |
JP2011013747A (ja) * | 2009-06-30 | 2011-01-20 | Fujitsu Ltd | 空調制御装置、空調制御方法及び空調制御プログラム |
WO2011046067A1 (ja) * | 2009-10-16 | 2011-04-21 | 日本電気株式会社 | 機器選択システム、機器選択方法、及び機器選択用プログラム |
JP2011170647A (ja) * | 2010-02-19 | 2011-09-01 | Nec Corp | 信号処理装置、信号処理方法およびプログラム |
JPWO2011141992A1 (ja) * | 2010-05-10 | 2013-07-22 | トヨタ自動車株式会社 | 故障診断装置及び故障診断方法 |
JP2012053678A (ja) * | 2010-09-01 | 2012-03-15 | Fujitsu Ltd | ファン制御プログラム、ファン制御方法及び情報処理装置 |
US9047067B2 (en) | 2011-04-22 | 2015-06-02 | Qualcomm Incorporated | Sensorless detection and management of thermal loading in a multi-processor wireless device |
JP2014517956A (ja) * | 2011-04-22 | 2014-07-24 | クアルコム,インコーポレイテッド | マルチプロセッサワイヤレスデバイスにおける熱負荷のセンサレス検出および管理 |
JP2017033246A (ja) * | 2015-07-31 | 2017-02-09 | 富士通株式会社 | 情報処理装置、動作周波数制御プログラム、及び動作周波数制御方法 |
US10705592B2 (en) | 2017-06-12 | 2020-07-07 | Fujitsu Limited | Efficient reduction in electric power consumption for a parallel processing system |
KR20190036307A (ko) * | 2017-09-27 | 2019-04-04 | 이화여자대학교 산학협력단 | Dvfs 기법을 이용하는 모바일 디바이스 |
KR101983463B1 (ko) * | 2017-09-27 | 2019-05-28 | 이화여자대학교 산학협력단 | Dvfs 기법을 이용하는 모바일 디바이스 |
JP2020149317A (ja) * | 2019-03-13 | 2020-09-17 | 株式会社デンソー | 車両用装置 |
US11755059B2 (en) | 2019-03-13 | 2023-09-12 | Denso Corporation | System for setting an operating clock of a CPU of a vehicular device |
KR102263947B1 (ko) * | 2021-02-18 | 2021-06-10 | 아주대학교산학협력단 | 하드에러 안정성과 소프트에러 안정성을 고려한 위성 시스템 최적화 장치 및 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008198072A (ja) | リアルタイム計算機 | |
US11073891B2 (en) | Distributed power budgeting | |
JP6227737B2 (ja) | コア単位電圧及び周波数制御の提供 | |
EP2257861B1 (en) | Power-aware thread scheduling and dynamic use of processors | |
US9086823B2 (en) | Providing adaptive frequency control for a processor using utilization information | |
US7373269B2 (en) | Processor power consumption control | |
TWI569202B (zh) | 用於基於網路負載來調整處理器電力使用之設備及方法 | |
US7962774B2 (en) | Over-provisioned multicore processor | |
US8392736B2 (en) | Managing memory power usage | |
CN111886562A (zh) | 用于处理器的优化节流的系统、装置和方法 | |
JP2010522403A (ja) | 動的な電力の低減 | |
CN107743608B (zh) | 至硬件加速器的动态功率路由 | |
WO2013101069A1 (en) | Core switching accelaration in asymmetric multiprocessor system | |
US9310872B2 (en) | Processor frequency mainly depending on a target frame rate while processing a graphics application | |
JP2010160565A (ja) | タスクスケジューリング装置、タスクスケジューリング制御方法、及びタスクスケジューリング制御プログラム | |
US8151122B1 (en) | Power budget managing method and system | |
JP2009026199A (ja) | クロック周波数制御方法及びコンピュータプログラム | |
JP2006190104A (ja) | 並列計算装置 | |
JP4209377B2 (ja) | 半導体装置 | |
CN117546121A (zh) | 用于通过减少每周期指令数来控制多处理器核心系统中的电流供应的系统和方法 | |
JP5768586B2 (ja) | 計算装置、計算装置の制御方法、及びプログラム | |
EP3770727B1 (en) | Technology for managing per-core performance states | |
JPH11110063A (ja) | コンピュータシステム | |
JP2011054018A (ja) | 情報処理装置及びスケジューリング方法 | |
KR20210022850A (ko) | 반도체 장치의 성능 부스팅 제어 방법 및 이를 수행하는 반도체 장치 |