JP2011054018A - 情報処理装置及びスケジューリング方法 - Google Patents
情報処理装置及びスケジューリング方法 Download PDFInfo
- Publication number
- JP2011054018A JP2011054018A JP2009203595A JP2009203595A JP2011054018A JP 2011054018 A JP2011054018 A JP 2011054018A JP 2009203595 A JP2009203595 A JP 2009203595A JP 2009203595 A JP2009203595 A JP 2009203595A JP 2011054018 A JP2011054018 A JP 2011054018A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- job
- power
- power consumption
- leakage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Power Sources (AREA)
Abstract
【解決手段】リーク電力が異なるプロセッサ20_1及びプロセッサ20_2を備え、プロセッサ20_1もしくはプロセッサ20_2を用いて実行されるジョブの消費電力を算出する算出部30を備え、プロセッサ20_1及びプロセッサ20_2のリーク電力と、プロセッサ20_1及びプロセッサ20_2の消費電力に基づいてジョブを実行するプロセッサを決定する決定部40とを備え、電力消費の多いジョブにリーク電力の低いプロセッサを割り当て、電力消費の少ないジョブにリーク電力の高いプロセッサを割り当てることにより、装置全体としての消費電力を低くすることが出来る。
【選択図】図1
Description
以下、図面を参照して本発明の実施の形態について説明する。本発明の実施の形態1にかかる情報処理装置の構成例について、図1を用いて説明する。情報処理装置1は、複数のプロセッサをスケジューリングして、ジョブを実行するプロセッサを決定し、決定されたプロセッサに基づいて、ジョブを実行する装置である。情報処理装置1は、電源部10と、プロセッサ20_1と、プロセッサ20_2と、算出部30と、決定部40と、メモリ50と、を備えている。
+ILK×VDD・・・(1)
P:消費電力、PT:スイッチング確率、CL:負荷容量、VDD:電源電圧、
FCK:クロック周波数、ISC:貫通電流の平均値、TSC:貫通電流の流れる時間
ILK:リーク電流
本発明の実施の形態2にかかる情報処理装置は、電源部を小型化できることが特徴である。本発明の実施の形態2にかかる情報処理装置は、情報処理装置が備えるプロセッサの平均消費電力に基づいて電源部の設計を行う。プロセッサの平均消費電力は、プロセッサを構成するLSIの設計時に算出される値である。もしくは、プロセッサの消費電力のうちで大きな割合を占めるリーク電力を用いて電源部の設計を行ってもよい。例えば、情報処理装置が備えるそれぞれのプロセッサを構成するLSIの速度に基づいてリーク電力を算出する。これより、複数のLSIのリーク電力を平均した平均リーク電力を用いて電源部の設計を行ってもよい。
10 電源部
11 冷却部
20_1 プロセッサ
20_2 プロセッサ
21 プロセッサ電力プロファイル
30 算出部
31 温度測定部
32 最高温度検出部
33 最高温度レジスタ
40 決定部
41 PSW
42 スケジューリング部
43 命令パイプライン制御部
44 命令発行部
50 メモリ
60 汎用レジスタ
Claims (9)
- リーク電力が異なる第1のプロセッサ及び第2のプロセッサと、
前記第1のプロセッサもしくは第2のプロセッサが実行するジョブの第1の消費電力を算出する算出部と、
前記リーク電力及び前記第1の消費電力に基づいて前記ジョブを実行するプロセッサを決定する決定部と、を備える情報処理装置。 - 前記第1のプロセッサ及び第2のプロセッサの温度を測定する温度測定部をさらに備え、
前記算出部は、前記温度測定部が測定した、前記ジョブを試験的に実行した前記第1のプロセッサ及び第2のプロセッサの温度に基づいて、前記第1の消費電力を算出することを特徴とする請求項1記載の情報処理装置。 - 前記リーク電力は、前記第1のプロセッサ及び第2のプロセッサの動作速度に基づいて算出されることを特徴とする請求項1又は2記載の情報処理装置。
- 前記決定部は、前記第1の消費電力から当該第1の消費電力を算出するために用いられた前記第1のプロセッサもしくは第2のプロセッサのリーク電力を減算した第2の消費電力と、前記第1のプロセッサ及び第2のプロセッサのリーク電力とに基づいて、前記ジョブを実行するプロセッサを決定することを特徴とする請求項2〜4のいずれか1項に記載の情報処理装置。
- 前記ジョブは、第1のジョブ及び第2のジョブを有し、前記第1のジョブは、前記第2のジョブよりも前記第2の消費電力が高く、前記第1のプロセッサは、前記第2のプロセッサよりもリーク電力が高い場合、
前記決定部は、
前記第1のジョブを、前記第2のプロセッサにスケジューリングし、前記第2のジョブを前記第1のプロセッサにスケジューリングすることを特徴とする請求項4記載の情報処理装置。 - 前記第1のプロセッサよりもリーク電力が低く、前記第2のプロセッサよりもリーク電力が高い第3のプロセッサをさらに備え、
前記第1のジョブを、前記第3のプロセッサにスケジューリングする場合、前記第2の消費電力に基づいて、当該第3のプロセッサへの命令発行レートを制御する命令発行制御部をさらに備えることを特徴とする請求項5記載の情報処理装置。 - 前記第1のプロセッサ及び前記第2のプロセッサが、当該第1のプロセッサ及び前記第2のプロセッサの平均消費電力で動作した場合に、当該第1のプロセッサ及び前記第2のプロセッサを正常に動作させることを可能とする電源容量を有する電源部、をさらに備える請求項1〜6のいずれか1項に情報処理装置。
- 前記電源装置が動作することにより発生する熱を冷却する冷却部、をさらに備える請求項1〜7のいずれか1項に記載の情報処理装置。
- リーク電力が異なる第1のプロセッサ及び第2のプロセッサに実行させるジョブをスケジューリングする方法であって、
前記第1のプロセッサ及び前記第2のプロセッサのリーク電力を算出するステップと、
前記第1のプロセッサもしくは第2のプロセッサが実行するジョブの消費電力を算出するステップと、
前記リーク電力と、前記消費電力とに基づいて前記ジョブを実行するプロセッサを決定するステップと、を備えるスケジューリング方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009203595A JP5444964B2 (ja) | 2009-09-03 | 2009-09-03 | 情報処理装置及びスケジューリング方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009203595A JP5444964B2 (ja) | 2009-09-03 | 2009-09-03 | 情報処理装置及びスケジューリング方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011054018A true JP2011054018A (ja) | 2011-03-17 |
JP5444964B2 JP5444964B2 (ja) | 2014-03-19 |
Family
ID=43942935
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009203595A Expired - Fee Related JP5444964B2 (ja) | 2009-09-03 | 2009-09-03 | 情報処理装置及びスケジューリング方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5444964B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017167836A (ja) * | 2016-03-16 | 2017-09-21 | コニカミノルタ株式会社 | 画像形成装置、プログラム |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007148952A (ja) * | 2005-11-30 | 2007-06-14 | Renesas Technology Corp | 半導体集積回路 |
JP2009510618A (ja) * | 2005-09-28 | 2009-03-12 | インテル コーポレイション | 多コア・プロセッサによる信頼できるコンピューティング |
-
2009
- 2009-09-03 JP JP2009203595A patent/JP5444964B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009510618A (ja) * | 2005-09-28 | 2009-03-12 | インテル コーポレイション | 多コア・プロセッサによる信頼できるコンピューティング |
JP2007148952A (ja) * | 2005-11-30 | 2007-06-14 | Renesas Technology Corp | 半導体集積回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017167836A (ja) * | 2016-03-16 | 2017-09-21 | コニカミノルタ株式会社 | 画像形成装置、プログラム |
Also Published As
Publication number | Publication date |
---|---|
JP5444964B2 (ja) | 2014-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101534449B1 (ko) | 이기종 멀티 코어 프로세서에서의 열 에너지 생성을 관리하는 시스템 및 방법 | |
Sheikh et al. | An overview and classification of thermal-aware scheduling techniques for multi-core processing systems | |
CN106170742B (zh) | 多处理器片上系统中的能效感知热管理的方法和系统 | |
US8296773B2 (en) | Systems and methods for thread assignment and core turn-off for integrated circuit energy efficiency and high-performance | |
US9442774B2 (en) | Thermally driven workload scheduling in a heterogeneous multi-processor system on a chip | |
Chaudhry et al. | Thermal-aware scheduling in green data centers | |
US8595525B2 (en) | On-chip thermal management techniques using inter-processor time dependent power density data for indentification of thermal aggressors | |
KR101529419B1 (ko) | 휴대용 컴퓨팅 디바이스에서의 열 로드 관리 | |
TWI489265B (zh) | 根據效率評等方案包含在處理器的多頻域間平衡電力的能量效率及節能方法,設備與系統 | |
JP2005284625A (ja) | プロセッサ、マルチプロセッサシステム、プロセッサシステム、情報処理装置および温度制御方法 | |
Coskun et al. | Temperature management in multiprocessor SoCs using online learning | |
Haghbayan et al. | Performance/reliability-aware resource management for many-cores in dark silicon era | |
US20130158892A1 (en) | Method for selecting a resource from a plurality of processing resources so that the probable times to failure of the resources evolve in a substantially identical manner | |
Wächter et al. | Predictive thermal management for energy-efficient execution of concurrent applications on heterogeneous multicores | |
Xu et al. | Thermal aware task scheduling for enhanced cyber-physical systems sustainability | |
Kim et al. | Energy-centric DVFS controling method for multi-core platforms | |
JP5444964B2 (ja) | 情報処理装置及びスケジューリング方法 | |
Chien et al. | A thermal-aware scheduling for multicore architectures | |
TW202238381A (zh) | 任務排程方法、遷移方法及系統 | |
Liu et al. | On-line predictive thermal management under peak temperature constraints for practical multi-core platforms | |
JP2018524658A (ja) | プロセッサコア動作の調整 | |
Kenga et al. | Energy consumption in cloud computing environments | |
Bergen et al. | Towards software-adaptive green computing based on server power consumption | |
Singh et al. | Thermal aware power save policy for hot and cold jobs | |
Kim et al. | Application-aware scaling governor for wearable devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120809 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131002 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131008 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131126 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131209 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5444964 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |