TWI489265B - 根據效率評等方案包含在處理器的多頻域間平衡電力的能量效率及節能方法，設備與系統 - Google Patents

根據效率評等方案包含在處理器的多頻域間平衡電力的能量效率及節能方法，設備與系統 Download PDF

Info

Publication number
TWI489265B
TWI489265B TW101145637A TW101145637A TWI489265B TW I489265 B TWI489265 B TW I489265B TW 101145637 A TW101145637 A TW 101145637A TW 101145637 A TW101145637 A TW 101145637A TW I489265 B TWI489265 B TW I489265B
Authority
TW
Taiwan
Prior art keywords
domains
efficiency
rating
efficiency rating
domain
Prior art date
Application number
TW101145637A
Other languages
English (en)
Other versions
TW201346521A (zh
Inventor
Seongwoo Kim
Jeremy J Shrall
Jay D Schwartz
Stephen H Gunther
Travis C Furrer
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW201346521A publication Critical patent/TW201346521A/zh
Application granted granted Critical
Publication of TWI489265B publication Critical patent/TWI489265B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/329—Power saving characterised by the action undertaken by task scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Description

根據效率評等方案包含在處理器的多頻域間平衡電力的能量效率及節能方法，設備與系統
本發明之揭示係有關積體電路中之能量效率(energy efficiency)及節能、以及執行能量效率及節能之程式碼，且尤係有關(但非唯一有關)根據效率評等方案而平衡處理器的多頻域間之功率。
半導體處理及邏輯設計的進展容許可存在於積體電路裝置中的邏輯數量之增加。因此，電腦系統組態已自一系統中之單一或多個積體電路演進到個別積體電路中之多個硬體執行緒(thread)、多個核心、多個裝置、及/或完整的系統。此外，由於積體電路密度成長，所以計算系統(自嵌入式系統到伺服器)的功率要求也逐步增加。此外，軟體的無效率及其硬體要求也造成計算裝置的能量消耗增加。事實上，某些研究指出電腦消耗了美國的整個電力供應中之大約13%。因此，對與積體電路相關聯的能量效率及節能有很大的需求。且當伺服器、桌上型電腦、筆記本電腦、超輕薄筆記本電腦、平板電腦、行動電話、處理器、嵌入式系統等的裝置變得甚至更為普遍時(自被包含在一般電腦、汽車、及電視到被包含在生物技術)，計算裝置銷售的效應延伸到能量消耗的領域之外，且延伸成對美國經濟有重大且直接的影響，這是因為與計算裝置關的銷售已經與美國的國民生產毛額有重大的因果關係。雖 然此處已提出了與美國有關的特定統計資料，但是對增強能量效率及減少能量或電力消耗的需求是適用於全世界的。
例如，一電腦系統可包含一可包括多個處理核心之一處理器、一非核心區(uncore area)、一圖形處理單元、以及許多此類處理方塊。可在一些不同的及獨立的時脈頻率上操作一或多個這些方塊，且這些方塊通常被稱為"多頻域"。且多頻域可消耗常見的封裝功率預算(power budget)中之不同的功率量。每一多頻域對該處理器的整體效能之取決於每一域的可能在運行時間中大幅改變之工作負荷敏感度。因此，多頻域對功率預算的分享必需在晶片層級上整體地反映此種動態的特性。現有的技術無法保證特定功率預算的最佳分配而實現效能及功率上的最大效率。
例如，在某些處理器中，與一第二域(例如，圖形處理單元(GPU))相關聯的一驅動程式可決定一第一域(例如，中央處理單元(CPU))與該第二域間之功率偏置(power biasing)，但是該驅動程式對該第一域只有有限的能見度。主要根據第二域的使用率及頻率而預測該第一域的能力需求，且此種預測可能是對該第一域在預算分配程序中之角色的一間接推測，且可能不是理想的。雖然使用率可能是可考慮的一有用因素，但使使用率可能不足以區分各域間之真實功率需求。例如，可能看到一工作負荷對兩個域有相同的使用率(例如，100%)，但是該工 作負荷仍然可能對某一域的依賴與大於對另一域的依賴，且因而在應用有限的功率預算得到最大的回報時可能產生複雜的問題。在多個程式/應用分享兩個或更多個域之多工例子中，有效的預算分配甚至可能是更大的挑戰。
缺少能夠進行跨域評估及有效的功率預算平衡決定之有用度量對增強能量效率可能是嚴重的。由於愈來愈多的組件被整合到相同的處理器晶粒或封裝中，所以有可能同時存在許多的多頻域，且對這些許多的多頻域之功率預算分配甚至可能是更重要的。因此，在各域之間維持整體的最佳功率分配變得愈來愈困難。
可比較一處理器中之每一域的效率評等(Efficiency Rating；簡稱ER)，然後可根據該等域之該等ER而將功率預算有效地分配給該等域。該ER可指示各域在特定功率預算下的效能回報之相對優勢，亦即，如果某一域的ER較高，則可預期該域在功率利用上有較高的。可將一域的ER定義為(擴充性因數(scalability factor)/成本因數(cost factor)＊ α )。可將擴充性因數定義為因被提供給該域的時脈頻率之增加(以%表示)而導致的效能增加(以%表示)。可將成本因數定義為使被提供給該域的時脈頻率增加所需之功率預算值，且α是調整因數。
下文之說明中說明了一種根據效率評等方案而平衡處理器的多頻域間之功率的技術之實施例。在下文之說明中，述及了諸如邏輯實施方式、資源分割、或分享、或複製實施方式、系統組件之類型及相互關係、以及邏輯分割或整合選擇等的許多特定細節，以便提供對本發明的更徹底了解。然而，對此項技術具有一般知識者應可了解：可在沒有這些特定細節的情形下實施本發明。在其他的情形中，並未詳細示出控制結構、閘層級電路、及完整的軟體指令序列，以便不會模糊了本說明。對此項技術具有一般知識者在參閱所包含的說明之後，將能夠在無須過度實驗之情形下實施適當的功能。
在本說明書中提及"一個實施例"、"一實施例"、"一例示實施例"時，意指以與所述之該實施例可包括一特定特徵、結構、或特性，但是每一實施例可能不必然包括該特定特徵、結構、或特性。此外，此類詞語不必然都參照到相同的實施例。此外，當以與一實施例有關之方式述及一特定特徵、結構、或特性時，即認為熟悉此項技術者以與明確或未明確述及的其他實施例有關之方式影響該特徵、結構、或特性是在其知識範圍內。
可以硬體、韌體、軟體、或以上各項的任何組合實施本發明的實施例。亦可將本發明之實施例實施為被儲存在機器可讀取的媒體上之指令，且該等指令可被一或多個處理器讀取及執行。機器可讀取的媒體可包括用來儲存或傳輸形式為一機器(例如，一計算裝置)可讀取的資訊之任 何機構。
例如，機器可讀取的媒體可包括唯讀記憶體(Read Only Memory；簡稱ROM)；隨機存取記憶體(Random Access Memory；簡稱RAM)；磁碟儲存媒體；光學儲存媒體；快閃記憶體裝置；電信號、光信號、聲音或其他類似的信號。此外，在本說明書中，可將韌體、軟體、常式、及指令說明為執行某些行動。然而，我們應可了解：此種說明只是為了便利，且此種行動事實上起因於計算裝置、處理器、控制器、及執行該韌體、軟體、常式、及指令之其他裝置。
雖然係參照諸如計算平台或微處理器等的特定積體電路中之節能及能量效率而說明下文中之實施例，但是其他實施例適用於其他類型的積體電路及邏輯裝置。可將本發明述及的實施例之類似技術及揭示應用於亦可受益於較佳的能量效率及節能之其他類型的電路及半導體裝置。例如，所揭示的實施例不限於桌上型電腦及膝上型電腦系統，且亦可被用於諸如手持裝置、系統單晶片(System On a Chip；簡稱SOC)、及嵌入式應用等的其他裝置。手持裝置的某些例子包括細胞式電話、網際網路通訊協定裝置、數位相機、個人數位助理(Personal Digital Assistant；簡稱PDA)、及手持個人電腦(PC)。嵌入式應用通常包括微控制器、數位信號處理器(Digital Signal Processor；簡稱DSP)、系統單晶片、網路電腦(NetPC)、機上盒、網路集線器、廣域網路(Wide Area Network；簡稱WAN)交換器、或可執行下文中揭示的功能及操作之任何其他系統。此外，本發明述及的設備、方法、及系統不限於實體的計算裝置，而是亦可與針對節能及能量效率的軟體最佳化有關。自下文的說明將可易於了解：本發明述及的方法、設備、及系統之實施例(不論是參照硬體、韌體、軟體、或以上各項的一組合)對諸如用於包含大部分的美國或世界經濟的產品中之省電及能量效率等的"綠色科技"未來是相當重要的。
在一實施例中，可比較每一域的效率評等，然後可根據該等域之該等效率評等而將功率預算有效地分配到該等域。在一實施例中，該效率評等可指示各域在特定功率預算下的效能回報之相對優勢，亦即，如果某一域的效率評等較高，則可預期該域在功率利用上有較高的效用。在一實施例中，可將一域的效率評等定義為(擴充性因數/成本因數＊ α )。在一實施例中，可將擴充性因數定義為因被提供給該域的時脈頻率之增加(以%表示)而導致的效能增加(以%表示)。
在一實施例中，該擴充性因數可代表工作負荷的效能隨著被提供給該域的時脈頻率的改變而擴充。在一實施例中，該等域中之每一域可包含一些效能監視計數器(Performance Monitoring Counter；簡稱PMC)，且該等PMC中儲存之效能值可代表該域之效能。例如，該等PMC中儲存之效能值可代表指令運轉率(instruction throughput)、處理器使用率值、所支援的時脈頻率、以 及此種其他類似的值。在一實施例中，可回應該頻率的百分率增加而檢查該等效能值之百分率增加，且可決定該擴充性因數。
在一實施例中，可將成本因數定義為使一域的時脈頻率增加所需之功率預算。例如，CPU為了得到100 MHz(MHz：百萬赫)的增加可能需要2瓦特，而GPU為了得到100 MHz的增加可能需要1瓦特。甚至對於單一域而言，成本因數可能隨著電壓及頻率而變動。在一實施例中，可同時考慮擴充性因數及成本因數而決定效率評等，以便評估各域的每一功率單位之效能。在一實施例中，如果一域比其他域提供了較高的每一功率單位之效能，則可將該域評等為具有較高的效率評等。在一實施例中，每一域可包含具有功率預算值及頻率值之一成本因數表。在其他實施例中，可在有規律的時間間隔上動態地決定每一域之成本因數，且可在各時間間隔上更新該等成本因數值。
此外，在一實施例中，可使用一調整因數"α"，以便能夠在所有的域之間比較效率評等。在一實施例中，可能需要該調整因數"α"，以便補償收集該等域的擴充性因數及成本因數時的不同之實施限制及準確度。例如，CPU核心的0.5擴充性度量實際上可等同於為GPU所估計的0.4擴充性。在一實施例中，特殊權值可被放入調整因數"α"。在一實施例中，可以一表之方式提供每一域之α值。此外，可在一些時間間隔上刷新或更新該等α值。
在一實施例中，包含數個域之處理器亦可包含一效率 評等方塊及一功率控制單元。在一實施例中，該效率評等方塊可自每一域中提供的暫存器及計數器擷取用來增強或增加頻率及α值所需的效能度量、頻率值、及功率預算，然後決定每一域之效率評等。在一實施例中，該效率評等方塊可回應被提供給該域的電壓及時脈頻率值之改變，而決定該效率評等值。因此，可回應回應被提供給該域的電壓、頻率、或任何其他此類值之任何改變，而改變該域之效率評等。在一實施例中，該效率評等方塊可將該等效率評等值提供給該功率控制單元，且該功率控制單元可根據該等效率評等值而將功率預算分配給每一域。在一實施例中，該功率控制單元可根據優先順序而管理多個域之功率預算。例如，該功率控制單元可將功率預算自具有較差效率評等的一域移到具有高效率評等的一域，因而可在一共同的功率成本上實現該工作負荷的最大效能。此外，該功率控制單元可限制分配給並未提供任何效能增加的一域，而防止所造成的功率浪費。
第1圖示出一處理器100之一實施例，該處理器100可支援決定許多多頻域的效率評等，且使用該效率評等而將功率預算分配給該等許多多頻域。在一實施例中，處理器100可包含諸如域101-A、101-B、101-C、...101-K等的許多多頻域。在一實施例中，域101-A可代表其中包含多個處理核心110-A至110-N之一核心區，域101-B可代表一非核心區105，域101-C可代表一圖形處理單元，且其他的域可代表此類功能方塊。在一實施例中，核心105 及非核心150可支援一點對點雙向匯流排，以便增強處理核心(p-核心)110之間及核心區105與非核心區150間之通訊。在一實施例中，核心區105可包含諸如處理核心110-A至110-N等的處理核心、分別與該等處理核心110-A至110-N相關聯的每一核心快取記憶體120-A至120-N、分別與該等處理核心110-A至110-N相關聯的中階快取記憶體130-A至130-N。
在一實施例中，該等處理核心110中之每一處理核心可包含一功率預算頻率(Power Budget Frequency；簡稱PBF)暫存器102-A、一調整因數(Adjustment Factor；簡稱AF)暫存器103-A、一頻率值(Frequency Value；簡稱FV)暫存器104-A、一指令佇列IQ 106、一調節器107、一活動累計邏輯AAL 108、一功率控制邏輯PCL 109、一效能監視計數器111-A、一指令提取單元IFU 112、一解碼單元113、一保留站RS 114、一執行單元EU 115、一浮點執行單元FPU 116、一重新排序緩衝區ROB 117、及一引退單元RU 118。在一實施例中，可在每一域內提供功率控制邏輯109，或者可提供一集中式功率控制單元150，以便執行功率預算分配。在一實施例中，每一處理核心110-A至110-N可代表一獨立的域。在其他實施例中，如果該等處理核心110-A至110-N中之每一處理核心係在相同的頻域中操作，則所有的處理核心110-A至110-N可被合起來稱為一單一的獨立域。前文所述之該等效率評等及功率分配技術適用於前文所述之任何情況、以 及處理器100的一些部分係在不同的時脈頻率位準上操作之許多其他情況。此處，為了顧及簡潔，以單一域101-A之方式示出所有的處理核心110-A至110-N。
在一實施例中，每一處理核心110-B至110-N可包含類似於處理核心110-A中示出的該等方塊之一些方塊，且為了簡潔而並未示出該等處理核心110-B至110-N中之每一處理核心的內部細節。在一實施例中，每一核心快取記憶體120可包含一些可支援較高的存取速度且因而可諸如減少指令及資料提取的延遲之記憶體技術。在一實施例中，非核心區150可包含一記憶體控制器155、一最後一階快取記憶體LLC 160、一本地代理器HA 161、一快取代理器CA 162、一路由代理器RA 163、一總體時脈/PLL 164、一介面165、及一電源管理單元168。
在一實施例中，活動感測器179可感測該等方塊IFU 112、DU 113、RS 114、EU 115、FPU 116、ROB 117、及RU 118內發生的活動，且將活動級別(架構及資料活動值)提供給該活動累計邏輯。在一實施例中，可在處理核心110-A內的每一方塊之資料路徑中提供該等活動感測器179，使該等活動感測器179能夠偵測該等架構及資料活動值。在一實施例中，為了控制核心區105所消耗的功率，AAL 108可收集該等多個活動感測器179所感測的活動級別，且產生一累計活動值。在一實施例中，活動累計邏輯AAL 108可將該累計活動值提供給PCL 109或效率評等方塊ERB 105。
在一實施例中，PBF暫存器102-A可儲存功率預算值及頻率值之一組合。在一實施例中，該等功率預算值可代表增加或提高域101-A的頻率所需之功率，且該等頻率值代表該功率預算值導致的此種頻率的增加或提高。例如，PBF暫存器102-A可儲存2瓦特的功率值及100 MHz的頻率值，且該組合可意指域101-A所消耗的2瓦特的功率將導致被提供給域101-A的時脈頻率的100 MHz之增加。
在一實施例中，調整因數暫存器AFR 103-A可包含每一域之α值。例如，域101-A之調整因數(α)可等於0.5。在一實施例中，該調整因數(α)可被用來決定每一域101-A至101-K之效率評等。在一實施例中，不同的域之α值可以是不同的。例如，域101-A之α值可等於0.5，且該α值可不同於可能是0.4的域101-C之α值。
在一實施例中，頻率值(FV)暫存器104-A可儲存可提供給域101-A之各種頻率值。例如，可將按照一些步階改變之各時脈頻率提供給域101-A。在一實施例中，效能監視計數器PMC 111-A可儲存諸如指令運轉率、所支援的時脈頻率、循序或亂序處理、以及可代表效能參數之此類其他類似的參數等的效能值。在一實施例中，可隨著根據FV暫存器104-A中儲存之頻率值而改變之時脈頻率的改變而改變該等效能值。
在一實施例中，改變偵測器(Change Detector；簡稱CD)119-A可偵測可能改變處理核心110-A的效能之被提 供給處理核心110-A的電壓、電流、頻率、或任何其他此類參數的值之改變。在一實施例中，改變偵測器119-A可回應被提供給處理核心110-A的一或多個參數值之改變，而將一改變信號提供給效率評等方塊105。
在一實施例中，該等其他的域101-B至101-K可分別包含一PBF暫存器、AF暫存器、FV暫存器、及PMC。例如，域101-B可包含一PBF暫存器102-B、一AF暫存器103-B、一FV暫存器104-B、以及一PMC 111-B。同樣地，域101-C可包含一PBF暫存器102-C、一AF暫存器103-C、一FV暫存器104-C、以及一PMC 111-C，域101-D可包含一PBF暫存器102-D、一AF暫存器103-D、一FV暫存器104-D、以及一PMC 111-C，且域101-K可包含一PBF暫存器102-K、一AF暫存器103-K、一FV暫存器104-K、以及一PMC 111-K。
在一實施例中，效率評等方塊ERB 105可根據該等暫存器102、103、104、及效能監視計數器PMC 111中儲存之值而同時或於相同時間決定每一域101-A至101-K之效率評等。在一實施例中，效率評等方塊105可回應接收到一改變信號而擷取該等暫存器102、103、104、及PMC 111中儲存之該等值，或者在其他實施例中，ERB 105可在有規律的時間間隔上決定每一域101之效率評等。
在一實施例中，ERB 105可在自PMC 111-A擷取效能值且擷取基於該暫存器104-A中儲存之值的頻率值的百分率改變之後，決定域101-A之擴充性因數。在一實施例 中，ERB 105可包含用來決定因頻率的百分率改變而導致的效能的百分率改變之一些邏輯方塊。在一實施例中，該擴充性因數可等於(效能值之百分率改變/頻率值之百分率改變)。例如，被提供給域101-C(例如，GPU)的時脈頻率之10%增加可導致處理工作負荷的效能或效用的5%提高。因此，域101-C在頻率增加10%時的擴充性因數可等於0.5。在一實施例中，擴充性因數之範圍可自0.0至1.0。在一實施例中，該擴充性因數可與域101-C的工作負荷之相依性直接相關。
在一實施例中，一域(例如，101-C，GPU)內之工作負荷的操作在該工作負荷隨著該域(101-C)之頻率而完美擴充時，可能不會產生可能需要被其他域(例如，101-A，CPU)服務的要徑(critical-path)事件。當域101-C(例如，GPU)中之操作開始等候其他域(例如，101-A，CPU)中之事件完成時，該域101-C的頻率之貢獻可能變成小於該工作負荷。在一實施例中，有一些可能必然包含此種域間相依性之獨特的微架構事件。例如，一GPU核心(域101-C)在其工作負荷極度依賴自記憶體子系統(例如，域101-B)載入資料/將資料儲存到該記憶體子系統時，可能無法有良好的進展。在其他的情形中，如果較舊的CPU指令由於與記憶體或IO交易間之相依性而無法引退，則CPU核心(域101-A)的管線將暫停。該PMC中記錄的數個此類事件可提供對該域的擴充性因數之洞察。某些事件可能是多個域之共同事件，而其他的事 件只可適用於單一域。雖然事件的精確選擇及實施可能是與產品相關的，但是可使用諸如該等PMC 111中儲存之值而追蹤每一域的擴充性因數。在一實施例中，可使用模擬或其他統計模型執行PMC 111與效能擴充性間之相關，且可對矽晶片上之追蹤機制執行進一步的調整，以便增加PMC的值與擴充性因數間之相關性。可利用不同的域而將前文所述之技術與基於程式的內在知識之軟體提示結合。縱然多個程式平行地分享一單一域，相同的事件仍然可顯示該域在管線中進行的平順程度，且一監視單元可將該等事件整合成一整體頻率擴充性因數。
在一實施例中，ERB 105可根據該等功率預算值及該等頻率值而進一步決定該成本因數，或者可自PBF暫存器102-A直接擷取域101-A之成本因數值。在一實施例中，可將該成本因數定義為增加該域的時脈頻率所需之功率預算。例如，域101-A(CPU)為了得到100 MHz的增加可能需要2瓦特，而GPU在相同的頻率增加下可能需要1瓦特。縱然在單一域內，成本因數可能不是固定的，且成本因數可能回應電壓及頻率的改變而改變。與追蹤擴充性因數類似，可將一些暫存器及計數器用來估計每一域101-A至101-K之成本因數。在一實施例中，效率評等方塊105可將該成本因數決定為將時脈頻率增加一已知值所需的功率預算。在其他實施例中，ERB 105可將該成本因數決定為由於將功率預算增加1瓦特而導致的時脈頻率之提高或增加。
在一實施例中，ERB 105可自AF暫存器103-A擷取α值。在一實施例中，調整因數α可被用來使所有域間之效率評等可被比較，這是因為個別域的實施限制及收集擴充性因數及成本因數的準確度可能是不同的。例如，一CPU核心的0.5之擴充性因數實際上可能等同於GPU的估計之0.4之擴充性因數。例如，其他一切都相等時，自現有一低速度(例如，1.5 GHz(GHz：十億赫))的頻率增加比自一高速度(例如，3.2 GHz)開始的頻率增加可能有較高之效能增益可能性。在一實施例中，如果該等域在不同的頻率範圍下操作，則α甚至可能是更重要的因數。在一實施例中，當被提供給該等域101-A至101-K的參數值可能改變時，ERB 105可及實地決定該等效率評等。ERB 105可根據擴充性因數、成本因數、及α值而決定域101-A之效率評等。在一實施例中，可由下列之方程式(1)提供域101-A之效率評等： (效率評等ER)101-A ={[(擴充性因數)101-A ]/[(成本因數)101-A ＊ (調整因數'α')101-A ]} 方程式(1)
其中'/'代表除法運算子，且'＊ '代表乘法因子。
在一實施例中，ERB 105可使用上述方程式(1)決定每一域101-A至101-K之效率評等，但是可使用該特定域的擴充性因數、成本因數、及α值。因此，ERB 105可將(ER)101-A 、(ER)101-B 、(ER)101-C 、...(ER)101-K 分別決 定為該等域101-A、101-B、101-C、...101-K之效率評等。在一實施例中，ERB 105可將該等ER值提供給功率控制單元150。
在一實施例中，功率控制單元150可根據該等效率評等而將功率預算分配給該等域101-A至101-K。例如，可將成功地完成該工作負荷可能需要的總功率預算中之最大值提供給具有較高效率評等之域。在一實施例中，可根據優先順序而將功率預算提供給具有較高效率評等之一或多個域。在一實施例中，功率控制單元150可根據效率評等而將該等域排序，且按照該順序而分配功率預算。在其他實施例中，功率控制單元150可將該等效率評等用來作為諸如比例-積分-微分(Proportional,Integral,and Derivative；簡稱PID)控制器等的一控制迴路回饋機構之一輸入參數。在一實施例中，功率控制單元150可將最大功率提供給具有較高效率評等而可保證比具有較低效率評等的其他域有較佳的效能增益之一域。在一實施例中，功率控制單元150可先將功率預算分配給具有最高效率評等之域，直到該域的效率評等下降到低於其他域的效率評等或功率預算用完為止。
請注意，當被提供給該等域之時脈頻率改變時，該等域之效率評等也將改變。在一實施例中，前文所述之該等技術可提供具有整體觀之功率控制單元150(硬體、韌體、軟體、或以上各項之組合)，因而能夠對該等域101-A至101-K進行有效的優先順序排序，而能夠在封裝 層級上作出綜合的預算平衡決定。此外，該效率評等度量可適用於處理器的多個域，且可擴充到許多數目的域。
第2圖示出可決定許多多頻域的效率評等且使用該效率評等而將功率預算分配給該等許多多頻域的處理器100的操作之一流程圖。在方塊205中，ERB 105可選擇可決定效率評等之一域。例如，ERB 105可選擇一域101-A(該域之指標L=0)。
在方塊210中，如前文所述，ERB 105可使用PMC 111-A及FV暫存器104-A中儲存之該等效能值而決定域101-A之擴充性因數。
在方塊220中，如前文所述，ERB 105可根據PBF暫存器102-A中儲存之值而決定域101-A之成本因數。
在方塊230中，ERB 105可根據該擴充性因數、成本因數、及α值而決定域110-A之效率評等。在一實施例中，可以前文所述之方程式(1)提供的方式決定該效率評等。
在方塊240中，ERB 105可儲存域101-A之效率評等值。在方塊250中，ERB 105可檢查是否L=K，其中K代表處理器100中之可用的域的數目，且如果L小於K，則控制轉移至方塊260，而且如果L=K，則控制轉移至方塊270。
在方塊260中，ERB 105可遞增L的值，且因而可選擇域101-B。控制轉移回到方塊210，且為域101-B執行方塊210至250。雖然以循序之方式示出該等操作，但是 可在各獨立的執行緒或程序上平行地執行對該等域101-A至101-K的效率評等之決定，以便同時或大致同時地決定該等域101-A至101-K的效率評等。
在方塊270中，ERB 105可根據該等域之效率評等而對該等域101-A至101-K評等，且將該等評等提供給功率控制單元150。在替代實施例中，可將該等效率評等直接提供給功率控制單元150。
在方塊280中，功率控制單元150可根據該等域101-A至101-K之效率評等而將功率預算被分配給該等域101-A至101-K。
在方塊290中，ERB 105可檢查該等域101-A至101-K中之任何域的狀況是否改變了，且回應可以是電壓、電流、溫度、時脈頻率、或影響該等域101-A至101-K的效能之任何其他此類參數的改變之狀況的改變，而將控制轉移至方塊205。
第3圖示出一表300，該表300根據一實施例而提供每一域之成本因數。表300可包含：四行，該等四行包括域305、功率預算310、頻率增加320、及成本因數330；以及'k'列350-1至350-K。在一實施例中，列350-1可分別包含行305、310、320、及330中之101-A、2瓦特、100 MHz、及50 MHz/瓦特。在一實施例中，對於(行305中之)域101-A而言，可能需要(行310中指示的)2瓦特之功率預算，以便將時脈頻率增加(行320中指示的)100 MHz。在一實施例中，可將頻率值(如行320中 指示的100 MHz)除以功率預算值(如行330中指示的2瓦特)，而決定成本因數。在一實施例中，域101-A之成本因數可等於每瓦特50 MHz(等於100 MHz/2瓦特)。
同樣地，列350-2、350-3、...350-k中示出之該等域101-B、101-C、...101-K的成本因數可分別等於每瓦特83.33 MHz(等於100 MHz/1.2瓦特)、每瓦特100 MHz(等於100 MHz/1瓦特)、以及每瓦特150 MHz(等於75 MHz/0.5瓦特)。如前文所述，該成本因數可隨著諸如電壓、頻率、溫度、電流、及其他此類參數等的參數值之改變而改變。在一實施例中，可在有規律的時間間隔上或回應被提供給一或多個域的參數值之改變而更新或刷新表300。
在一實施例中，效率評等方塊105可將該成本因數決定為將時脈頻率增加一已知值(Y)所需的功率預算(X)。例如，ERB 105可決定將時脈頻率增加100 MHz所需的功率預算。在其他實施例中，ERB 105可將該成本因數決定為由於將功率預算增加1瓦特而導致的時脈頻率之提高或增加。例如，ERB 105可將該成本因數決定為功率預算增加1瓦特所導致的時脈頻率之提高。
第4圖示出一表400，該表400根據一實施例而提供每一多頻域之一調整因數。表400可包含：二行，該等二行包括域405及調整因數(α)410；以及'k'列450-1至450-K。在一實施例中，列450-1可分別包含行405及410中之101-A及0.5。在一實施例中，對於(行405中 之)域101-A而言，α值是0.5。同樣地，列450-2、450-3、...450-k中示出之域101-B、101-C、...101-K的α值可分別等於0.5、0.4、及0.5。在一實施例中，可在有規律的時間間隔上或回應一或多個域的α值之改變而更新或刷新表400。
第5圖示出根據一實施例而可決定許多多頻域的效率評等之一效率評等方塊。在一實施例中，效率評等方塊105可包含一擴充性因數決定單元530、一效率評等決定單元550、及一控制單元580。在一實施例中，控制單元580可回應自每一域中為了偵測參數值的改變而設的改變偵測器方塊119接收到一改變信號，而將控制信號提供給擴充性因數決定單元530。在一實施例中，擴充性因數決定單元530可回應接收到該控制信號而決定擴充性因數。在一實施例中，擴充性因數決定單元530可在擷取或接收(域101-A的)PMC 111-A及FV暫存器104-A中儲存之效能值及頻率值之後，決定該擴充性因數。在一實施例中，可將該擴充性因數提供給效率評等決定單元550。
在一實施例中，效率評等決定方塊550可回應接收到該擴充性因數、PBF暫存器102-A中儲存之成本因數、及調整因數103-A之後，決定每一域101-A至101-K之效率評等。在一實施例中，效率評等決定方塊550可使用前文所述之方程式(1)決定效率評等。在一實施例中，效率評等決定方塊550可分別決定該等域101-A、101-B、101-C、及101-K之效率評等值(ER101-A、ER101-B、 ER101-C、...ER101-K)。在一實施例中，效率評等決定方塊550可將該等效率評等值(ER101-A、ER101-B、ER101-C、...ER101-K)提供給功率控制單元150。
第6圖示出一功率控制單元，該功率控制單元可根據一實施例而將效率評等用來分配功率預算給許多多頻域。在一實施例中，功率控制單元150可包含一功率預算分配器方塊660。在一實施例中，功率預算分配器方塊660可進一步包含一排序方塊665及一PID控制器685。在一實施例中，排序方塊665可接收該等效率評等值(ER101-A、ER101-B、ER101-C、...ER101-K)，且根據該等效率評等值而將該等域101-A至101-K排序。在一實施例中，域101-A及101-C可被評等為效率評等比域101-B的效率評等高之方塊。此外，域101-D及101-K可被評等為效率評等比域101-B的效率評等低之方塊。在一實施例中，排序方塊665可按照效率評等值之高低將該等域排序(例如，按照[101-A、101-C]、[101-B]、[101-D、101-K]之順序)，且可將額外的功率預算分配給域101-A及101-C，以便加速被指定給域101-A及101-C的工作負荷之處理。此外，如果還有某些剩餘的功率預算，則排序方塊665可將該功率預算分配給域101-B，然後分配給域101-D及101-K。在上述例子中，可根據效率評等而將高於正常的時脈頻率提供給域101-A及101-C，且此種高於正常的時脈頻率可被提供的代價是降低被提供給域101-B、101-D、及101-K的時脈頻率。與將內定(或正常)時脈頻率 提供給所有該等域相比時，此種方法可以相同的功率成本得到較佳的效能。
在其他實施例中，功率預算分配器方塊660可包含一比例-積分-微分(PID)控制器685，且該PID控制器685可根據所接收的該等效率評等值(ER101-A、ER101-B、ER101-C、...ER101-K)而將功率預算分配給該等域。
第7圖示出一電腦系統700，該電腦系統700可根據一實施例而支援決定許多多頻域之效率評等，且使用該效率評等而將功率預算分配給該等許多多頻域。電腦系統700可包含一處理器702，該處理器702可包含諸如域701-1至701-K等的多個域、ERB 707、及一PCU 708。例如，域701-1可包含一處理核心之一核心區，且域701-2可包含該處理核心之一非核心區。此外，域701-3可代表一圖形處理單元。在一實施例中，該等域可包含一單一指令多重資料(Single Instruction Multiple Data；簡稱SIMD)處理器。在一實施例中，ERB 707及功率控制單元708可共同合作操作，而決定處理器702中提供的每一域701-1至701-K之效率評等值，且以前文所述之方式將功率預算分配給該等域701-1至701-K。
操作電腦系統700之處理器702可以是被耦合到邏輯730之一或多個處理器核心。邏輯730可被耦合到一或多個I/O裝置760，該一或多個I/O裝置760可提供電腦系統700之介面。例如，在一實施例中，邏輯730可以是晶片組邏輯。邏輯730被耦合到記憶體720，該記憶體720 可以是其中包括光學、磁性、或半導體儲存裝置之任何種類的儲存裝置。圖形處理器單元705經由一碼框緩衝器(frame buffer)而被耦合到一顯示器740。
已參照一些實施例而說明了本發明的某些特徵。然而，將不以限制之方式詮釋該說明。熟悉本發明相關技術者易於作出的該等實施例之各種修改以及本發明之其他實施例將被視為在本發明的精神及範圍內。
100,702‧‧‧處理器
101-A-101-K,305,405,701-1-701-K‧‧‧域
110,110-A-110-N‧‧‧處理核心
105,707‧‧‧效率評等方塊
120,120-A-120-N‧‧‧每一核心快取記憶體
130-A-130-N‧‧‧中階快取記憶體
102,102-A-102-K‧‧‧功率預算頻率暫存器
103,103-A-103-K‧‧‧調整因數暫存器
104,104-A-104-K‧‧‧頻率值暫存器
106‧‧‧指令佇列
107‧‧‧調節器
108‧‧‧活動累計邏輯
109‧‧‧功率控制邏輯
111,111-A-111-K‧‧‧效能監視計數器
112‧‧‧指令提取單元
113‧‧‧解碼單元
114‧‧‧保留站
115‧‧‧執行單元
116‧‧‧浮點執行單元
117‧‧‧重新排序緩衝區
118‧‧‧引退單元
150,708‧‧‧功率控制單元
155‧‧‧記憶體控制器
160‧‧‧最後一階快取記憶體
161‧‧‧本地代理器
162‧‧‧快取代理器
163‧‧‧路由代理器
164‧‧‧總體時脈/鎖相迴路
165‧‧‧介面
168‧‧‧電源管理單元
179‧‧‧活動感測器
119,119-A‧‧‧改變偵測器
310‧‧‧功率預算
320‧‧‧頻率增加
410‧‧‧調整因數
530‧‧‧擴充性因數決定單元
550‧‧‧效率評等決定單元
580‧‧‧控制單元
660‧‧‧功率預算分配器方塊
665‧‧‧排序方塊
685‧‧‧比例-積分-微分控制器
700‧‧‧電腦系統
730‧‧‧邏輯
760‧‧‧輸入/輸出裝置
720‧‧‧記憶體
705‧‧‧圖形處理器單元
740‧‧‧顯示器
已參照各附圖而以舉例且非限制之方式示出了本說明書所述之本發明。為了顧及圖式的簡化及清晰，不必然按照比例繪製該等圖式所示之各元件。例如，為了清晰，某些元件之尺寸可能比其他元件的尺寸放大了。此外，在被認為適當時，可在該等圖式之間重複一些參考標記，以便指示對應的或類似的元件。
第1圖示出處理器100，該處理器100可根據一實施例而支援決定許多多頻域的效率評等，且使用該效率評等而將功率預算分配給該等許多多頻域。
第2圖是根據一實施例而可決定許多多頻域的效率評等且使用該效率評等而將功率預算分配給該等許多多頻域的處理器之一流程圖200。
第3圖示出一表300，該表300根據一實施例而提供每一域之成本因數。
第4圖示出一表400，該表400根據一實施例而提供 每一多頻域之一調整因數。
第5圖示出根據一實施例而可決定許多多頻域的效率評等之一效率評等方塊。
第6圖示出一功率控制單元，該功率控制單元可根據一實施例而將效率評等用來分配功率預算給許多多頻域。
第7圖示出一電腦系統700，該電腦系統700可根據一實施例而支援決定許多多頻域之效率評等，且使用該效率評等而將功率預算分配給該等許多多頻域。
100‧‧‧處理器
101-A-101-K‧‧‧域
110-A-110-N‧‧‧處理核心
105‧‧‧效率評等方塊
120-A-120-N‧‧‧每一核心快取記憶體
130-A-130-N‧‧‧中階快取記憶體
103-A-103-K‧‧‧調整因數暫存器
104-A-104-K‧‧‧頻率值暫存器
106‧‧‧指令佇列
107‧‧‧調節器
108‧‧‧活動累計邏輯
109‧‧‧功率控制邏輯
111-A-111-K‧‧‧效能監視計數器
112‧‧‧指令提取單元
113‧‧‧解碼單元
114‧‧‧保留站
115‧‧‧執行單元
116‧‧‧浮點執行單元
117‧‧‧重新排序緩衝區
118‧‧‧引退單元
150‧‧‧功率控制單元
155‧‧‧記憶體控制器
160‧‧‧最後一階快取記憶體
161‧‧‧本地代理器
162‧‧‧快取代理器
163‧‧‧路由代理器
164‧‧‧總體時脈/鎖相迴路
165‧‧‧介面

Claims (19)

  1. 一種提高能量效率之處理器，包含：複數個域，其中該複數個域之至少部份域係在不同的時脈頻率下操作；效率評等方塊，用以根據使用該複數個域中之每一域的擴充性因數及成本因數的計算，決定該複數個域中之每一域的效率評等值，該成本因數為將該時脈頻率增加一已知值的功率預算；以及功率控制單元，用以回應接收到該複數個域中之每一域的效率評等值，而將功率預算分配給該複數個域。
  2. 如申請專利範圍第1項之處理器，其中該效率評等方塊將該擴充性因數決定為時脈頻率之百分率改變導致的效能值之百分率改變之比率，其中該效能值之該百分率改變被儲存在該複數個域中之每一域中包含的一效能監視計數器。
  3. 如申請專利範圍第1項之處理器，其中該效率評等方塊於決定該複數個域中之每一域的效率評等值時使用該複數個域中之每一域的一調整因數，其中該複數個域中之每一域包含一調整因數暫存器，用以儲存該複數個域之調整因數。
  4. 如申請專利範圍第1項之處理器，其中該效率評等方塊回應被提供給該複數個域中之任一域的至少一參數值的改變而決定該複數個域中之每一域的效率評等值。
  5. 如申請專利範圍第1項之處理器，其中該功率控制 單元包含一排序方塊，其中該排序方塊回應接收到該等效率評等值而將該複數個域評等為不同的評等級別，且根據該等不同的評等級別而將功率預算分配給該複數個域，其中該排序方塊將最大功率預算分配給具有最高效率評等之一或多個域。
  6. 如申請專利範圍第1項之處理器，其中該功率控制單元包含一比例-積分-微分控制器，用以根據該複數個域之該等效率評等值而將功率預算分配給該複數個域，其中將最大功率預算分配給具有最高效率評等之一或多個域。
  7. 一種在處理器中提高能量效率之方法，包含下列步驟：使用一效率評等方塊，決定複數個域中之每一域的效率評等值，其中該複數個域中之每一域的該效率評等值係根據使用該複數個域中之每一域的擴充性因數及成本因數的計算加以決定，其中該複數個域被包含在該處理器，且該複數個域之至少部份域係在不同的時脈頻率下操作，該成本因數被決定為將該時脈頻率增加一已知值的功率預算；以及使用一功率控制單元將功率預算分配給該複數個域，其中功率預算之分配係回應接收到該複數個域中之每一域的效率評等值而加以執行。
  8. 如申請專利範圍第7項之方法，其中該擴充性因數被決定為時脈頻率之百分率改變所導致的效能值之百分率改變之比率，其中效能值之該百分率改變被儲存在該複數 個域中之每一域中包含的一效能監視計數器。
  9. 如申請專利範圍第7項之方法，進一步包含下列步驟：於決定該複數個域中之每一域的效率評等值時，使用該複數個域中之每一域的調整因數，其中該複數個域中之每一域包含一調整因數暫存器，用以儲存該複數個域之調整因數。
  10. 如申請專利範圍第7項之方法，其中該複數個域中之每一域的效率評等值係回應被提供給該複數個域中之任一域的至少一參數值的改變加以決定。
  11. 如申請專利範圍第7項之方法，進一步包含下列步驟：回應接收到該等效率評等值，而將該複數個域評等為不同的評等級別；以及根據該等不同的評等級別而將功率預算分配給該複數個域，其中最大功率預算被分配給具有最高效率評等之一或多個域。
  12. 如申請專利範圍第7項之方法，進一步包含下列步驟：使用一比例-積分-微分控制器，而根據該複數個域之該等效率評等值，將功率預算分配給該複數個域，其中將最大功率預算分配給具有最高效率評等之一或多個域。
  13. 一種提高能量效率之電腦系統，包含：複數個輸入-輸出裝置；被耦合到該複數個輸入-輸出裝置之邏輯；被耦合到該邏輯之顯示裝置； 被耦合到該邏輯之機器可讀取的儲存媒體；以及被耦合到該邏輯之處理器，其中該處理器進一步包含：複數個域，其中該複數個域之至少部份域係在不同的時脈頻率下操作；效率評等方塊，用以根據使用該複數個域中之每一域的擴充性因數及成本因數的計算，決定該複數個域中之每一域的效率評等值，該成本因數為將該時脈頻率增加一已知值的功率預算；以及功率控制單元，用以回應接收到該複數個域中之每一域的效率評等值，而將功率預算分配給該複數個域。
  14. 如申請專利範圍第13項之電腦系統，其中該效率評等方塊將該擴充性因數決定為時脈頻率之百分率改變導致的效能值之百分率改變之比率，其中該效能值之該百分率改變被儲存在該複數個域中之每一域中包含的效能監視計數器。
  15. 如申請專利範圍第13項之電腦系統，其中該效率評等方塊於決定該複數個域中之每一域的效率評等值時使用該複數個域中之每一域的一調整因數，其中該複數個域中之每一域包含一調整因數暫存器，用以儲存該複數個域之調整因數。
  16. 如申請專利範圍第13項之電腦系統，其中該效率評等方塊回應被提供給該複數個域中之任一域的至少一參數值的改變而決定該複數個域中之每一域的效率評等值。
  17. 如申請專利範圍第13項之電腦系統，其中該功率控制單元包含一排序方塊，其中該排序方塊回應接收到該等效率評等值而將該複數個域評等為不同的評等級別。
  18. 如申請專利範圍第17項之電腦系統，其中該排序方塊根據該等不同的評等級別而將功率預算分配給該複數個域，其中該排序方塊將最大功率預算分配給具有最高效率評等之一或多個域。
  19. 如申請專利範圍第13項之電腦系統，其中該功率控制單元包含一比例-積分-微分控制器，用以根據該複數個域之該等效率評等值而將功率預算分配給該複數個域，其中將最大功率預算分配給具有最高效率評等之一或多個域。
TW101145637A 2011-12-05 2012-12-05 根據效率評等方案包含在處理器的多頻域間平衡電力的能量效率及節能方法，設備與系統 TWI489265B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/311,467 US9239611B2 (en) 2011-12-05 2011-12-05 Method, apparatus, and system for energy efficiency and energy conservation including balancing power among multi-frequency domains of a processor based on efficiency rating scheme

Publications (2)

Publication Number Publication Date
TW201346521A TW201346521A (zh) 2013-11-16
TWI489265B true TWI489265B (zh) 2015-06-21

Family

ID=46381872

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101145637A TWI489265B (zh) 2011-12-05 2012-12-05 根據效率評等方案包含在處理器的多頻域間平衡電力的能量效率及節能方法，設備與系統

Country Status (4)

Country Link
US (1) US9239611B2 (zh)
EP (1) EP2788835B1 (zh)
TW (1) TWI489265B (zh)
WO (1) WO2013086042A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11586367B2 (en) 2016-05-03 2023-02-21 Micron Technology, Inc. Memory access techniques in memory devices with multiple partitions

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8996902B2 (en) * 2012-10-23 2015-03-31 Qualcomm Incorporated Modal workload scheduling in a heterogeneous multi-processor system on a chip
US9075556B2 (en) 2012-12-21 2015-07-07 Intel Corporation Controlling configurable peak performance limits of a processor
US9235252B2 (en) 2012-12-21 2016-01-12 Intel Corporation Dynamic balancing of power across a plurality of processor domains according to power policy control bias
US9110735B2 (en) * 2012-12-27 2015-08-18 Intel Corporation Managing performance policies based on workload scalability
US9261935B2 (en) * 2013-07-01 2016-02-16 Advanced Micro Devices, Inc. Allocating power to compute units based on energy efficiency
US10437313B2 (en) * 2016-06-10 2019-10-08 Apple Inc. Processor unit efficiency control
US11080095B2 (en) * 2017-06-04 2021-08-03 Apple Inc. Scheduling of work interval objects in an AMP architecture using a closed loop performance controller
US11188348B2 (en) * 2018-08-31 2021-11-30 International Business Machines Corporation Hybrid computing device selection analysis
US11348909B2 (en) * 2018-09-28 2022-05-31 Intel Corporation Multi-die packages with efficient memory storage
US11320883B2 (en) * 2018-09-28 2022-05-03 Intel Corporation Multi-die stacks with power management
CN110647437B (zh) * 2019-07-25 2022-08-05 平安科技（深圳）有限公司 基于pid控制器调整cpu使用率的方法、装置、终端及介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030037089A1 (en) * 2001-08-15 2003-02-20 Erik Cota-Robles Tracking operating system process and thread execution and virtual machine execution in hardware or in a virtual machine monitor
US20070074011A1 (en) * 2005-09-28 2007-03-29 Shekhar Borkar Reliable computing with a many-core processor
TW200919170A (en) * 2007-10-16 2009-05-01 Asustek Comp Inc Electrical power sharing circuit
US20110022833A1 (en) * 2009-07-24 2011-01-27 Sebastien Nussbaum Altering performance of computational units heterogeneously according to performance sensitivity

Family Cites Families (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5163153A (en) 1989-06-12 1992-11-10 Grid Systems Corporation Low-power, standby mode computer
US5522087A (en) 1994-03-22 1996-05-28 Verifone Inc. System for selectively operating in different modes depending upon receiving signal from a host computer within a time window upon power up
TW282525B (zh) 1994-06-17 1996-08-01 Intel Corp
US5590341A (en) 1994-09-30 1996-12-31 Intel Corporation Method and apparatus for reducing power consumption in a computer system using ready delay
US5621250A (en) 1995-07-31 1997-04-15 Ford Motor Company Wake-up interface and method for awakening an automotive electronics module
US5931950A (en) 1997-06-17 1999-08-03 Pc-Tel, Inc. Wake-up-on-ring power conservation for host signal processing communication system
US6823516B1 (en) 1999-08-10 2004-11-23 Intel Corporation System and method for dynamically adjusting to CPU performance changes
US7010708B2 (en) 2002-05-15 2006-03-07 Broadcom Corporation Method and apparatus for adaptive CPU power management
US7539885B2 (en) 2000-01-13 2009-05-26 Broadcom Corporation Method and apparatus for adaptive CPU power management
JP2001318742A (ja) 2000-05-08 2001-11-16 Mitsubishi Electric Corp コンピュータシステムおよびコンピュータ読み取り可能な記録媒体
KR100361340B1 (ko) 2000-05-15 2002-12-05 엘지전자 주식회사 씨피유 클럭 제어 방법
US6792392B1 (en) 2000-06-30 2004-09-14 Intel Corporation Method and apparatus for configuring and collecting performance counter data
US6748546B1 (en) 2000-09-26 2004-06-08 Sun Microsystems, Inc. Method and apparatus for reducing power consumption
US6829713B2 (en) 2000-12-30 2004-12-07 Intel Corporation CPU power management based on utilization with lowest performance mode at the mid-utilization range
US7058824B2 (en) 2001-06-15 2006-06-06 Microsoft Corporation Method and system for using idle threads to adaptively throttle a computer
US20030061383A1 (en) 2001-09-25 2003-03-27 Zilka Anthony M. Predicting processor inactivity for a controlled transition of power states
US7111179B1 (en) 2001-10-11 2006-09-19 In-Hand Electronics, Inc. Method and apparatus for optimizing performance and battery life of electronic devices based on system and application parameters
US6996728B2 (en) 2002-04-26 2006-02-07 Hewlett-Packard Development Company, L.P. Managing power consumption based on utilization statistics
US7076681B2 (en) 2002-07-02 2006-07-11 International Business Machines Corporation Processor with demand-driven clock throttling power reduction
US7051227B2 (en) 2002-09-30 2006-05-23 Intel Corporation Method and apparatus for reducing clock frequency during low workload periods
US6898689B2 (en) 2002-11-15 2005-05-24 Silicon Labs Cp, Inc. Paging scheme for a microcontroller for extending available register space
US7043649B2 (en) 2002-11-20 2006-05-09 Portalplayer, Inc. System clock power management for chips with multiple processing modules
US6971033B2 (en) 2003-01-10 2005-11-29 Broadcom Corporation Method and apparatus for improving bus master performance
US7089443B2 (en) 2003-01-23 2006-08-08 University Of Rochester Multiple clock domain microprocessor
JP4061492B2 (ja) 2003-02-10 2008-03-19 ソニー株式会社 情報処理装置および消費電力制御方法
US7093147B2 (en) 2003-04-25 2006-08-15 Hewlett-Packard Development Company, L.P. Dynamically selecting processor cores for overall power efficiency
US7272732B2 (en) 2003-06-30 2007-09-18 Hewlett-Packard Development Company, L.P. Controlling power consumption of at least one computer system
TW200502847A (en) 2003-07-08 2005-01-16 Benq Corp Control device and method for reducing number of interrupts in a processor
US7146514B2 (en) 2003-07-23 2006-12-05 Intel Corporation Determining target operating frequencies for a multiprocessor system
US7272730B1 (en) 2003-07-31 2007-09-18 Hewlett-Packard Development Company, L.P. Application-driven method and apparatus for limiting power consumption in a processor-controlled hardware platform
US7194643B2 (en) 2003-09-29 2007-03-20 Intel Corporation Apparatus and method for an energy efficient clustered micro-architecture
US7080104B2 (en) 2003-11-07 2006-07-18 Plaxo, Inc. Synchronization and merge engines
US7770034B2 (en) 2003-12-16 2010-08-03 Intel Corporation Performance monitoring based dynamic voltage and frequency scaling
US20070156992A1 (en) 2005-12-30 2007-07-05 Intel Corporation Method and system for optimizing latency of dynamic memory sizing
US7451333B2 (en) 2004-09-03 2008-11-11 Intel Corporation Coordinating idle state transitions in multi-core processors
US9001801B2 (en) 2004-09-07 2015-04-07 Broadcom Corporation Method and system for low power mode management for complex Bluetooth devices
US7941585B2 (en) 2004-09-10 2011-05-10 Cavium Networks, Inc. Local scratchpad and data caching system
US7426648B2 (en) 2004-09-30 2008-09-16 Intel Corporation Global and pseudo power state management for multiple processing elements
US7434073B2 (en) 2004-11-29 2008-10-07 Intel Corporation Frequency and voltage scaling architecture
US7502948B2 (en) 2004-12-30 2009-03-10 Intel Corporation Method, system, and apparatus for selecting a maximum operation point based on number of active cores and performance level of each of the active cores
US8041967B2 (en) 2005-02-15 2011-10-18 Hewlett-Packard Development Company, L.P. System and method for controlling power to resources based on historical utilization data
US7536597B2 (en) * 2005-04-27 2009-05-19 Texas Instruments Incorporated Apparatus and method for controlling power, clock, and reset during test and debug procedures for a plurality of processor/cores
US7454632B2 (en) 2005-06-16 2008-11-18 Intel Corporation Reducing computing system power through idle synchronization
US7430673B2 (en) 2005-06-30 2008-09-30 Intel Corporation Power management system for computing platform
US8301868B2 (en) 2005-09-23 2012-10-30 Intel Corporation System to profile and optimize user software in a managed run-time environment
US20070079294A1 (en) 2005-09-30 2007-04-05 Robert Knight Profiling using a user-level control mechanism
US20070106827A1 (en) 2005-11-08 2007-05-10 Boatright Bryan D Centralized interrupt controller
CN100561404C (zh) 2005-12-29 2009-11-18 联想(北京)有限公司 节省处理器功耗的方法
US20070245163A1 (en) 2006-03-03 2007-10-18 Yung-Hsiang Lu Power management in computer operating systems
US7437270B2 (en) 2006-03-30 2008-10-14 Intel Corporation Performance state management
US7752468B2 (en) 2006-06-06 2010-07-06 Intel Corporation Predict computing platform memory power utilization
US7529956B2 (en) 2006-07-17 2009-05-05 Microsoft Corporation Granular reduction in power consumption
US7930564B2 (en) 2006-07-31 2011-04-19 Intel Corporation System and method for controlling processor low power states
US7844838B2 (en) * 2006-10-30 2010-11-30 Hewlett-Packard Development Company, L.P. Inter-die power manager and power management method
US7730340B2 (en) 2007-02-16 2010-06-01 Intel Corporation Method and apparatus for dynamic voltage and frequency scaling
US8510581B2 (en) 2007-03-26 2013-08-13 Freescale Semiconductor, Inc. Anticipation of power on of a mobile device
JP2008257578A (ja) 2007-04-06 2008-10-23 Toshiba Corp 情報処理装置、スケジューラおよび情報処理置のスケジュール制御方法
US7971074B2 (en) 2007-06-28 2011-06-28 Intel Corporation Method, system, and apparatus for a core activity detector to facilitate dynamic power management in a distributed system
US8024590B2 (en) 2007-12-10 2011-09-20 Intel Corporation Predicting future power level states for processor cores
US20090150696A1 (en) 2007-12-10 2009-06-11 Justin Song Transitioning a processor package to a low power state
US7966506B2 (en) 2007-12-12 2011-06-21 Intel Corporation Saving power in a computer system
US8442697B2 (en) 2007-12-18 2013-05-14 Packet Digital Method and apparatus for on-demand power management
KR101459140B1 (ko) 2007-12-26 2014-11-07 엘지전자 주식회사 전원관리 제어 장치 및 방법
US8156362B2 (en) 2008-03-11 2012-04-10 Globalfoundries Inc. Hardware monitoring and decision making for transitioning in and out of low-power state
US8954977B2 (en) 2008-12-09 2015-02-10 Intel Corporation Software-based thread remapping for power savings
US8700943B2 (en) 2009-12-22 2014-04-15 Intel Corporation Controlling time stamp counter (TSC) offsets for mulitple cores and threads
US8527801B2 (en) * 2010-06-30 2013-09-03 International Business Machines Corporation Performance control of frequency-adapting processors by voltage domain adjustment
US8601300B2 (en) * 2011-09-21 2013-12-03 Qualcomm Incorporated System and method for managing thermal energy generation in a heterogeneous multi-core processor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030037089A1 (en) * 2001-08-15 2003-02-20 Erik Cota-Robles Tracking operating system process and thread execution and virtual machine execution in hardware or in a virtual machine monitor
US20070074011A1 (en) * 2005-09-28 2007-03-29 Shekhar Borkar Reliable computing with a many-core processor
TW200919170A (en) * 2007-10-16 2009-05-01 Asustek Comp Inc Electrical power sharing circuit
US20110022833A1 (en) * 2009-07-24 2011-01-27 Sebastien Nussbaum Altering performance of computational units heterogeneously according to performance sensitivity

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11586367B2 (en) 2016-05-03 2023-02-21 Micron Technology, Inc. Memory access techniques in memory devices with multiple partitions

Also Published As

Publication number Publication date
US20120173895A1 (en) 2012-07-05
US9239611B2 (en) 2016-01-19
EP2788835B1 (en) 2018-11-07
WO2013086042A1 (en) 2013-06-13
EP2788835A1 (en) 2014-10-15
TW201346521A (zh) 2013-11-16
EP2788835A4 (en) 2015-07-08

Similar Documents

Publication Publication Date Title
TWI489265B (zh) 根據效率評等方案包含在處理器的多頻域間平衡電力的能量效率及節能方法，設備與系統
US8892916B2 (en) Dynamic core pool management
US10355966B2 (en) Managing variations among nodes in parallel system frameworks
TWI537821B (zh) 對每一核心提供電壓及頻率控制之技術
US9904346B2 (en) Methods and apparatus to improve turbo performance for events handling
TWI439848B (zh) 操作具有複數個計算單元之電腦系統之方法及計算裝置
EP2430538B1 (en) Allocating computing system power levels responsive to service level agreements
US8924975B2 (en) Core selection for applications running on multiprocessor systems based on core and application characteristics
CN101379453B (zh) 使用动态工作负载特征来控制cpu频率和电压调节的方法和装置
TWI569202B (zh) 用於基於網路負載來調整處理器電力使用之設備及方法
US10185384B2 (en) Reducing power by vacating subsets of CPUs and memory
US10942850B2 (en) Performance telemetry aided processing scheme
US20120173904A1 (en) Method, apparatus, and system for energy efficiency and energy conservation including determining an optimal power state of the apparatus based on residency time of non-core domains in a power saving state
Hu et al. Power and environment aware control of Beowulf clusters
Lynar et al. Reducing energy consumption in distributed computing through economic resource allocation
Huo et al. An energy efficient task scheduling scheme for heterogeneous GPU-enhanced clusters
Tasoulas et al. Performance and aging aware resource allocation for concurrent GPU applications under process variation
Sampaio et al. Optimizing energy-efficiency in high-available scientific cloud environments
US11747882B2 (en) Central processor/accelerator power management system
US20230418688A1 (en) Energy efficient computing workload placement
AlLee Green Microprocessor and Server Design
Clark Dynamic Voltage/Frequency Scaling and Power-Gating of Network-on-Chip with Machine Learning
Hern et al. Energy and Performance Efficient Thread Mapping in NoC-Based CMPs under Process Variations
Marcu Energy-Efficiency Study of Power-Aware Software Applications
Staaf et al. Distributed sleep mode handling and task processing in massive multi-core processors