JP2008191730A - 電子機器及びその制御方法 - Google Patents

電子機器及びその制御方法 Download PDF

Info

Publication number
JP2008191730A
JP2008191730A JP2007022561A JP2007022561A JP2008191730A JP 2008191730 A JP2008191730 A JP 2008191730A JP 2007022561 A JP2007022561 A JP 2007022561A JP 2007022561 A JP2007022561 A JP 2007022561A JP 2008191730 A JP2008191730 A JP 2008191730A
Authority
JP
Japan
Prior art keywords
control unit
configuration
storage device
microcomputer
initialization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007022561A
Other languages
English (en)
Inventor
Mitsuya Kawashita
光也 川下
Masahiko Murakami
昌彦 村上
Mitsuhiro Maruo
光弘 圓尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP2007022561A priority Critical patent/JP2008191730A/ja
Publication of JP2008191730A publication Critical patent/JP2008191730A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Power Sources (AREA)

Abstract

【課題】FPGAと、FPGAのコンフィグレーション終了より早く初期化を終了するマイコンとを有する電子機器において、マイコンの誤動作を防止する。
【解決手段】電源が投入されて起動した後に回路データを書き込むコンフィグレーションを行う機能部と、前記機能部と略同時に起動し、起動した後に初期化を行い、初期化終了後に機能部との通信を開始する第1のマイクロコンピュータとを有する電子機器において、前記第1のマイクロコンピュータの起動後に前記第1のマイクロコンピュータをリセットし、前記機能部にて前記コンフィグレーションが終了した後に、前記リセットを解除して前記マイクロコンピュータに初期化を開始させる。よって、機能部のコンフィグレーションを終了するまでマイコンの初期化終了を延期させることができるので、コンフィグレーション終了前の機能部へマイコンからの通信を防止できる。
【選択図】図4

Description

本発明は、電源が投入されて起動した後に回路データを書き込むコンフィグレーションを行い、前記コンフィグレーション終了後に前記回路データに応じた回路機能を果たす機能部と、前記機能部と略同時に起動し、起動した後に前記機能部との通信を開始する第1のマイクロコンピュータとを有する電子機器、及びその制御方法に関する。
デジタル回路の回路設計を電気的に変更可能なデバイスが知られており、その一例であるFPGA(Field Programmable Gate Array)が特許文献1に記載されている。FPGAは、多数の論理ゲートを有するLSIであり、論理ゲート間の論理関係と接続関係を記述した回路データが書き込まれて所期の回路機能を果たす。よって、種々の電子機器の回路部品にFPGAを用いることにより、設計に従って回路部品を製造する場合より短期間で回路設計を実装することができ、また、回路データを変更することでハードウェアを変更することなく容易に回路設計を変更できる。
FPGAが用いられる電子機器の例として、ナビゲーション機能やオーディオ、ビジュアル機能を備えた車載用電子機器があげられる。多機能の車載用電子機器に搭載されるマイコンや各種プロセッサは、ナビゲーション機能、オーディオ・ビジュアル機能などの機能ごとにモジュール化されている。そして、地図データや音楽・映像データが記憶されるハードディスク、及びハードディスクの制御部などは各機能に共通なモジュールを構成する。そして、ユーザの要求に合わせて、各種機能モジュールと共通モジュールとが組み合わせられ、複数種類の製品が構成されて市場に投入される。
この場合において、共通モジュールの回路設計は、組み合わせる他の機能モジュールによって部分的に異なる。よって、そのような共通モジュールであるハードディスク制御部をFPGAで構成することにより、他の機能モジュールとの組合せに応じた回路設計を、共通モジュールのハード構成を変更することなく容易に実装することが可能となる。よって、試作段階では回路設計ごとの動作検証を共通のハード構成行うことができ、完成品に検証済みの回路データを書き込むようにすることで、開発期間全体を短縮することが可能となる。
特開2005−135021号公報
ところで、一般にFPGAは揮発性メモリの構造を有し、外部の不揮発性メモリなどから読み出された回路データが揮発性メモリに書き込まれることで、所期の回路機能を果たす。よって、FPGAは電源が投入される都度、かかる回路データの書き込み、つまり「コンフィグレーション」を行う。
この点、車載用電子機器においては、イグニションスイッチがオンされることにより車載バッテリから電源が投入されると、FPGAで構成されるハードディスク制御部がコンフィグレーションを開始する。また、車載用電子機器の各マイコンも車載バッテリからの電源投入を受けて、初期プログラムを読み込み、初期化を行う。そして、各マイコンは、初期化終了後にハードディスク制御部を含む周辺機器との通信を開始する。しかしながら、通常FPGAのコンフィグレーション時間はマイコンの初期化時間より長いので、FPGAのコンフィグレーションとマイコンの初期化が同時に開始されると、コンフィグレーションが終了する前に初期化が終了する。
また、車載バッテリからはエンジンスタータにも電圧が供給されるので、FPGAやマイコンが上記動作を実行する間に、車載用電子機器への供給電圧が低下することがある。そして、FPGAのコンフィグレーション時間中に供給電圧がコンフィグレーションに必要なレベルを下回ると、揮発性メモリに書き込まれた回路データが消失してしまい、コンフィグレーションが異常終了する。そして、供給電圧が回復したときに、FPGAは再度コンフィグレーションを行う。一方、マイコンの初期化に必要な電圧はFPGAのコンフィグレーションに必要な電圧より低い。このため、供給電圧の低下の程度によっては、FPGAのコンフィグレーションは異常終了しても、マイコンは正常に初期化を終了する場合がある。
このように、マイコンの初期化が終了した時点では、FPGAがコンフィグレーションを未だ終了していない状態か、あるいは異常終了後に再コンフィグレーション中である可能性が大きい。よって、この時点でマイコンがFPGAに通信を行うと、コンフィグレーションを終了していないFPGAは所期の回路機能、つまりハードディスク制御部としての機能を正常に果たすことができないので、マイコンの誤動作を引き起こすという問題が生じる。
また、車載用電子機器においては、複数の機能ごとにマイコンを備えるので、複数のマイコンがそれぞれ初期化終了後にFPGAに通信を行うと、それぞれのマイコンで上述した誤動作が引き起こされるという問題が生じる。
さらに、一旦FPGAのコンフィグレーションが終了しても、FPGAの動作中に電圧低下が生じ、書き込まれた回路データが消失したり、ユーザインターフェースなどからのESD(静電放電)の影響で回路データが破壊されたりする場合がある。その場合にも、FPGAは正常に動作できなくなるので、各マイコンがFPGAに通信を行うと上記同様にして誤動作を生じるという問題がある。
そこで、上記に鑑みてなされた本発明の目的は、FPGAと、FPGAのコンフィグレーション終了より早く初期化を終了するマイコンとを有し、マイコンの誤動作を防止する電子機器及びその制御方法を提供することにある。
また、本発明のさらなる目的は、上記電子機器に備えられる複数のマイコンの誤動作を防止する電子機器及びその制御方法を提供することにある。
また、本発明のさらなる目的は、上記電子機器に供給される電圧が不安定な場合において、マイコンの誤動作を防止する電子機器及びその制御方法を提供することにある。
上記の目的を達成するために、本発明の第1の側面における電子機器は、電源が投入されて起動した後に回路データを書き込むコンフィグレーションを行い、前記コンフィグレーション終了後に前記回路データに応じた回路機能を果たす機能部と、前記機能部と略同時に起動し、起動した後に初期プログラムを読み込む初期化を行い、前記初期化終了後に前記機能部との通信を開始する第1のマイクロコンピュータと、前記第1のマイクロコンピュータの起動後に前記第1のマイクロコンピュータをリセットし、前記機能部にて前記コンフィグレーションが終了した後に、前記リセットを解除して前記マイクロコンピュータに初期化を開始させるコンフィグレーション監視部とを有することを特徴とする。
上記側面の好ましい実施態様における電子機器は、前記第1のマイクロコンピュータの前記初期化が終了した後に前記機能部との通信を開始する第2のマイクロコンピュータを更に有することを特徴とする。
上記側面の更に好ましい実施態様によれば、前記第1のマイクロコンピュータは、前記コンフィグレーション終了後に前記機能部の動作の異常を検知したときは、前記機能部に前記回路機能のリセットまたは前記コンフィグレーションを実行させることを特徴とする。
上記側面によれば、コンフィグレーション監視部が前記機能部にて前記コンフィグレーションが終了した後に、第1のマイクロコンピュータのリセットを解除して初期化を開始させるので、第1のマイクロコンピュータは機能部のコンフィグレーション終了後に起動して初期化を行い、初期化終了後に機能部との通信を行う。また、コンフィグレーション中に電圧低下が生じて書き込まれた回路データが消失した場合にも、第1のマイクロコンピュータの起動を延期させることができる。よって、コンフィグレーション終了前に通信を開始することに起因する誤動作を防止することができる。
上記の実施態様によれば、第1のマイクロコンピュータの初期化が終了した後に第2のマイクロコンピュータは前記機能部との通信を開始するので、複数のマイクロコンピュータのいずれかがコンフィグレーション終了前に機能部へ通信を行い、不具合を生じることを防止することができる。
上記の更に好ましい実施態様によれば、第1のマイクロコンピュータは、コンフィグレーション終了後に機能部の動作の異常を検知したときは、機能部に前記回路機能のリセットまたは前記コンフィグレーションを実行させるので、不安定な電圧供給や静電放電などの影響で機能部の回路データが消失・破壊されても、ユーザにより電源が再投入されて機能部が再度コンフィグレーションを行うまでもなく、機能部を復旧させることができる。
以下、図面にしたがって本発明の実施の形態について説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されず、特許請求の範囲に記載された事項とその均等物まで及ぶものである。
図1は、本実施形態における電子機器の第1の構成例について説明する図である。本電子機器は、一例として、車両に搭載され、オーディオ機能やナビゲーション機能を備える車載用電子機器である。この車載用電子機器は、地図データや音声データ等を記憶する記憶装置3と、記憶装置3へのデータの読み書きを行う記憶装置制御部1を有する。記憶装置制御部1は、オーディオ機能を制御するオーディオ制御部4や、ナビゲーション機能を制御するナビゲーション制御部8から記憶装置3へのアクセス制御を行い、これら各部の要求に応答して記憶装置3へのデータの読み書きを行う。
オーディオ制御部4は、入力部12へ入力される楽曲再生の指示を入力制御部11からシステムバスBUSを介して受取り、これに応答して記憶装置制御部1へ記憶装置3の音声データ読出しを要求する。そして、オーディオ制御部4は、記憶装置制御部1が記憶装置3から読み出した音声データファイルを受取り、音声データファイルの展開処理を行い、音声データを記憶装置制御部1を介して音声処理部13に送る。すると、音声処理部13は音声データを再生して、音声出力部15から出力する。
また、ナビゲーション制御部8は、入力部12へ入力される経路検索の指示を入力制御部14からシステムバスBUSを介して受取り、これに応答して記憶装置制御部1へ記憶装置3の地図データ読出しを要求する。そしてナビゲーション制御部8は、記憶装置制御部1が記憶装置3から読み出した地図データを受取り、地図データに基づく検索処理を実行し、表示制御部16を介して検索結果を表示部17に表示させる。
また、この車載用電子機器には、車両のイグニションスイッチがオンされると、車載バッテリの電源が投入される。そして、詳しくは後述するが、電源管理部10が、システムバスBUSを介してオーディオ制御部4やナビゲーション制御部8から電源断・再投入の要求を受けると、これに応答して車載用電子機器への電源断・再投入を行う。
上記構成において、記憶装置制御部1はFPGAで構成され、電源が投入されると起動してROM2から回路データを書き込んでコンフィグレーションを行い、記憶装置3の制御部としての回路機能を果たす。すなわち、記憶装置制御部1は「機能部」に対応する。また、記憶装置3はハードディスクまたはDVDドライブで構成される。
オーディオ制御部4及びナビゲーション制御部8は、それぞれ内蔵のROMに格納される制御プログラムや処理プログラムに従って動作するマイクロコンピュータにより構成さる。オーディオ制御部4及びナビゲーション制御部8は、電源が投入されると内蔵のROMからRAMに初期プログラムを読み込んで自らの初期化を行い、初期化終了後に記憶装置制御部1との通信を開始する。また、詳しくは後述するが、オーディオ制御部4は、記憶装置制御部1からコンフィグレーション終了通知を受けると、これに応答して記憶装置制御部1のコンフィグレーション終了をナビゲーション制御部8へ通知する。よって、オーディオ制御部4は「第1のマイクロコンピュータ」、ナビゲーション制御部8は「第2のマイクロコンピュータ」に対応する。
ここで、図2を用いて記憶装置制御部1のコンフィグレーション時間、オーディオ制御部4の初期化時間について説明する。なお、ナビゲーション制御部8の初期化時間もオーディオ制御部4の初期化時間と同様であるので、図2にはオーディオ制御部4の初期化時間のみ示し、ナビゲーション制御部8の初期化時間は省略する。
まず図2(1)に示すように、FPGAで構成される記憶装置制御部1は、車載バッテリからの供給電圧が5V以上となると、ROM2から回路データを書き込んでコンフィグレーションを行う。そして、5Vの電圧が安定して供給される場合には、コンフィグレーション時間T1内でコンフィグレーションを終了する。一方、オーディオ制御部4は、車載バッテリから3.3V以上の電圧が供給されると、初期ファイルを内蔵ROMからRAMに読み出して初期化を行う。そして、初期化時間T2で初期化が終了する。
このように、車載バッテリからの供給電圧がそれぞれコンフィグレーション、初期化に必要な電圧に達すると、それぞれの処理が開始される。ここで、説明の便宜上、記憶装置制御部1のコンフィグレーションとオーディオ制御部4の初期化はほぼ同時に開始されるとする。すると、コンフィグレーション時間T1の方が初期化時間T2より長いので、オーディオ制御部4が初期化を終了した時点では、まだ記憶装置制御部1のコンフィグレーションが終了していないことになる。
また、車載バッテリはイグニションスイッチがオンされるとエンジンスタータへも電圧を供給するので、車載用電子機器に供給される電圧が瞬時に低下する場合がある。例えば、図2(2)に示すように、時点t1において供給電圧が5Vを下回ると、記憶装置制御部1の揮発性メモリに書き込まれた回路データは消失してしまい、コンフィグレーションは異常終了する。そして、その直後に電圧が回復すると、記憶装置制御部1はコンフィグレーションを最初から再度実行する。そして、時点t1からコンフィグレーション時間T1が経過した時点で、記憶装置制御部1のコンフィグレーションが終了する。
一方、オーディオ制御部4については、供給電圧が3.3Vを下回るような電圧低下が生じると初期化は異常終了する。よって、時点t1における電圧低下が、供給電圧が3.3Vを下回るほどの低下でなければ、オーディオ制御部4は初期化に必要な電圧の供給を継続して受けられるので、初期化が異常終了することはない。よってこの場合、初期化時間T2経過後に初期化を終了する。すると、オーディオ制御部4の初期化終了時点では、記憶装置制御部1は再コンフィグレーション中であり、コンフィグレーションが終了していない。
上記のように、オーディオ制御部4の初期化終了時点では、記憶装置制御部1はコンフィグレーションが終了しておらず、所期の機能を果たすことができない。よって、この時点でオーディオ制御部4が記憶装置制御部1に通信を行うとオーディオ制御部4は誤動作を生じるという不具合を来たす。
さらに、ナビゲーション制御部8もオーディオ制御部4と同様の手順で初期化を行うので、ナビゲーション制御部8が初期化終了後に記憶装置制御部1に通信を行うと、上記同様の誤動作が生じてしまう。そこで、本実施形態における車載用電子機器は、図1に示すようにコンフィグレーション監視部50を備え、コンフィグレーション監視部50の動作により上記の不具合を防止する。
図3は、本実施形態におけるコンフィグレーション監視部50の構成例について説明する図である。図4は、記憶装置制御部1、コンフィグレーション監視部50、オーディオ制御部4、及びナビゲーション制御部8の動作手順を説明する図である。
図3で示すように、コンフィグレーション監視部50は、記憶装置制御部1への供給電圧を監視する電源監視部5と、ANDゲート6とを有する。車載用電子機器に電源が投入され(図4の手順S40)、例えば5V以上の電圧が供給されている間は、電源監視部5は記憶装置制御部1とANDゲート6に「H」レベルの信号を入力し、供給電圧が5Vを下回ると「L」レベルの信号を入力する。
また、記憶装置制御部1は、電源監視部5から「H」レベルの入力信号を受け、これに応答してコンフィグレーションを行う(図4の手順S41)。そして、記憶装置制御部1は、コンフィグレーション終了前は「L」レベルの信号をANDゲート6へ入力する。よって、記憶装置制御部1への供給電圧が5V以上であって記憶装置制御部1がコンフィグレーション中の場合は、ANDゲート6には記憶装置制御部1からは「L」レベルの、電源監視部5からは「H」レベルの信号入力がされるので、ANDゲート6からは「L」レベルの信号がオーディオ制御部4へ「リセット信号」として入力される(図4の手順S42)。この結果、オーディオ制御部4はリセットされる。
そして、記憶装置制御部1は、コンフィグレーションが終了するとコンフィグレーション終了を通知する「H」レベルの信号をコンフィグレーション監視部50へ送り(図4の手順S44)、この信号はANDゲート6へ入力される。よって、記憶装置制御部1への供給電圧が5V以上であって記憶装置制御部1のコンフィグレーションが終了したときは、ANDゲート6には記憶装置制御部1、電源監視部5の両方から「H」レベルの信号入力がされるので、ANDゲート6からは「H」レベルの信号がオーディオ制御部4へ「リセット解除信号」として入力される(図4の手順S45)。そして、オーディオ制御部4はリセット解除信号に応答して、初期化を行い(図4の手順S46)、初期化終了後に記憶装置制御部1と通信を開始する(図4の手順S47)。
このようなコンフィグレーション監視部50の動作により、記憶装置制御部1のコンフィグレーションが終了するまではオーディオ制御部4は初期化を開始しない。よって、記憶装置制御部1のコンフィグレーション終了前にオーディオ制御部4が記憶装置制御部1へ通信を行い誤動作を生じるという不具合を防止することができる。
また、供給電圧が5Vを下回ったときには、電源監視部5は「L」レベルの信号を記憶装置制御部1とオーディオ制御部4に入力する。その結果、記憶装置制御部1はリセットされ、再起動してコンフィグレーションを再度実行する。これにより、コンフィグレーション終了前に供給電圧が変動したときに、記憶装置制御部1に再コンフィグレーションを実行させることができる。また、オーディオ制御部もリセット状態が維持されるので、記憶装置制御部1のコンフィグレーション終了前にオーディオ制御部4が記憶装置制御部1へ通信を行うことを防止でき、誤動作が生じることを防止することができる。
一方、ナビゲーション制御部8は、車載用電子機器に電源が投入されると(図4の手順S40)、記憶装置制御部1やオーディオ制御部4とほぼ同時に起動し、初期化を行う(図4の手順S43)。そして、上述のようにしてオーディオ制御部4がコンフィグレーション監視部50によりリセットを解除されて初期化を終了すると、ナビゲーション制御部8に記憶装置制御部1との通信を許可する通知を行う(図4の手順S48)。すると、その時点ではナビゲーション制御部8も初期化を終了しており動作可能な状態であるので、ナビゲーション制御部8はオーディオ制御部4からの通知に応答して記憶装置制御部1との通信を開始する(図4の手順S49)。このように、ナビゲーション制御部8は、初期化を終了してもオーディオ制御部4からの通知がない限りは記憶装置制御部1への通信を開始しないので、記憶装置制御部1のコンフィグレーション終了前にナビゲーション制御部8が記憶装置制御部1へ通信を行い誤動作を生じるという不具合を防止することができる。
図5は、コンフィグレーション監視部50の別の構成例について説明する図である。図6は、本構成例における記憶装置制御部1、コンフィグレーション監視部50、及びオーディオ制御部4の動作手順を説明する図である。本構成例では、コンフィグレーション監視部50は、タイマー回路7を更に備える。タイマー回路7は、ANDゲート6が出力する信号を所定時間監視する。例えば、タイマー回路7の監視時間は、記憶装置制御部1のコンフィグレーションが異常終了して再度コンフィグレーションを実行した場合でも再コンフィグレーションを終了可能な時間に設定される。
そして、車載用電子機器に電源が投入され(図6の手順S50)、記憶装置制御部1がコンフィグレーションを行う(図6の手順S51)。そのとき、図3、図4の場合と同様に、コンフィグレーション中はコンフィグレーション監視部50の結果ANDゲート6からは「L」レベルの信号がオーディオ制御部4へ「リセット信号」として入力される(図6の手順S52)。
そして、設定された監視時間内に記憶装置制御部1のコンフィグレーション終了を示す「H」レベルの信号が出力されない場合(図6の手順S55)、すなわち再コンフィグレーションが異常終了した場合には、タイマー回路7はオーディオ制御部4に「H」レベルのリセット解除信号を入力する(図6の手順S56)。
すると、オーディオ制御部4は初期化を実行し(図6の手順S57)、初期化終了時にタイマー回路7は、記憶装置制御部1のコンフィグレーションが異常終了したことをオーディオ制御部4に通知する(図6の手順S58)。これにより、オーディオ制御部4は、記憶装置制御部1のコンフィグレーションが異常終了したことを認識でき、記憶装置制御部1への通信を中止する。そして、オーディオ制御部4は、記憶装置制御部1へ再コンフィグレーションの実行を命令する(図6の手順S59)。すると、これに応答して記憶装置制御部1はコンフィグレーションを再度実行する(図6の手順S60)。
このように、所期の時間内に記憶装置制御部1のコンフィグレーションが終了しない場合には、記憶装置制御部1へオーディオ制御部4が通信を行い誤動作を生じるという不具合を防止するとともに、オーディオ制御部4により記憶装置制御部1のコンフィグレーション動作を制御して、記憶装置制御部1に再コンフィグレーションを実行させることができる。また、オーディオ制御部4は、記憶装置制御部1のコンフィグレーションの実行履歴を内部のRAMに記憶する(図6の手順S61)。そうすることで、オーディオ制御部4は、後述するように記憶装置制御部1の動作の異常が検知された場合に、その復旧に最適な処理を選択することができる。
なお、上記手順においては記憶装置制御部1のコンフィグレーションが終了していないため、オーディオ制御部4がナビゲーション制御部8へ記憶装置制御部1との通信の許可を通知しないので、記憶装置制御部1へナビゲーション制御部8が通信を行い誤動作を生じるという不具合を防止することができる。
コンフィグレーションが正常に終了した後において、記憶装置制御部1が書き込んだ回路データを保持するためには、5Vの電圧が安定して供給される必要がある。しかし、車載バッテリを電源とする車載用電子機器においては、供給電圧の低下により記憶装置制御部1の揮発性メモリに書き込まれた回路データが消失したり、静電放電や種々のノイズの影響により回路データが破壊されたりすることがある。このような場合に、本実施形態の車載用電子機器は図7〜図10で示す手順で動作して、記憶装置制御部1を復旧させる。
図7は、オーディオ制御部4が記憶装置制御部1の動作の異常を検知する場合について説明する図である。オーディオ制御部4は、図4に示した手順により記憶装置制御部1との通信を開始した後は、処理内容に応じて記憶装置制御部1に対し記憶装置3へのデータの読み書きを要求し、記憶装置制御部1からは記憶装置3から読み出したデータを受け取る。
例えば、オーディオ制御部4は記憶装置制御部1にデータ「A」の読出しを要求し(S610)、記憶装置制御部1からはデータ「B」が読み出された結果を受け取る(S620)。すると、オーディオ制御部4は読出しの要求内容と読出し結果とが異なることから記憶装置制御部1の動作の異常を検知する(S630)。なお、以下の説明では、手順S610〜S630からなるオーディオ制御部4による記憶装置制御部1の動作異常検知手順を手順S600として示す。
そして、手順S600の後、オーディオ制御部4は、記憶装置制御部1に回路機能のリセットを命令する(S640)。ここで、回路機能のリセットは、コンフィグレーションにより記憶装置制御部1に書き込まれた回路データは消去せず、実装された回路においてレジスタに設定されるデータをリセットすることをいう。回路データに異常がなければ、このリセット処理により記憶装置制御部1は復旧する。よって、オーディオ制御部4は、再コンフィグレーションを実行する場合より短時間で記憶装置制御部1を復旧させることができる。そして、オーディオ制御部4では記憶装置制御部1にリセット命令を発行したことが記憶されるとともに(S641)、オーディオ制御部4からナビゲーション制御部8へは、リセット命令を発行したことを通知する(S650)。
記憶装置制御部1は、リセット命令を受けると、自らの回路機能のリセットを行い(S643)、リセットが終了すると、リセットの終了をオーディオ制御部4に通知する(S660)。そして、オーディオ制御部4は記憶装置制御部1からリセット終了通知を受け取ると、ナビゲーション制御部8へリセット終了を通知する(S670)。一方、ナビゲーション制御部8は、オーディオ制御部4からのリセット命令発行の通知を受けてからリセット終了の通知を受けるまでの間は、記憶装置制御部1への通信を中止する。そうすることにより、リセット処理中の記憶装置制御部1へナビゲーション制御部8が通信を行うことに起因する誤動作を防止することができる。
さらに、オーディオ制御部4は上述の手順S600と同じ手順により記憶装置制御部1の動作異常を検知する(S671)。この場合、オーディオ制御部では、前回リセット命令を発行したことを記憶しているので、リセットで回復できないような動作異常、つまり回路データに異常が生じたと判断する。よって、オーディオ制御部4は、記憶装置制御部1に、正常な回路データを再度書き込むため再コンフィグレーションを命令し(S672)、再コンフィグレーション命令を発行したことを記憶する(S673)。
一方、オーディオ制御部4はナビゲーション制御部8に、記憶装置制御部1にリセット命令を発行したことを通知する(S683)。すると、ナビゲーション制御部8では、リセット命令発行通知を受けることで、記憶装置制御部1への通信を中止する。よって、オーディオ制御部4としては実際の命令内容とは関係なくナビゲーション制御部8に単一の通知、つまりリセット命令発行の通知を行うだけでよく、処理を簡略化しながら、ナビゲーション制御部8から再コンフィグレーション中の記憶装置制御部1への通信を防止することができる。
記憶装置制御部1は、再コンフィグレーション命令を受けると、再コンフィグレーションを実行し(S674)、再コンフィグレーションが終了すると、その終了をオーディオ制御部4に通知する(S684)。そして、オーディオ制御部4は、この通知を受けると、ナビゲーション制御部8にリセット終了を通知する(S685)。
さらに、オーディオ制御部4は、手順S600と同じ手順により記憶装置制御部1の動作の異常を検知する(S830)。すると、オーディオ制御部4は、例えば記憶装置制御部1がラッチアップを起こしたことにより再コンフィグレーションでは復旧不可能な異常が生じていると判断する。そして、オーディオ制御部4は、電源管理部10に電源断・再投入を要求する(S840)。すると、これに応答して電源管理部10は車載用電子機器の電源断と再投入とを行う(S841)。すると、電源が再投入されると記憶装置制御部1、オーディオ制御部4、ナビゲーション制御部8はいずれも再起動し、図4、または図6で示した手順が実行される。
このようにして、オーディオ制御部4は、記憶装置制御部1の動作の異常を検知し、記憶装置制御部1を復旧させることができる。また、その際、回路機能のリセットを先に実行することで、記憶装置制御部1に書き込まれた回路データに異常がない場合は、早期に記憶装置制御部1を復旧させることができる。そして、回路データに異常がある場合は、記憶装置制御部1に再コンフィグレーションを実行させることにより、より確実に復旧させることができる。また、記憶装置制御部1の復旧を行う間、記憶装置制御部1へナビゲーション制御部8が通信を行い、誤動作を生じることを防止することができる。さらに、再コンフィグレーションを実行したにもかかわらず記憶装置制御部1が復旧しない場合には、電源断・再投入により車載用電子機器全体を再起動させて、記憶装置制御部1が復旧する機会を確保することができる。
なお、オーディオ制御部4による命令は必ずしも上記の順序でなくてもよく、記憶装置制御部1の動作の異常を検知したら即座に再コンフィグレーションの実行を命令するという手順であってよい。また、手順S683では、オーディオ制御部4は再コンフィグレーションの実行命令を発行したことをナビゲーション制御部8へ通知する手順としてもよい。そうすることで、ナビゲーション制御部8は、終了通知までの時間を予測することが可能となる。すなわち、回路機能のリセットよりコンフィグレーションの方が時間を要するので、その場合は、ナビゲーション制御部8はユーザへ待ち時間を表示するなどの処理を行うことができ、ユーザの利便性を損なうことを防止できる。
図8は、図7で示した手順の変形例について説明する図である。この変形例では、記憶装置制御部1を構成するFPGAの領域を第1、第2の領域に分割し、それぞれオーディオ制御部4とナビゲーション制御部8が使用する。
まず、ナビゲーション制御部8が記憶装置制御部1の第2領域に対しデータの読出し要求を行っているとき(S710)、オーディオ制御部4が、図7に示した手順S600と同じ手順により記憶装置制御部1の動作の異常を検知する(S730)。すると、オーディオ制御部4は、記憶装置制御部1に回路機能のリセットを命令し(S740)、ナビゲーション制御部8へリセット命令発行を通知する(S750)。そして、記憶装置制御部1は回路機能のリセットを行い(S743)、リセットが終了すると、リセットの終了をオーディオ制御部4に通知する(S760)。そして、オーディオ制御部4からさらにナビゲーション制御部8へリセット終了が通知される(S770)。このとき、回路機能のリセットは、オーディオ制御部4用の第1領域に対して行われ、ナビゲーション制御部8用の第2領域の構成は変化しない。よって、ナビゲーション制御部8は、オーディオ制御部4からリセット命令の通知を受けるまで記憶装置制御部1の第2領域に行っていた処理を継続し、データの読出し要求を再度実行する(S771)。
次に、手順S771でナビゲーション制御部8が記憶装置制御部1の第2領域に対しデータの読出し要求を行っているとき、オーディオ制御部4は、図7に示した手順S600と同じ手順により記憶装置制御部1の動作の異常を検知する(S772)。すると、オーディオ制御部4は、記憶装置制御部1に再コンフィグレーションの実行を命令し(S773)、再コンフィグレーション命令を発行したことを記憶する(S782)。また、オーディオ制御部4は、ナビゲーション制御部8へ再コンフィグレーション命令の発行を通知する(S785)。
そして、記憶装置制御部1は再コンフィグレーションを実行し(S784)、コンフィグレーションが終了すると、記憶装置制御部1からコンフィグレーションの終了がオーディオ制御部4に通知され(S786)、オーディオ制御部4はナビゲーション制御部8へコンフィグレーション終了を通知する(S788)。このとき、コンフィグレーションは、オーディオ制御部4用の第1領域、ナビゲーション制御部8用の第2領域の両方に対して行われ、第1、第2領域ともに回路が再構成される。よって、ナビゲーション制御部8は、オーディオ制御部4から再コンフィグレーション命令発行の通知を受けるまで記憶装置制御部1の第2領域に行っていた処理を継続することができないので、処理を再開するためにレジスタの再設定を要求する(S789)。
このように、オーディオ制御部4は記憶装置制御部1の回路機能のリセット命令発行または再コンフィグレーション命令の発行を区別してナビゲーション制御部8へ通知することで、ナビゲーション制御部8は直前まで行っていた処理が継続可能かを判断し、記憶装置制御部1の復旧後の処理を選択することができる。よって、ナビゲーション制御部8が不適切な処理を再開することによる誤動作を防止することができる。
図9は、ナビゲーション制御部8が記憶装置制御部1の動作の異常を検知する場合の動作手順を説明する図である。この場合は、ナビゲーション制御部8の要求に応じて、オーディオ制御部4が図7〜図8において示したように記憶装置制御部1を復旧させる。図9では、オーディオ制御部4が記憶装置制御部1に回路機能のリセットを命令する場合を例として説明する。
まず、ナビゲーション制御部8が記憶装置制御部1に対しデータ「A」の読出しを要求し(S910)、記憶装置制御部1からデータ「B」が読み出された結果を受け取り(S920)、読出しの要求内容と読出し結果とが異なることから記憶装置制御部1の動作の異常を検知する(S930)。なお、以下の説明では、手順S910〜S930からなるナビゲーション制御部8による記憶装置制御部1の動作異常検知手順を手順S900として示す。
そして、手順S900の後、ナビゲーション制御部8は、オーディオ制御部4に対し記憶装置制御部1を復旧するためのリセット命令発行を要求する(S940)。すると、オーディオ制御部4はこれに応答して、ナビゲーション制御部8へ要求の受付を通知し(S950)、記憶装置制御部1へ回路機能のリセットを命令し(S960)、リセット命令発行を記憶する(S961)。そして、記憶装置制御部1は回路機能のリセットを行い(S962)、リセットが終了すると、記憶装置制御部1からリセットの終了がオーディオ制御部4に通知される(S970)。そして、さらにオーディオ制御部4からナビゲーション制御部8へリセット終了が通知される(S980)。
このように、ナビゲーション制御部8により記憶装置制御部1の動作の異常が検知された場合にもその復旧を行うので、オーディオ制御部4単独で記憶装置制御部1の動作の異常を検知する場合より、記憶装置制御部1を復旧する機会を増加させることができる。
また、オーディオ制御部4は記憶装置制御部1に対する命令の履歴を記憶している。よって、手順S940でナビゲーション制御部8からオーディオ制御部4へリセット命令の発行が要求された際に、すでに回路機能のリセットを実行した後であれば、オーディオ制御部4は、手順S960で再コンフィグレーションを命令してもよい。さらに、その後にナビゲーション制御部8から要求を受けたときに、オーディオ制御部4は電源断・再投入を電源管理部10に対し要求してもよい。すなわち、オーディオ制御部4は、ナビゲーション制御部8からの要求に応答して、図7において示した手順で記憶装置制御部1の復旧を行うことができる。このように、オーディオ制御部4は記憶装置制御部1に対する命令を一元的に制御するので、ナビゲーション制御部8からの要求に応じて手順S960では最適な処理を選択することができる。
図10は、図9で示した手順の変形例について説明する図である。ナビゲーション制御部8は、図9で示した手順S900において記憶装置制御部1の動作の異常を検知し、さらに手順S940においてオーディオ制御部4に対し記憶装置制御部1を復旧させるためにリセット命令の発行を要求する。しかし、オーディオ制御部4からの応答がなく、タイムアウトが発生する(S1010)。よって、この場合は、オーディオ制御部4の動作異常と判断され、ナビゲーション制御部8はオーディオ制御部4に代わって記憶装置制御部1へ回路機能のリセットを命令し(S1020)、さらにオーディオ制御部4へもリセットを命令する(S1030)。そして、記憶装置制御部1は回路機能のリセットを行い(S1021)、リセットが終了すると、記憶装置制御部1からナビゲーション制御部8にリセットの終了が通知される(S1040)。さらにオーディオ制御部4でもリセットの後、初期化を行い(S1041)、初期化を終了すると、オーディオ制御部4からナビゲーション制御部8へリセット終了が通知される(S1050)。
なお、ナビゲーション制御部8は、手順S1020において記憶装置制御部1へ再コンフィグレーションの実行を命令してもよい。また、それに代わり、電源管理部10へ電源断・再投入を要求してもよい。さらに、ナビゲーション制御部8は、これら命令の発行履歴を記憶しておき、回路機能のリセット、再コンフィグレーション、電源断・再投入というように、より簡便な復旧処理から順に命令してもよい。
このようにして、オーディオ制御部4の動作異常が検知された場合であっても、ナビゲーション制御部8が記憶装置制御部1を復旧させることができ、さらにはオーディオ制御部4も復旧させることができる。よって、車載用電子機器全体としての動作がより安定したものとなる。
図11は、本実施形態における車載用電子機器の第2の構成例について説明する図である。図11には、図1の第1の構成例と異なる箇所が図示される。この第2の構成例では、車載用電子機器はコンフィグレーション監視部50の代わりに回路データ監視部52を有する。
回路データ監視部52は専用のプロセッサまたはマイクロコンピュータで構成され、車載用電子機器の電源投入時に記憶装置制御部1やオーディオ制御部4の動作とは別個に起動して初期化を行う。そして、回路データ監視部52へは、ROM2から記憶装置制御部1へ書き込まれる回路データが入力される。かかる回路データは、種々のノイズによりデータ誤りを生ずることがある。よって、回路データ監視部52は、CRC(Cyclic Redundancy Check)やパリティチェックを行い、回路データの誤りを検出する。そうすることで、電源投入直後の記憶装置制御部1のコンフィグレーションで書き込まれる回路データをほぼリアルタイムで監視でき、コンフィグレーションが正常に行われたかどうかを判断できる。
また、回路データ監視部52は、電源投入直後のコンフィグレーションが終了した場合において、図7〜図10に示したいずれかの手順により記憶装置制御部1が再コンフィグレーションを実行する際にも、回路データを監視することにより、コンフィグレーションが正常に行われるかを判断することができる。その場合において、図1で示したコンフィグレーション監視部50と上記の回路データ監視部52とを併せ持つ構成としてもよい。
回路データ監視部52の動作手順について図12を用いて説明する。記憶装置制御部1がコンフィグレーションを開始すると(S1201)、回路データ監視部52へはROM2から回路データが入力される(S1210)。そして、回路データ監視部52は、回路データの誤りを検出する(S1220)。そして、回路データの誤りが検出されると、記憶装置制御部1に所期の回路機能が正常に実装されておらず動作異常を生ずる可能性が大きいので、記憶装置制御部1の復旧を要求するために、オーディオ制御部4にリセット命令の発行を要求する(S1230)。すると、オーディオ制御部4は、これに応答して記憶装置制御部1に再コンフィグレーションを命令する(S1240)。
なお、この場合においても、オーディオ制御部4は記憶装置制御部1の復旧履歴を記憶しておき、必要に応じて手順S1240で電源断・再投入を電源管理部10へ要求してもよい。このようにして、コンフィグレーションが正常に行われていなければ、供給電圧の状態にかかわりなく、記憶装置制御部1にコンフィグレーションを確実に実行させることができる。
図13は、本実施形態における車載用電子機器の第3の構成例について説明する図である。第3の構成例では、車載用電子機器は図1の第1の構成例に加えて、記憶装置制御部1の内部にカウンタ回路100を有し、記憶装置制御部1の外部にカウンタ回路100からのパルス信号が入力される回路動作監視部60を有する。回路動作監視部60は、例えば時定数回路を有し、所定時間以内にパルス信号が入力されない場合は記憶装置制御部1へ再コンフィグレーションの実行を命令し、オーディオ制御部4へは記憶装置制御部1が再コンフィグレーションを実行していることを通知する。
このような構成により、記憶装置制御部1の動作に異常が生じたときは、回路動作監視部60がパルス信号の異常として検知して、記憶装置制御部1に再コンフィグレーションを実行させるので、記憶装置制御部1を復旧させることが可能となる。また、その場合、回路動作監視部60がオーディオ制御部4へ記憶装置制御部1の異常を通知することにより、オーディオ制御部4は記憶装置制御部1が再コンフィグレーション中であることを判断でき、例えば一定時間は記憶装置制御部1へ通信を行わないように動作することで、誤動作を防止することができる。
なお、上述の実施形態は、複数のマイコンを有し、回路の一部がFPGAで構成される、例えば地上デジタルTV受像機器などの電子機器に適用できる。
以上説明したように、本発明によれば、FPGAと、FPGAのコンフィグレーション終了より早く初期化を終了するマイコンとを有する電子機器において、マイコンの誤動作を防止することができる。また、上記電子機器に備えられる複数のマイコンの誤動作を防止することができる。さらに、上記電子機器に供給される電圧が不安定な場合において、各マイコンの誤動作を防止することができる。
本実施形態における電子機器の第1の構成例について説明する図である。 記憶装置制御部1のコンフィグレーション時間、オーディオ制御部4の初期化時間について説明する図である。 本実施形態におけるコンフィグレーション監視部50の構成例について説明する図である。 記憶装置制御部1、コンフィグレーション監視部50、オーディオ制御部4、及びナビゲーション制御部8の動作手順を説明する図である。 コンフィグレーション監視部50の別の構成例について説明する図である。 本構成例における記憶装置制御部1、コンフィグレーション監視部50、及びオーディオ制御部4の動作手順を説明する図である。 オーディオ制御部4が記憶装置制御部1の動作の異常を検知する場合について説明する図である。 図7で示した手順の変形例について説明する図である。 ナビゲーション制御部8が記憶装置制御部1の動作の異常を検知する場合の動作手順を説明する図である。 図9で示した手順の変形例について説明する図である。 本実施形態における車載用電子機器の第2の構成例について説明する図である。 第2の構成例における回路データ監視部52の動作手順について説明する図である。 本実施形態における車載用電子機器の第3の構成例について説明する図である。
符号の説明
1:記憶装置制御部、4:オーディオ制御部、8:ナビゲーション制御部、
10:電源管理部、50:コンフィグレーション監視部

Claims (7)

  1. 電源が投入されて起動した後に回路データを書き込むコンフィグレーションを行い、前記コンフィグレーション終了後に前記回路データに応じた回路機能を果たす機能部と、
    前記機能部と略同時に起動し、起動した後に初期プログラムを読み込む初期化を行い、前記初期化終了後に前記機能部との通信を開始する第1のマイクロコンピュータと、
    前記第1のマイクロコンピュータの起動後に前記第1のマイクロコンピュータをリセットし、前記機能部にて前記コンフィグレーションが終了した後に、前記リセットを解除して前記第1のマイクロコンピュータに初期化を開始させるコンフィグレーション監視部とを有する電子機器。
  2. 請求項1において、
    前記第1のマイクロコンピュータの前記初期化が終了した後に前記機能部との通信を開始する第2のマイクロコンピュータを更に有することを特徴とする電子機器。
  3. 請求項1において、
    前記第1のマイクロコンピュータは、前記コンフィグレーション終了後に前記機能部の動作の異常を検知したときは、前記機能部に前記回路機能のリセットまたは前記コンフィグレーションを実行させることを特徴とする電子機器。
  4. 請求項2において、
    前記第2のマイクロコンピュータにより前記コンフィグレーション終了後に前記機能部の動作の異常が検知されたときは、前記第1のマイクロコンピュータは、前記機能部に前記回路機能のリセットまたは前記コンフィグレーションを実行させることを特徴とする電子機器。
  5. 書き込まれた回路データに応じた回路機能を果たす機能部と、初期プログラムを読み込む初期化が終了した後に前記機能部との通信を開始する第1のマイクロコンピュータとを有する電子機器の制御方法において、
    電源が投入されて前記機能部を起動する工程と、
    起動された前記機能部に回路データを書き込むコンフィグレーションを行う工程と、
    前記機能部と略同時に前記第1のマイクロコンピュータを起動する工程と、
    前記第1のマイクロコンピュータの起動後に前記第1のマイクロコンピュータをリセットする工程と、
    前記コンフィグレーションが終了した後に前記リセットを解除する工程と、
    前記リセット解除後に前記第1のマイクロコンピュータにて初期化プログラムを読み込む初期化を行う工程とを有する電子機器の制御方法。
  6. 請求項5において、
    前記第1のマイクロコンピュータの初期化が終了した後に、第2のマイクロコンピュータにて前記機能部との通信を開始する工程を更に有することを特徴とする電子機器の制御方法。
  7. 請求項5または6において、
    前記コンフィグレーション終了後に前記機能部の動作の異常を検知する工程と、
    前記異常が検知された後に、前記機能部にて前記回路機能のリセットまたは前記コンフィグレーションを実行する工程とを更に有することを特徴とする電子機器の制御方法。
JP2007022561A 2007-02-01 2007-02-01 電子機器及びその制御方法 Pending JP2008191730A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007022561A JP2008191730A (ja) 2007-02-01 2007-02-01 電子機器及びその制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007022561A JP2008191730A (ja) 2007-02-01 2007-02-01 電子機器及びその制御方法

Publications (1)

Publication Number Publication Date
JP2008191730A true JP2008191730A (ja) 2008-08-21

Family

ID=39751804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007022561A Pending JP2008191730A (ja) 2007-02-01 2007-02-01 電子機器及びその制御方法

Country Status (1)

Country Link
JP (1) JP2008191730A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012238131A (ja) * 2011-05-11 2012-12-06 Yokogawa Electric Corp 表示器を備える機器
WO2018123205A1 (ja) 2016-12-27 2018-07-05 日立オートモティブシステムズ株式会社 マイクロコンピュータ、論理回路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003044303A (ja) * 2001-07-27 2003-02-14 Kyushu Ando Denki Kk コンピュータ装置
JP2004056716A (ja) * 2002-07-24 2004-02-19 Renesas Technology Corp 半導体装置
JP2005243937A (ja) * 2004-02-26 2005-09-08 Fujitsu Ltd 集積回路装置設計方法、当該方法を実施可能なデータ処理装置及びプログラム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003044303A (ja) * 2001-07-27 2003-02-14 Kyushu Ando Denki Kk コンピュータ装置
JP2004056716A (ja) * 2002-07-24 2004-02-19 Renesas Technology Corp 半導体装置
JP2005243937A (ja) * 2004-02-26 2005-09-08 Fujitsu Ltd 集積回路装置設計方法、当該方法を実施可能なデータ処理装置及びプログラム

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012238131A (ja) * 2011-05-11 2012-12-06 Yokogawa Electric Corp 表示器を備える機器
WO2018123205A1 (ja) 2016-12-27 2018-07-05 日立オートモティブシステムズ株式会社 マイクロコンピュータ、論理回路
CN110073343A (zh) * 2016-12-27 2019-07-30 日立汽车系统株式会社 微型计算机和逻辑电路
EP3564825A4 (en) * 2016-12-27 2020-08-26 Hitachi Automotive Systems, Ltd. MICRO-COMPUTER, AND LOGIC CIRCUIT
US11016928B2 (en) 2016-12-27 2021-05-25 Hitachi Automotive Systems, Ltd. Microcomputer and logic circuit
CN110073343B (zh) * 2016-12-27 2023-06-13 日立安斯泰莫株式会社 微型计算机和逻辑电路

Similar Documents

Publication Publication Date Title
US8930931B2 (en) Information processing apparatus using updated firmware and system setting method
JP5382084B2 (ja) 車両用装置
CN108304282B (zh) 一种双bios的控制方法及相关装置
JP4544246B2 (ja) 制御装置および方法、プログラム、並びに記録媒体
US10585755B2 (en) Electronic apparatus and method for restarting a central processing unit (CPU) in response to detecting an abnormality
JP5328720B2 (ja) 情報処理装置
JP2012069032A (ja) 情報処理装置
US10387260B2 (en) Reboot system and reboot method
JP2002259130A (ja) 情報処理システムおよびその起動制御方法
US10824517B2 (en) Backup and recovery of configuration files in management device
US20200104211A1 (en) Information processing apparatus, and method of controlling the same
JP2007122151A (ja) ブート制御装置およびブート制御方法
JP2008191730A (ja) 電子機器及びその制御方法
JP6599725B2 (ja) 情報処理装置およびログ管理方法、並びにコンピュータ・プログラム
JP4482514B2 (ja) 画像形成装置
WO1991016678A1 (fr) Procede de remise a zero d'un module adaptateur suite a une panne et syteme d'ordinateur executant ledit procede
JP5909948B2 (ja) 情報処理装置および情報処理装置の試験方法
JP5910413B2 (ja) 情報処理装置、起動プログラム、および起動方法
JP5148662B2 (ja) 電子機器およびその制御プログラム
JP2008052354A (ja) 外部基本入出力システムデバイス
JP2002049509A (ja) データ処理システム
JP4908770B2 (ja) 情報処理装置及びその制御方法
JP3001818B2 (ja) マルチプロセッサ立ち上げ管理装置
JP4066950B2 (ja) コンピュータシステムおよびその保守方法
JP2019016218A (ja) 情報処理装置、制御装置および情報処理装置の制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110614

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111108