JP2008191535A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2008191535A
JP2008191535A JP2007027752A JP2007027752A JP2008191535A JP 2008191535 A JP2008191535 A JP 2008191535A JP 2007027752 A JP2007027752 A JP 2007027752A JP 2007027752 A JP2007027752 A JP 2007027752A JP 2008191535 A JP2008191535 A JP 2008191535A
Authority
JP
Japan
Prior art keywords
gate
vgg
voltage
wiring
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007027752A
Other languages
English (en)
Inventor
Hisashi Mamiya
恒 間宮
Takeshi Kamata
豪 鎌田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2007027752A priority Critical patent/JP2008191535A/ja
Priority to US12/020,280 priority patent/US20080186298A1/en
Publication of JP2008191535A publication Critical patent/JP2008191535A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3674Details of drivers for scan electrodes
    • G09G3/3677Details of drivers for scan electrodes suitable for active matrices only
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0233Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】ゲートドライバに入力されるVGG電圧の鈍りによる輝度ムラを低減する。
【解決手段】ゲートON電圧発生部40は、複数のVGG電圧(ゲートON電源電圧)を生成し、生成したVGG電圧を個別の配線を介して各ゲートドライバ21に対して供給する。このとき生成されるVGG電圧は、ゲートON電圧発生部40からゲートドライバ21までの配線距離に応じて、立ち下がりの勾配が異なるようにする。例えば、VGG電圧の立ち下がりの勾配は、ゲートON電圧発生部40からの配線距離が長くなるにしたがって、配線による配線抵抗や配線容量等の影響を考慮して、より急峻となるようにする。こうすることにより、各ゲートドライバ21の入力端におけるVGG電圧の波形が略同一となり、波形の差異による輝度ムラを低減させることができる。
【選択図】図5

Description

この発明は、ゲート線とデータ線とがマトリクス状に配置された表示装置に関する。
近年、DVD(Digital Versatile Disc)やBlu−ray(登録商標)といった映像機器の普及や、地上ディジタルテレビジョン放送などのハイビジョン放送の開始に伴い、臨場感のある映像を楽しむための大画面表示装置に対する需要が高まっている。従来は、大画面表示装置としてCRT(Cathode Ray Tube)を用いた表示装置が一般的であったが、小型化や消費電力等の観点から、最近では、CRTに比べてより小型化が可能であり、消費電力の小さいLCD(Liquid Crystal Display;液晶ディスプレイ)が急速に普及している。
LCDは、入力された映像信号に基づき液晶パネル駆動信号を生成し、この液晶パネル駆動信号によってトランジスタをON/OFFさせて液晶への印加電圧を変化させることにより、画素に対する光の透過状態と遮断状態とを制御する。そして、この画素を集約してカラー化した画像が表示部に表示されるようになっている。
ここで、従来のLCDの一例の構成について、図7を参照して説明する。LCD100は、図7に示すように、表示パネル110、ゲート線駆動回路120、データ線駆動回路130およびゲートON電圧発生部140を備える。なお、この例では、LCD100における表示に関連の深い部分のみを示し、それ以外については、説明を省略する。
表示パネル110には、複数のゲート線150、150、・・・、150(以下、ゲート線を区別する必要がない場合には、ゲート線150と適宜称する)と複数のデータ線160、160、・・・、160(以下、データ線を区別する必要がない場合には、データ線160と適宜称する)が互いに直交するようにして、マトリクス状に配置されている。ゲート線150とデータ線160との交点には、TFT(Thin Film Transistor)などのスイッチ素子111を介して画素112が配置されている。
ゲートON電圧発生部140は、図示されないタイミングコントローラから供給されるゲート駆動タイミング信号に同期して、ゲート線駆動回路120を制御するためのVGG電圧(ゲートON電源電圧)を生成する。ゲート線駆動回路120は、ゲートON/OFF電源電圧、タイミングコントローラからのゲート駆動タイミング信号に基づき、スイッチ素子111をON/OFFさせるための制御電圧を生成し、ゲート線150に供給する。データ線駆動回路130は、データ線160に対して映像信号を供給する。表示パネル110は、ゲート線駆動回路120から供給される制御信号によってスイッチ素子111がON/OFFすることにより、画素112の点灯を制御し、データ線駆動回路130からデータ線160に供給される映像信号を表示する。
ゲート線駆動回路120は、図8に示すように、複数のゲートドライバ121、121、・・・121(以下、ゲートドライバを区別する必要がない場合には、ゲートドライバ121と適宜称する)で構成され、それぞれのゲートドライバ121がフレキシブル配線基板122、122、・・・、122(以下、フレキシブル配線基板を区別する必要がない場合には、フレキシブル配線基板122と適宜称する)に実装されている。
ゲートドライバ121は、例えば200本程度の複数のゲート線150を駆動させることができ、ゲートON電圧発生部140から供給されたVGG電圧に基づき、スイッチ素子111をON/OFFさせて所望の画素112を点灯させるための制御信号をゲート線150に供給する。また、ゲートドライバ121は、VGG電圧をそのまま次段のゲートドライバ121に供給する。
ゲートON電圧発生部140には、最前段のゲートドライバ121に対してVGG電圧を供給するための配線123aが接続されている。ゲートON電圧発生部140は、配線123aを介して、VGG電圧を最前段のゲートドライバ121に供給する。最前段のゲートドライバ121は、表示パネル110およびフレキシブル配線基板122上に設けられた配線123bを介して、受け取ったVGG電圧を次段のゲートドライバ121に供給する。
以下、同様にして、前段のゲートドライバ121は、表示パネル110およびフレキシブル配線基板122上に設けられた配線123bを介して、受け取ったVGG電圧を次段のゲートドライバ121に供給する。このようにして、ゲートON電圧発生部140で生成されたVGG電圧は、前段のゲートドライバ121から配線を介して後段のゲートドライバ121に供給される。
このように、従来のLCDの駆動回路に関する技術が下記の特許文献1に記載されている。
特開2000−221474号公報
上述したように、従来のLCDでは、ゲートON電圧発生部で単一のVGG電圧を生成し、生成されたVGG電圧が前段のゲートドライバを介してそれぞれのゲートドライバに供給される。このような場合において、LCDのサイズが大型化した場合には、ゲートON電圧発生部から各ゲートドライバまでの配線距離が長くなり、配線抵抗や配線容量等による配線インピーダンスが増加する。したがって、それぞれのゲートドライバに入力されるVGG電圧は、配線インピーダンスにより波形が鈍るため、ゲートドライバ間で輝度ムラが生じるという問題点があった。
特に、ゲートON電圧発生部140に対して最前段のゲートドライバと最後段のゲートドライバとでは、入力されるVGG電圧が大きく異なってしまう。また、ゲートドライバ間を接続する配線としてパネル内配線を用いる場合、パネル内配線によるインピーダンスは、配線基板等に設けられる配線に比べて高いため、配線距離の増加による影響が顕著となる。
この問題を解決する方法としては、各ゲートドライバ間を接続する配線のインピーダンスを減らす方法が考えられる。例えば、配線パターンの膜厚・配線幅を調整することにより、配線インピーダンスを減少させることができる。
しかしながら、例えばパネル内配線等では、配線に使用できるスペースには制約があり、また、歩留まりの問題もあり、パネル内配線パターンを調整して配線インピーダンスを減少させる場合にも限界がある。
したがって、この発明の目的は、各ゲートドライバに入力されるVGG電圧を略同一にすることにより、輝度ムラを低減することができる表示装置を提供することにある。
上述した課題を解決するために、この発明は、映像を表示する表示パネル上に設けられた複数のゲート線と複数のデータ線との交点にそれぞれスイッチ素子および画素が配置され、ゲート線およびデータ線に印加された電圧に基づきスイッチ素子をON/OFFさせて画素の点灯を制御することにより映像を表示する表示装置であって、スイッチ素子を制御するための複数のVGG電圧(ゲートON電源電圧)を生成し、VGG電圧の少なくとも立ち下がりの勾配を制御するゲートON電圧発生部と、VGG電圧に基づき、スイッチ素子をON/OFFさせることにより画素の点灯を制御する制御信号を生成してゲート線に供給するゲートドライバと、1または複数の組のゲートドライバに対して、個別にVGG電圧を供給する配線とを有し、ゲートON電圧発生部は、少なくとも立ち下がりの勾配が異なる複数のVGG電圧を、配線を介して1または複数の組のゲートドライバにそれぞれ供給することを特徴とする表示装置である。
上述したように、この発明では、スイッチ素子を制御するための複数のVGG電圧を生成し、VGG電圧の少なくとも立ち下がりの勾配を制御するゲートON電圧発生部と、VGG電圧に基づき、スイッチ素子をON/OFFさせることにより画素の点灯を制御する制御信号を生成してゲート線に供給するゲートドライバと、1または複数の組のゲートドライバに対して、個別にVGG電圧を供給する配線とを有し、ゲートON電圧発生部は、少なくとも立ち下がりの勾配が異なる複数のVGG電圧を、配線を介して1または複数の組のゲートドライバにそれぞれ供給するようにしているため、配線抵抗や配線容量等の影響により各ゲートドライバの入力端におけるVGG電圧が略同一となる。
この発明は、ゲートON電圧発生部で、立ち下がりの勾配が異なる複数のVGG電圧を生成し、1または複数の組のゲートドライバに対して、それぞれ個別にVGG電圧を供給するようにしているため、配線抵抗や配線容量等の影響により各ゲートドライバの入力端におけるVGG電圧が略同一となるため、ゲートドライバ間で発生する輝度ムラを減少させることができるという効果がある。
以下、この発明の実施の一形態について、図面を参照しながら説明する。この発明の実施の一形態による表示装置1は、図1に示すように、表示パネル10、ゲート線駆動回路20、データ線駆動回路30およびゲートON電圧発生部40を備える。なお、ここでは、表示装置1の構成のうち、表示に関連する部分のみについて記載し、それ以外の部分については説明を省略する。
表示パネル10には、複数のゲート線50、50、・・・、50(以下、ゲート線を区別する必要がない場合には、ゲート線50と適宜称する)と複数のデータ線60、60、・・・、60(以下、データ線を区別する必要がない場合には、データ線60と適宜称する)が互いに直交するようにして、マトリクス状に配置されている。表示パネル10としては、例えばガラス基板が用いられる。ゲート線50とデータ線60との交点には、スイッチ素子11を介して画素12が配置され、スイッチ素子11がON/OFFすることにより、画素12の点灯を制御する。スイッチ素子11としては、例えば薄膜トランジスタ(TFT;Thin Film Transistor)を用いることができる。
ゲート線駆動回路20は、ゲート線50が接続され、後述するゲートON電圧発生部40から供給されるVGG電圧に基づき垂直方向の走査を行い、スイッチ素子11をON/OFFさせるための制御信号をゲート線50に供給する。なお、ゲート線駆動回路20の詳細については後述する。データ線駆動回路30は、データ線60が接続され、映像信号をデータ線60に供給して水平方向の走査を行う。
ゲートON電圧発生部40は、図示されないタイミングコントローラから供給されるゲート駆動タイミング信号に同期して、ゲート線駆動回路20を制御するためのVGG電圧を生成する。ゲートON電圧発生部40は、例えば図2に示すように、コンデンサCおよび抵抗RからなるCR時定数回路で構成されている。このCR時定数回路に対してパルス状のゲート駆動タイミング信号が入力されると、コンデンサCおよび抵抗Rによって決定される時定数τ(=CR)に基づき、立ち下がりが鈍ったVGG電圧が生成される。
ゲートON電圧発生部40では、CR時定数回路のコンデンサCおよび抵抗Rの値を調整することにより時定数τが変化し、VGG電圧の立ち下がりの勾配を調整することができる。例えば、時定数τの値を大きくした場合には、立ち下がりの勾配が緩やかになり、時定数τの値を小さくした場合には、立ち下がりの勾配が急峻となる。このようにして生成されたVGG電圧は、ゲート線駆動回路20に供給される。
次に、ゲート線駆動回路20の一例の構成について説明する。ゲート線駆動回路20は、図3に示すように、複数のゲートドライバ21a、21b、21c、21dおよび21e(以下、ゲートドライバを区別する必要がない場合には、ゲートドライバ21と適宜称する)で構成されている。なお、ここでは、5つのゲートドライバ21によってゲート線駆動回路20が構成されている場合について説明するが、これはこの例に限られず、例えば、ゲート線50の本数や表示パネルの大きさに応じて、ゲートドライバ21の数を増減させてもよい。
ゲートドライバ21は、ゲートON電圧発生部40から供給されたVGG電圧に基づき、スイッチ素子11をON/OFFさせて所望の画素12を点灯させるための制御信号をゲート線50に供給する。また、1つのゲートドライバ21では、複数のゲート線50を駆動させることができる。具体的には、例えば、1つのゲートドライバ21で200本程度のゲート線50を駆動するようにしている。
また、ゲートドライバ21a〜21eは、例えば、TCP(Tape Carrier Package)やCOF(Chip On Film)と呼ばれる実装方式を用いてフレキシブル配線基板22a〜22e(以下、フレキシブル配線基板を区別する必要がない場合には、フレキシブル配線基板22と適宜称する)に実装されて、表示パネル10に接続される。
ゲートドライバ21を実装したフレキシブル配線基板22は、絶縁性接着剤の中に導電粒子を混入させたフィルムであるACF(Anisotropic Conductive Film;異方性導電フィルム)26を介して表示パネル10に接続される。
フレキシブル配線基板22と表示パネル10とを接続する場合は、図4に示すように、このACF26をフレキシブル配線基板22と表示パネル10との間に挟み込む。そして、フレキシブル配線基板22および表示パネル10を所定時間の間、所定温度で加熱して圧着することにより、上下に対向するフレキシブル配線基板22の電極と表示パネル10の電極とが導電粒子を介して電気的に接続されるとともに、左右に隣接する電極同士が絶縁される。
次に、ゲート線駆動回路20、ゲートON電圧発生部40および表示パネル10の接続方法について説明する。背景技術の項目で説明したように、ゲートON電圧発生部40からゲートドライバ21に対してVGG電圧を供給する際に、1つのVGG電圧を全てのゲートドライバ21に供給すると、ゲートON電圧発生部40からそれぞれのゲートドライバ21までの配線による配線抵抗や配線容量等の影響により、ゲートON電圧発生部40からの配線距離が長くなるにしたがってVGG電圧が鈍ってしまい、輝度ムラが発生してしまう。
そこで、この発明の実施の一形態では、それぞれのゲートドライバ21の入力端において、VGG電圧の波形が略同一となるように、ゲートON電圧発生部40において複数のVGG電圧を生成し、所定の数のゲートドライバ21毎に、それぞれ異なるVGG電圧を供給するようにした。
例えば、隣接する2つのゲートドライバに対して1つのVGG電圧を供給する場合について考える。この例では、5つのゲートドライバ21a〜21eが設けられているので、ゲートON電圧発生部40は、ゲートドライバ21aおよび21bに供給する第1のVGG電圧、ゲートドライバ21cおよび21dに供給する第2のVGG電圧、およびゲートドライバ21eに供給する第3のVGG電圧の3つのVGG電圧を生成する。
ゲートON電圧発生部40から各ゲートドライバ21に供給されるVGG電圧は、図5に示すように、各ゲートドライバ21が実装されているフレキシブル配線基板22および表示パネル10のパネル内配線を通って供給される。
ゲートON電圧発生部40には、ゲートドライバ21aおよび21bに対して第1のVGG電圧を供給するための配線23aと、ゲートドライバ21cおよび21dに対して第2のVGG電圧を供給するための配線24aと、ゲートドライバ21eに対して第3のVGG電圧を供給するための配線25とが接続されている。そして、これらの配線23a、24aおよび25が、表示パネル10およびフレキシブル配線基板22を介して、各ゲートドライバ21に接続されている。
配線23aは、表示パネル10およびフレキシブル配線基板22aを通ってゲートドライバ21aに接続されている。ゲートON電圧発生部40から出力された第1のVGG電圧は、配線23aを通ってゲートドライバ21aに供給される。
また、配線23bは、ゲートドライバ21aに接続されるとともに、フレキシブル配線基板22a、表示パネル10およびフレキシブル配線基板22bを通ってゲートドライバ21bに接続されている。ゲートドライバ21aに入力された第1のVGG電圧は、ゲートドライバ21aからそのまま出力され、配線23bを通ってゲートドライバ21bに供給される。
配線24aは、表示パネル10、フレキシブル配線基板22a、表示パネル10、フレキシブル配線基板22b、表示パネル10およびフレキシブル配線基板22cを通ってゲートドライバ21cに接続されている。ゲートON電圧発生部40から出力された第2のVGG電圧は、配線24aを通ってゲートドライバ21cに供給される。
また、配線24bは、ゲートドライバ21cに接続されるとともに、フレキシブル配線基板22c、表示パネル10およびフレキシブル配線基板22dを通ってゲートドライバ21dに接続されている。ゲートドライバ21cに入力された第2のVGG電圧は、ゲートドライバ21cからそのまま出力され、配線24bを通ってゲートドライバ21dに供給される。
配線25は、表示パネル10、フレキシブル配線基板22a、表示パネル10、フレキシブル配線基板22b、表示パネル10、フレキシブル配線基板22c、表示パネル10、フレキシブル配線基板22d、表示パネル10およびフレキシブル配線基板22eを通ってゲートドライバ21eに接続されている。ゲートON電圧発生部40から出力された第3のVGG電圧は、配線25を通ってゲートドライバ21eに供給される。
このように、ゲートON電圧発生部40からそれぞれのゲートドライバ21までの距離が遠くなるにしたがって、配線距離が長くなる。そのため、ゲートON電圧発生部40から出力される第1のVGG電圧、第2のVGG電圧および第3のVGG電圧は、それぞれのゲートドライバ21に入力される際に、配線経路の配線抵抗や配線容量により鈍ってしまう。
したがって、この発明の実施の一形態では、図6に示すように、ゲートON電圧発生部40から出力される第1のVGG電圧27a、第2のVGG電圧27bおよび第3のVGG電圧27cの波形を、配線経路の配線抵抗や配線容量等による鈍りを考慮して、立ち下がりの勾配が異なるように設定する。
ゲートドライバ21aおよび21bに供給される第1のVGG電圧27aは、図6Aに示すように、立ち下がりの勾配が最も緩やかになるように設定される。これは、ゲートON電圧発生部40からゲートドライバ21aまでの配線距離が最も短く、配線抵抗や配線容量等の影響が最も小さいためである。
ゲートドライバ21cおよび21dに供給される第2のVGG電圧27bは、図6Bに示すように、第1のVGG電圧27aに比べて、立ち下がりの勾配がより急峻となるように設定される。これは、ゲートON電圧発生部40からゲートドライバ21cまでの配線距離が、ゲートドライバ21aまでの配線距離に比べて長く、より配線抵抗や配線容量の影響が大きいためである。
ゲートドライバ21eに供給される第3のVGG電圧27cは、図6Cに示すように、第1のVGG電圧27aおよび第2のVGG電圧27bに比べて、立ち下がりの勾配が最も急峻となるように設定される。これは、ゲートON電圧発生部40からゲートドライバ21eまでの配線距離が、ゲートドライバ21aまでの配線距離に比べて最も長く、配線抵抗や配線容量等の影響が最も大きいためである。
このように、この発明の実施の一形態では、ゲートON電圧発生回路40から各ゲートドライバまでの配線距離に応じて、ゲートON電圧発生部40から出力されるVGG電圧の波形を異ならせることにより、各ゲートドライバの入力端におけるVGG電圧の波形が略同一となるようにする。したがって、全てのゲートドライバ21からゲート線50に出力される制御信号の波形が略同一となり、波形の差異による輝度ムラを低減させることができる。
以上、この発明の実施の一形態について説明したが、この発明は、上述したこの発明の実施の一形態に限定されるものではなく、この発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。例えば、上述の例では、第1、第2および第3のVGG電圧27a、27bおよび27cの立ち下がりの勾配を異ならせるように説明したが、これはこの例に限られず、例えば、配線距離により各ゲートドライバの入力端におけるVGG電圧の電圧レベルが異なる場合には、立ち下がりの勾配に加えて、電圧レベルの変動量も考慮して第1、第2および第3のVGG電圧を生成するようにしてもよい。
また、例えば、ゲートON電圧発生部40で生成されるVGG電圧は、ゲート駆動回路20に設けられたゲートドライバ21の数に応じて増減させてもよい。
さらに、この例では、2つのゲートドライバ21に対して1つのVGG電圧を供給するように説明したが、この例に限られず、例えば、各ゲートドライバ21に供給されるVGG電圧の波形の精度をより高くする場合には、1つのゲートドライバ21に対して、それぞれ異なるVGG電圧を供給するようにしてもよい。また、例えば、3つ以上のゲートドライバ21に対して、1つのVGG電圧を供給するようにしてもよい。
また、この例では、フレキシブル配線基板上にゲートドライバを実装する技術としてTCPやCOFを用いた場合について説明したが、これはこの例に限られない。例えば、ゲートドライバ21などのIC(Integrated Circuit)をガラス基板上に実装する技術であるCOG(Chip On Glass)や、ゲート線駆動回路20などの回路全体をガラス基板上に実装する技術であるSOG(System On Glass)を用いた場合についても適用可能である。
この発明の実施の一形態による表示装置の一例の構成を示す略線図である。 ゲートON電圧発生部の一例の構成を示す略線図である。 ゲート駆動回路の一例の構成を示す略線図である。 ACFを用いてフレキシブル配線基板と表示パネルとを接続する方法について説明するための断面図である。 ゲートON電圧発生部からそれぞれのゲートドライバまでの配線について説明するための略線図である。 ゲートON電圧発生部で生成されるVGG電圧の波形について説明するための略線図である。 従来の表示装置の一例の構成を示す略線図である。 従来の表示装置における、ゲートON電圧発生部からそれぞれのゲートドライバまでの配線について説明するための略線図である。
符号の説明
1 表示装置
10 表示パネル
11 トランジスタ
12 画素
20 ゲート線駆動回路
21 ゲートドライバ
22 フレキシブル配線基板
23a、23b、24a、24b、25 配線
30 データ線駆動回路
40 ゲートON電圧発生部
50 ゲート線
60 データ線

Claims (4)

  1. 映像を表示する表示パネル上に設けられた複数のゲート線と複数のデータ線との交点にそれぞれスイッチ素子および画素が配置され、上記ゲート線および上記データ線に印加された電圧に基づき上記スイッチ素子をON/OFFさせて上記画素の点灯を制御することにより映像を表示する表示装置であって、
    上記スイッチ素子を制御するための複数のVGG電圧(ゲートON電源電圧)を生成し、該VGG電圧の少なくとも立ち下がりの勾配を制御するゲートON電圧発生部と、
    上記VGG電圧に基づき、上記スイッチ素子をON/OFFさせることにより上記画素の点灯を制御する制御信号を生成して上記ゲート線に供給するゲートドライバと、
    1または複数の組の上記ゲートドライバに対して、個別に上記VGG電圧を供給する配線と
    を有し、
    上記ゲートON電圧発生部は、
    少なくとも立ち下がりの勾配が異なる複数のVGG電圧を、上記配線を介して上記1または複数の組のゲートドライバにそれぞれ供給する
    ことを特徴とする表示装置。
  2. 請求項1に記載の表示装置において、
    上記ゲートON電圧発生部は、
    上記配線の距離に応じて上記VGG電圧の少なくとも立ち下がりの勾配を制御する
    ことを特徴とする表示装置。
  3. 請求項2に記載の表示装置において、
    上記ゲートON電圧発生部は、
    上記配線の距離が長くなるにしたがって上記VGG電圧の立ち下がりの勾配が急峻となるように制御する
    ことを特徴とする表示装置。
  4. 請求項1に記載の表示装置において、
    上記配線は、表示パネル上に設けられている
    ことを特徴とする表示装置。
JP2007027752A 2007-02-07 2007-02-07 表示装置 Pending JP2008191535A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007027752A JP2008191535A (ja) 2007-02-07 2007-02-07 表示装置
US12/020,280 US20080186298A1 (en) 2007-02-07 2008-01-25 Display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007027752A JP2008191535A (ja) 2007-02-07 2007-02-07 表示装置

Publications (1)

Publication Number Publication Date
JP2008191535A true JP2008191535A (ja) 2008-08-21

Family

ID=39675762

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007027752A Pending JP2008191535A (ja) 2007-02-07 2007-02-07 表示装置

Country Status (2)

Country Link
US (1) US20080186298A1 (ja)
JP (1) JP2008191535A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011135879A1 (ja) * 2010-04-28 2011-11-03 シャープ株式会社 シフトレジスタ回路および表示装置ならびにシフトレジスタ回路の駆動方法
JP2015045726A (ja) * 2013-08-28 2015-03-12 シナプティクス・ディスプレイ・デバイス株式会社 表示駆動装置及び表示装置
JP2016133810A (ja) * 2015-01-15 2016-07-25 三星ディスプレイ株式會社Samsung Display Co.,Ltd. 表示装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9128289B2 (en) 2012-12-28 2015-09-08 Pixtronix, Inc. Display apparatus incorporating high-aspect ratio electrical interconnects
CN102682694B (zh) * 2012-06-05 2016-03-30 深圳市华星光电技术有限公司 显示面板、平板显示装置及其驱动方法
US20140071142A1 (en) * 2012-09-13 2014-03-13 Pixtronix, Inc. Display apparatus incorporating vertically oriented electrical interconnects
KR102208386B1 (ko) 2014-01-22 2021-01-28 삼성디스플레이 주식회사 표시 패널 구동 방법, 이 방법을 수행하는 표시 패널 구동 장치 및 이 표시패널 구동 장치를 포함하는 표시 장치
CN106297622A (zh) * 2015-06-08 2017-01-04 群创光电股份有限公司 具有线损补偿功能的显示装置
CN109461399A (zh) * 2018-12-14 2019-03-12 惠科股份有限公司 显示面板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100304261B1 (ko) * 1999-04-16 2001-09-26 윤종용 테이프 캐리어 패키지, 그를 포함한 액정표시패널 어셈블리,그를 채용한 액정표시장치 및 이들의 조립 방법
KR100830098B1 (ko) * 2001-12-27 2008-05-20 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
JP4314084B2 (ja) * 2002-09-17 2009-08-12 シャープ株式会社 表示装置
KR100933449B1 (ko) * 2003-06-24 2009-12-23 엘지디스플레이 주식회사 액정 표시 패널의 구동 방법 및 장치
KR100933447B1 (ko) * 2003-06-24 2009-12-23 엘지디스플레이 주식회사 액정 표시 패널의 게이트 구동 방법 및 장치

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011135879A1 (ja) * 2010-04-28 2011-11-03 シャープ株式会社 シフトレジスタ回路および表示装置ならびにシフトレジスタ回路の駆動方法
JP5399555B2 (ja) * 2010-04-28 2014-01-29 シャープ株式会社 シフトレジスタ回路および表示装置ならびにシフトレジスタ回路の駆動方法
KR101470113B1 (ko) * 2010-04-28 2014-12-05 샤프 가부시키가이샤 시프트 레지스터 회로 및 표시 장치 및 시프트 레지스터 회로의 구동 방법
JP2015045726A (ja) * 2013-08-28 2015-03-12 シナプティクス・ディスプレイ・デバイス株式会社 表示駆動装置及び表示装置
JP2016133810A (ja) * 2015-01-15 2016-07-25 三星ディスプレイ株式會社Samsung Display Co.,Ltd. 表示装置
JP7005123B2 (ja) 2015-01-15 2022-01-21 三星ディスプレイ株式會社 表示装置

Also Published As

Publication number Publication date
US20080186298A1 (en) 2008-08-07

Similar Documents

Publication Publication Date Title
US10885865B2 (en) Drive circuit, display device, and drive method
JP2008191535A (ja) 表示装置
JP4668892B2 (ja) 液晶表示装置及びその駆動方法
KR101862347B1 (ko) 표시장치 및 이를 갖는 표시장치 세트
KR101661026B1 (ko) 표시장치
KR102329233B1 (ko) 표시장치
CN105489178B (zh) 栅极驱动结构、显示面板及显示装置
KR20170062573A (ko) 표시 장치
US20130307839A1 (en) Liquid crystal display device having drive circuits with master/slave control
KR20160036736A (ko) 구동회로 및 이를 포함하는 표시장치
KR20100023560A (ko) 표시장치
KR20150022182A (ko) 표시 장치
KR101549291B1 (ko) 표시장치
KR102364096B1 (ko) 표시장치
KR101760521B1 (ko) 표시 장치
KR101969411B1 (ko) 액정표시장치 및 이의 클록신호 발생회로
JP2006330404A (ja) 液晶表示装置
KR101595463B1 (ko) 액정 표시장치
JP2009008942A (ja) 液晶表示装置およびその駆動方法
KR102411379B1 (ko) 표시패널과 이를 이용한 표시장치
KR102049733B1 (ko) 액정표시장치 및 그 구동방법
KR102410433B1 (ko) 디스플레이 장치
US20180033390A1 (en) Electrooptical device, electronic apparatus, and method for driving electrooptical device
KR102242351B1 (ko) 표시장치
KR101137884B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090309

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090512