JP2008187370A - クロック出力制御回路、装置、クロック出力制御方法 - Google Patents

Abstract

【課題】クロック供給開始までの時間を短縮すること。
【解決手段】ＯＣＸＯ１０２の発振器のクロック出力の安定度を確保するために、電源１０１を入れてから一定時間経過するまで発振器の生成クロックの出力を停止するクロック出力制御回路であって、取得した外部の基準クロックに基づいて発振器の生成クロックの周波数安定度が所定値以内であるか判定し、保証時間経過以前であっても、所定値以内である時点で、生成クロックの出力を許可する。
【選択図】図１

Description

本発明は、クロック出力するまでの時間を短縮することができる技術に関する。

従来の発振回路（図６参照）において電源１０１がＯＮになると恒温層付水晶発振器１０２（以降ＯＣＸＯと呼ぶ）とクロック生成部１０３からクロックの生成が始まる。また、電源の投入と同時にクロック出力許可判定回路１０５とカウンタ１０６による経過時間のカウントが開始され、一定時間の経過を確認するとクロック出力制御回路１０４が他回路へクロックの供給１ａを開始する。

従来のＯＣＸＯを使用した発振回路では生成クロックがある基準より安定しているかを確認する手段としてＯＣＸＯの規格で制定されている保証時間を基準に判定を行っていたため、実際の生成クロックが既に十分安定している場合でも保証時間を経過するまでは十分安定していると判定できない回路構成であった。

ここで、恒温槽付水晶発振器の出力クロック周波数安定度を位相比較回路によって検出し、移動体通信基地局装置システムに要求される周波数安定度の範囲内に収束した時点で、クロックを供給開始することによってウォ−ムアップ時間を、必要以上または、不足となることを防ぐことができる技術が提案されている（例えば、特許文献１参照）。
特開２００４−６４４４５号公報

しかしながら、特許文献１に記載の技術では、工場出荷時の電通エージングおよびデータ取得の必要があった。

本発明は、以上説明した問題点を解決するためになされたものである。その目的は、ＯＣＸＯを使用した発振回路に外部からの基準クロックの供給とクロック比較回路を盛り込む事で、保証時間は満たしていないが生成クロックの安定度が十分という場合に「生成クロックが十分安定している」という判定を行うことを可能とし、クロック供給開始までの時間を短縮することである。

本発明は、ＯＣＸＯなどの発振器のクロック出力の安定度を確保する為に電源を入れてから一定時間経過するまで発振器のクロックを出力停止とするクロック出力制御回路であって、
外部から基準となるクロックが供給可能ならばその基準クロックとクロック出力の比較を行い、発振器の安定度が設定基準より良い値であれば一定時間の経過を待たずにクロック出力の出力を許可するクロック出力制御回路を提供する。

また、本発明は、ＯＣＸＯなどの発振器のクロック出力の安定度を確保するために、電源を入れてから一定時間経過するまで発振器の生成クロックの出力を停止するクロック出力制御回路であって、
外部の基準クロックを取得する手段と、
取得した基準クロックに基づいて発振器の生成クロックの周波数安定度が所定値以内であるか判定する手段と、
保証時間経過以前であっても、生成クロックの周波数安定度が所定値以内であるとの判定結果が得られた時点で、生成クロックの出力を許可する手段と、
を備えるクロック出力制御回路を提供する。

また、本発明は、ＯＣＸＯなどの発振器のクロック出力の安定度を確保する為に電源を入れてから一定時間経過するまで発振器のクロックを出力停止とするクロック出力制御回路を有する装置であって、
クロック出力制御回路は外部から基準となるクロックが供給可能ならばその基準クロックとクロック出力の比較を行い、発振器の安定度が設定基準より良い値であれば一定時間の経過を待たずにクロック出力の出力を許可する装置を提供する。

また、本発明は、ＯＣＸＯなどの発振器のクロック出力の安定度を確保するために、電源を入れてから一定時間経過するまで発振器の生成クロックの出力を停止するクロック出力制御回路を有する装置であって、
クロック出力制御回路は、外部の基準クロックを取得する手段と、
取得した基準クロックに基づいて発振器の生成クロックの周波数安定度が所定値以内であるか判定する手段と、
保証時間経過以前であっても、生成クロックの周波数安定度が所定値以内であるとの判定結果が得られた時点で、生成クロックの出力を許可する手段と、
を備える装置を提供する。

また、本発明は、ＯＣＸＯなどの発振器のクロック出力の安定度を確保する為に電源を入れてから一定時間経過するまで発振器のクロックを出力停止とするクロック出力制御方法であって、
外部から基準となるクロックが供給可能ならばその基準クロックとクロック出力の比較を行い、発振器の安定度が設定基準より良い値であれば一定時間の経過を待たずにクロック出力の出力を許可するクロック出力制御方法を提供する。

また、本発明は、ＯＣＸＯなどの発振器のクロック出力の安定度を確保するために、電源を入れてから一定時間経過するまで発振器の生成クロックの出力を停止するクロック出力制御方法であって、
外部の基準クロックを取得するステップと、
取得した基準クロックに基づいて発振器の生成クロックの周波数安定度が所定値以内であるか判定するステップと、
保証時間経過以前であっても、生成クロックの周波数安定度が所定値以内であるとの判定結果が得られた時点で、生成クロックの出力を許可するステップと、
を有するクロック出力制御方法を提供する。

本発明によれば、ＯＣＸＯを使用した発振回路に外部からの基準クロックの供給とクロック比較回路を盛り込む事で、保証時間は満たしていないが生成クロックの安定度が十分という場合に「生成クロックが十分安定している」という判定を行うことを可能とし、クロック供給開始までの時間を短縮することができる。

以下、本発明の実施の形態について図面を参照して詳細に説明する。本発明は、発振器のクロック出力の安定度を確保する為に電源を入れてから一定時間経過するまで発振器のクロックを出力停止とするクロック出力制御回路において、外部から基準となるクロックが供給可能ならばその基準クロックとクロック出力の比較を行い、発振器の安定度が設定基準より良い値であれば一定時間の経過を待たずにクロック出力の出力を許可することでクロック出力するまでの時間を短縮することを目的としている。

図１を参照して本発明の構成を説明する。図６の従来の発振回路において電源１０１がＯＮになると恒温層付水晶発振器１０２（以降ＯＣＸＯと呼ぶ）とクロック生成部１０３からクロックの生成が始まる。また電源の投入と同時にクロック出力許可判定回路１０５とカウンタ１０６による経過時間のカウントが開始され、一定時間の経過を確認するとクロック出力制御回路１０４が他回路へクロックの供給１ａを開始する。

この従来回路にクロック供給開始までの時間を短縮のため基準クロック１１０とクロック比較回路１１１を組み込んだのが本発明の構成である。クロック生成部１０３より生成されるクロック１ｂと基準クロック１１０より供給されるクロック１ｃをクロック比較回路１１１で比較した結果、生成クロック１ｂがある基準値より安定しているとクロック比較回路１１１が判断すれば一定時間の経過を待たずしてクロック出力１ａを許可する。

本実施の形態は発振回外部基準クロックが供給されているかの判定し、基準クロックが供給さない場合は一定時間の経過を待って出力し、基準クロックが供給される場合は本発明の構成でクロック出力の制御を行い制御方法を切り替える事のできるＯＣＸＯを利用した発振回路である。

本実施の形態を図２に示す。外部クロックが供給されない場合は電源２００がＯＮされるとＣＰＵ２０３はメモリ２０４にあるタイマー値を設定し時間の経過ごとにこのタイマー値を減らしていく。

ＯＣＸＯ２０１に設定された時間が経過するとタイマー値が０になるのでＣＰＵ２０３はタイマー値が０になったことを認識してクロック出力許可信号２ｂを出力する。

クロック出力制御回路２０７はこのクロック出力許可信号２ｂ信号を受けてクロック生成回路２０２からの生成クロック２ａが使用できると判定しクロック出力２ｃを外部へ出力する。

ここで外部から基準用クロックが供給される場合、基準クロックの供給２０６と比較回路２０５を組み込んだ処理を追加で行う。

ＣＰＵ２０３は外部基準クロック入力認識信号２eを受けると一定時間ごとに比較回路２０５に比較処理信号２fを命令する。

比較回路２０５はこの比較処理信号２fを受けて、外部基準クロック２ｄを基準に生成クロック２ａと同じ周波数の内部比較クロック２ａ'の周波数の比較を行う。結果内部比較クロック２ａ'が設定値より安定度が良いと判断されれば比較回路２０５はメモリ２０４に対してタイマー０処理２gを行いタイマー値が０に設定されＣＰＵ２０３はクロック出力許可信号２ｂを出力する。

次に、本実施の形態の動作を図面を参照して詳細に説明する。

生成クロックが設定基準より安定しているかどうかは内部比較クロック２ａ’と基準クロック外部の立ち上がりから次の立ち上がりまでの時間（周期）を測定し、外部基準クロック２ｄの周期を基にした基準内に内部比較クロック２ａ’が収まっていれば十分安定と判定できる（図３参照）。

内部比較クロック２ａ’が周波数安定度±Δ（ppm）以内である事を確認する判定を説
明する。

外部基準クロック２ｄと内部比較クロック２ａ’が同じ周波数Ｆ［Ｈｚ］であると仮定したとき外部基準クロック２ｄの安定度が−Δ（ppm）だった時の周波数Ｆ−［Ｈｚ］と
安定度が＋Δ（ppm）だった時の周波数Ｆ＋［Ｈｚ］を計算により求める。

外部比較クロックの周期Ｘを測定し、Ｘを元に外部基準クロック２ｄがＦ−［Ｈｚ］時の周期Ｘ−とＦ＋［Ｈｚ］時の周期Ｘ＋を計算する。

周波数ｆ［Ｈｚ］の周期＝１／ｆより Ｘ：Ｘ−＝（１／Ｆ）：（１／Ｆ−）となり
Ｘ−＝（ＸＦ／Ｆ−） （同様にＸ＋＝（ＸＦ／Ｆ＋））

内部比較クロック２ａ’の周期Ｙを測定し結果がＸ＋≦Ｙ≦Ｘ−となっていれば、内部比較クロック２ａ’は周波数安定度±Δ（ppm）以内であると判定する事が出来る。

内部比較クロック２ａ’の周波数が外部基準クロック２ｄと周波数が異なってしまう場合は内部比較クロック２ａ’の周波数が外部基準クロックと周波数と同じだった場合の周期Y'を計算により求め安定度の判定を行う。

内部比較クロック２ａ’の周波数をＦ’［Ｈｚ］外部基準クロック２ｄの周波数をＦ［Ｈｚ］とすると、Ｙ：Ｙ’＝（１／Ｆ’）：（１／Ｆ） よってＹ’=（ＹＦ’／Ｆ） でＹ’が求めことができ、上記と同様にＸ＋≦Ｙ’≦Ｘ−が成り立てば内部比較クロック２ａ'は周波数安定度±Δ（ppm）以内であると判定する事が出来る。

実際のＸ＋≦Ｙ≦Ｘ−の比較はより高い周波数のクロックを用意し、Ｘ、Ｙ内にいくつのクロックを内包するかの比較で行う（図４参照）外部基準クロック２ｄと逓倍回路によって細かな周波数の基準逓倍クロック３ａを用意する。

逓倍回路の性能から周期Ｘが基準逓倍クロック３ａいくつ内包するかが分かるので、Ｘ−＝（ＸＦ／Ｆ−）の式からＸ−、Ｘ＋の周期が基準逓倍クロック３ａ何個分かを計算する。クロックカウンタによってＹの周期内にいくつの基準逓倍クロック３ａがあるか測定できるので、このクロック数がＸ−、Ｘ＋に対応したクロック数の範囲内である事を確認すればよい。

図５に実際の回路の動作フローを示す。電源投入後にＯＣＸＯ２０１に設定されている安定度保証時間Yを待つ為メモリ（２０４）にタイマー初期設定値Y０を設定する（４０１）。

ＣＰＵ内で時間の経過をカウントしあらかじめ設定していた監視サイクル時間ｔが経過すると（４０２）、ＣＰＵはまず比較外部からの比較用クロックがあるかを識別する（４０３）。

ここで比較用クロックがあった場合は内部クロックと外部クロックの比較動作に移行する（４０４，４０５）。

ここで比較処理の結果内部クロックの安定度が十分と判定すれば、タイマー０処理（４０６）を行いタイマー値の判定（４０８）を通りクロック出力許可に移行する。

ステップ４０５で内部クロックの安定度が十分でないと判断した場合４０７のタイマーをｎ減らす減算処理に移行の後、再度ｔ時間の経過を待って４０２からの処理を繰り返す。部品規格でＸ時間内に安定度が確保されることが決まっているので何回目かの時間の経過の前に４０６のフローにたどりつくこととなる。

また、外部クロックが無い場合は４０３から４０７に移行する。Ｘ時間経過のところでタイマー値は０となり、安定度確保となる。

上記の本実施の形態によれば、既にＯＣＸＯの安定度が確保されているとき、規定の安定度の確保の確認までにかかる時間を大幅に短縮することが出来る。

次に、本発明の他の実施の形態について説明する。図６に示すように、外部基準クロックの入力を認識する際に外部基準クロック認識信号２eの入力の代わりに外部クロック認識回路５００をもつ回路である。

外部クロック認識回路５００が外部基準クロック２ｄの入力を認識し外部基準クロック入力認識信号２e’を生成する。以後の動作は上記の実施の形態と同じである。

クロック認識回路５００の一例としては、リトリガブル・ワンショット・マルチバイブレータなどを使用しクロックが連続で供給されているかを監視し、ＣＰＵはリトリガブル・ワンショット・マルチバイブレータからの出力で、外部基準クロック２ｄが入力されているか否かを判定する。なお、リトリガブル・ワンショット・マルチバイブレータとは、トリガ・パルスが入力されると、出力に一定時間幅の１発のパルスを出力するマルチバイブレータであり、パルス出力中に再度トリガ・パルスが入力されると出力中のパルスをさらに一定時間だけ出力するデバイスである。

なお、上述する各実施の形態は、本発明の好適な実施の形態であり、本発明の要旨を逸脱しない範囲内において種々変更実施が可能である。

本発明の実施の形態の概要を示す図である。 本発明の実施の形態の発振回路の構成を示す図である。 本発明の実施の形態の生成クロックの安定を測る図である。 本発明の実施の形態の生成クロックの安定を測る図である。 本発明の実施の形態の処理動作のフローチャートである。 本発明の他の実施の形態の発振回路の構成を示す図である。 従来の発振回路の構成を示す図である。

符号の説明

１０１ 電源
１０２ 恒温層付水晶発振器（ＯＣＸＯ）
１０３ クロック生成部
１０４ クロック出力制御回路
１０５ クロック出力許可判定回路
１０６ カウンタ
１１０ 基準クロック
１１１ クロック比較回路

Claims (6)

1. ＯＣＸＯなどの発振器のクロック出力の安定度を確保する為に電源を入れてから一定時間経過するまで前記発振器のクロックを出力停止とするクロック出力制御回路であって、
   外部から基準となるクロックが供給可能ならばその基準クロックとクロック出力の比較を行い、前記発振器の安定度が設定基準より良い値であれば一定時間の経過を待たずにクロック出力の出力を許可することを特徴とするクロック出力制御回路。
2. ＯＣＸＯなどの発振器のクロック出力の安定度を確保するために、電源を入れてから一定時間経過するまで発振器の生成クロックの出力を停止するクロック出力制御回路であって、
   外部の基準クロックを取得する手段と、
   取得した基準クロックに基づいて発振器の生成クロックの周波数安定度が所定値以内であるか判定する手段と、
   保証時間経過以前であっても、生成クロックの周波数安定度が所定値以内であるとの判定結果が得られた時点で、生成クロックの出力を許可する手段と、
   を備えることを特徴とするクロック出力制御回路。
3. ＯＣＸＯなどの発振器のクロック出力の安定度を確保する為に電源を入れてから一定時間経過するまで前記発振器のクロックを出力停止とするクロック出力制御回路を有する装置であって、
   前記クロック出力制御回路は外部から基準となるクロックが供給可能ならばその基準クロックとクロック出力の比較を行い、前記発振器の安定度が設定基準より良い値であれば一定時間の経過を待たずにクロック出力の出力を許可することを特徴とする装置。
4. ＯＣＸＯなどの発振器のクロック出力の安定度を確保するために、電源を入れてから一定時間経過するまで発振器の生成クロックの出力を停止するクロック出力制御回路を有する装置であって、
   前記クロック出力制御回路は、外部の基準クロックを取得する手段と、
   取得した基準クロックに基づいて発振器の生成クロックの周波数安定度が所定値以内であるか判定する手段と、
   保証時間経過以前であっても、生成クロックの周波数安定度が所定値以内であるとの判定結果が得られた時点で、生成クロックの出力を許可する手段と、
   を備えることを特徴とする装置。
5. ＯＣＸＯなどの発振器のクロック出力の安定度を確保する為に電源を入れてから一定時間経過するまで前記発振器のクロックを出力停止とするクロック出力制御方法であって、
   外部から基準となるクロックが供給可能ならばその基準クロックとクロック出力の比較を行い、前記発振器の安定度が設定基準より良い値であれば一定時間の経過を待たずにクロック出力の出力を許可することを特徴とするクロック出力制御方法。
6. ＯＣＸＯなどの発振器のクロック出力の安定度を確保するために、電源を入れてから一定時間経過するまで発振器の生成クロックの出力を停止するクロック出力制御方法であって、
   外部の基準クロックを取得するステップと、
   取得した基準クロックに基づいて発振器の生成クロックの周波数安定度が所定値以内であるか判定するステップと、
   保証時間経過以前であっても、生成クロックの周波数安定度が所定値以内であるとの判定結果が得られた時点で、生成クロックの出力を許可するステップと、
   を有することを特徴とするクロック出力制御方法。

Images