JP2008187066A - パワートランジスタ - Google Patents
パワートランジスタ Download PDFInfo
- Publication number
- JP2008187066A JP2008187066A JP2007020334A JP2007020334A JP2008187066A JP 2008187066 A JP2008187066 A JP 2008187066A JP 2007020334 A JP2007020334 A JP 2007020334A JP 2007020334 A JP2007020334 A JP 2007020334A JP 2008187066 A JP2008187066 A JP 2008187066A
- Authority
- JP
- Japan
- Prior art keywords
- power transistor
- electrodes
- bonding wires
- terminal
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】ゲート電極13に与えられる信号に応じてソース電極11とドレイン電極12の間の導通状態が制御される複数のトランジスタと、これらのトランジスタのソース電極とソース端子Sとの間をそれぞれ接続する複数のボンディングワイヤ51と、ドレイン電極とドレイン端子Dとの間をそれぞれ接続する複数のボンディングワイヤ52を備えたパワートランジスタにおいて、これらのトランジスタのソース電極11とドレイン電極12をそれぞれプルダウンする複数の抵抗31と、ソース端子Sとドレイン端子Dに所定の電圧VDDを印加したときに、これらのトランジスタのソース電極11とドレイン電極12に発生する電圧に基づいてボンディングワイヤ51,52が正常に接続されているか否かを判定するインバータ32及びOR33による論理回路を設ける。
【選択図】図1
Description
このパワートランジスタ1は、シリコンチップSi上に形成され、平行に配置された3つのソース電極2a,2b,2cを有している。ソース電極2a,2b,2cは、それぞれパッド3a,3b,3cに接続されると共に、これらのパッド間が配線4によって共通に接続されている。また、ソース電極2b,2cを挟んでドレイン電極5a,5b,5cが平行に配置され、これらのドレイン電極5a,5b,5cは、それぞれパッド6a,6b,6cに接続されると共に、これらのパッド間が配線7によって共通に接続されている。
このパワートランジスタは、基体としてのシリコンチップSi上にパワーMOSトランジスタが形成されたトランジスタ領域10を有すると共に、断線検出回路30が設けられている。
(a) 断線検出回路30の構成は図1に例示したものに限定されない。例えば、インバータ32a〜32fとOR33からなる回路を、6入力のNANDに代えても同様の機能となる。また、抵抗31a〜31fを電源電位VDDにプルアップし、OR33に代えて6入力のANDを用いても良い。この場合、断線チェック時にソース端子Sとドレイン端子Dを接地電位GNDに接続し、検出結果OUTが“H”であれば正常、“L”であれば断線ありと判定される。更に、インバータ32a〜32fとOR33からなる回路を6入力のORに代え、抵抗31a〜31fを電源電位VDDにプルアップしても良い。この場合も、断線チェック時にソース端子Sとドレイン端子Dを接地電位GNDに接続し、検出結果OUTが“H”であれば正常、“L”であれば断線ありと判定される。
(b) トランジスタ領域10に並列に形成されるトランジスタの数は任意である。その場合、断線検出回路30,30Aは、トランジスタ領域10に形成された各ソース電極とドレイン電極の状態を判定するように構成すれば良い。
(c) トランジスタ領域10に形成するパワートランジスタは、MOSトランジスタに限らず、バイポーラトランジスタでも良い。
(d) プルアップまたはプルダウン抵抗41a〜31fは、常時オン状態にしたMOSトランジスタを用いて実現しても良い。
G ゲート端子
S ソース端子
10 トランジスタ領域
11 ソース電極
12 ドレイン電極
13 ゲート電極
21,22,23 パッド
30,30A 断線検出回路
31 抵抗
32,39 インバータ
33 OR
37 FF
40 AND
41 PMOS
51,52,53 ボンディングワイヤ
Claims (3)
- 制御電極に与えられる信号に応じて第1の電極と第2の電極の間の導通状態が制御される複数のトランジスタと、該複数のトランジスタの第1の電極と共通の第1の端子との間をそれぞれ接続する複数の第1のボンディングワイヤと、該複数のトランジスタの第2の電極と共通の第2の端子との間をそれぞれ接続する複数の第2のボンディングワイヤとを備えたパワートランジスタにおいて、
前記複数のトランジスタの第1及び第2の電極をそれぞれプルアップまたはプルダウンする複数の抵抗手段と、
前記複数のトランジスタの第1及び第2の電極に発生する電圧に基づいて前記第1及び第2のボンディングワイヤが正常に接続されているか否かを判定する断線検出回路とを、
設けたことを特徴とするパワートランジスタ。 - 前記断線検出回路によって前記第1及び第2のボンディングワイヤが正常に接続されていないことが判定されたときに、前記パワートランジスタの制御電極にこのパワートランジスタの動作を強制的に停止させるための信号を印加するように構成したことを特徴とする請求項1記載のパワートランジスタ。
- 前記断線検出回路は、前記第1及び第2の電極に発生する電圧の論理レベルに従って前記第1及び第2のボンディングワイヤの接続状態を判定するように構成したことを特徴とする請求項1または2記載のパワートランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007020334A JP2008187066A (ja) | 2007-01-31 | 2007-01-31 | パワートランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007020334A JP2008187066A (ja) | 2007-01-31 | 2007-01-31 | パワートランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008187066A true JP2008187066A (ja) | 2008-08-14 |
Family
ID=39729898
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007020334A Pending JP2008187066A (ja) | 2007-01-31 | 2007-01-31 | パワートランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008187066A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012100506A (ja) * | 2010-11-05 | 2012-05-24 | Mitsubishi Electric Corp | モータ駆動装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0823074A (ja) * | 1994-07-05 | 1996-01-23 | Mitsubishi Denki Semiconductor Software Kk | 半導体集積装置 |
JPH098075A (ja) * | 1995-06-23 | 1997-01-10 | Toshiba Corp | 半導体装置 |
JP2001210681A (ja) * | 2000-01-28 | 2001-08-03 | Matsushita Electric Ind Co Ltd | 半導体装置および実装判定方法 |
JP2005286080A (ja) * | 2004-03-30 | 2005-10-13 | Shinkawa Ltd | ワイヤボンディング装置 |
JP2006047006A (ja) * | 2004-08-02 | 2006-02-16 | Denso Corp | 断線検出回路 |
-
2007
- 2007-01-31 JP JP2007020334A patent/JP2008187066A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0823074A (ja) * | 1994-07-05 | 1996-01-23 | Mitsubishi Denki Semiconductor Software Kk | 半導体集積装置 |
JPH098075A (ja) * | 1995-06-23 | 1997-01-10 | Toshiba Corp | 半導体装置 |
JP2001210681A (ja) * | 2000-01-28 | 2001-08-03 | Matsushita Electric Ind Co Ltd | 半導体装置および実装判定方法 |
JP2005286080A (ja) * | 2004-03-30 | 2005-10-13 | Shinkawa Ltd | ワイヤボンディング装置 |
JP2006047006A (ja) * | 2004-08-02 | 2006-02-16 | Denso Corp | 断線検出回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012100506A (ja) * | 2010-11-05 | 2012-05-24 | Mitsubishi Electric Corp | モータ駆動装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7960983B2 (en) | Circuit for detecting bonding defect in multi-bonding wire | |
US10079603B1 (en) | Configurable, multi-functional driver circuit | |
JPWO2007097053A1 (ja) | 半導体集積回路とその検査方法 | |
JP2017212490A (ja) | Cmos出力回路 | |
JP2020035804A (ja) | 半導体装置、電子回路および半導体装置の検査方法 | |
US7705636B2 (en) | Buffer circuit which occupies less area in a semiconductor device | |
JP2006157081A (ja) | 入出力回路および半導体入出力装置 | |
JPH0868827A (ja) | 半導体集積回路の静止時電流測定法、半導体集積回路 | |
JPH06334010A (ja) | 論理回路 | |
JP2008187066A (ja) | パワートランジスタ | |
JP2006339338A (ja) | 半導体装置 | |
JP2856988B2 (ja) | 半導体集積回路 | |
JP2009246132A (ja) | 半導体装置および半導体装置の試験方法 | |
JP2004356779A (ja) | 半導体集積回路 | |
JP2018032981A (ja) | 半導体集積回路 | |
US6219808B1 (en) | Semiconductor device capable of carrying out high speed fault detecting test | |
JPH11281714A (ja) | 半導体装置の入力回路及びその半導体装置 | |
JP2006303300A (ja) | 半導体装置及びその製造方法 | |
JP4350575B2 (ja) | 電圧検出回路 | |
JPH10199261A (ja) | パワーアップ信号発生回路 | |
JP4060758B2 (ja) | 混入防止回路 | |
JP2018142894A (ja) | 出力バッファ及び半導体装置 | |
JP4370891B2 (ja) | 半導体集積回路 | |
JP2009123260A (ja) | ヒューズprom回路 | |
JP4828493B2 (ja) | 静電気評価回路および半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080925 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081218 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090422 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110222 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110421 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110614 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111018 |