JP2008186229A - 半導体集積回路の設計装置 - Google Patents
半導体集積回路の設計装置 Download PDFInfo
- Publication number
- JP2008186229A JP2008186229A JP2007018939A JP2007018939A JP2008186229A JP 2008186229 A JP2008186229 A JP 2008186229A JP 2007018939 A JP2007018939 A JP 2007018939A JP 2007018939 A JP2007018939 A JP 2007018939A JP 2008186229 A JP2008186229 A JP 2008186229A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- power
- net
- semiconductor integrated
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】ネットリスト生成・変換装置2では、ネットリストD2および電源仕様ファイルD3に基づいてネットリストの生成および変換を行い、レイアウト用のネットリストとして電源ネット名付きネットリストD4および電源ネット生成コマンドD5を出力する。電源ネット名付きネットリストD4および電源ネット生成コマンドD5は自動配置配線装置3に与えられ、自動配置配線が実行される。
【選択図】図1
Description
本発明に係る実施の形態1について、図1に示す半導体集積回路の設計装置100の構成を参照しつつ、図2に示すフローチャートを用いて半導体集積回路の設計装置100の動作について説明する。
次に、実施の形態1の変形例について、図4に示す半導体集積回路の設計装置100Aの構成を参照しつつ、図5に示すフローチャートを用いて半導体集積回路の設計装置100Aの動作について説明する。なお、図1および図2を用いて説明した実施の形態1と同一の構成については同一の符号を付し、重複する説明は省略する。
本発明に係る実施の形態2について、図6に示す半導体集積回路の設計装置200の構成を参照しつつ、図7に示すフローチャートを用いて半導体集積回路の設計装置200の動作について説明する。
本発明に係る実施の形態3について、図8に示す半導体集積回路の設計装置300の構成を参照しつつ、図9に示すフローチャートを用いて半導体集積回路の設計装置300の動作について説明する。
本発明に係る実施の形態4について、図12に示す半導体集積回路の設計装置400の構成を参照しつつ、図13に示すフローチャートを用いて半導体集積回路の設計装置400の動作について説明する。
本発明に係る実施の形態5について、図14に示す半導体集積回路の設計装置500の構成を参照しつつ、図15に示すフローチャートを用いて半導体集積回路の設計装置500の動作について説明する。
Claims (7)
- 複数の電源系統を有する半導体集積回路の設計装置であって、
前記半導体集積回路のレイアウト上の複数の電源領域について、それぞれに属するモジュール名またはインスタンス名が定義された電源領域定義部と、前記複数の電源領域のそれぞれに対して、各領域内の電源端子名およびグランド端子名、およびそれらに接続させる電源ネット名、グランドネット名、およびそれらに割り付けられる電圧値を少なくとも含む電源接続情報が定義された電源接続仕様定義部と、を有した電源仕様ファイルと、
論理接続情報を示すネットリストとを受けて、前記半導体集積回路を構成する基本単位である複数のセルのうち、入力論理レベルが常に「0」または常に「1」が与えられる端子を有するものが、何れの電源ネットに接続されるかを定義した電源ネット名付ネットリストを作成するとともに、前記セルの電源端子およびグランド端子が、何れの前記電源ネットに接続されるかを定義する電源ネット生成コマンドを作成するネットリスト生成・変換装置と、
前記電源ネット名付ネットリストおよび前記電源ネット生成コマンドを受けて自動配置配線を行う、自動配置配線装置とを備える、半導体集積回路の設計装置。 - 前記電源仕様ファイルは、
ユニークなインスタンス名を付与された電源制御用セルが、前記複数の電源領域の何れに属するかを定義した追加セル情報定義部を含み、
前記ネットリスト生成・変換装置は、電源制御用のセルが何れの電源ネットに接続されるかを定義した追加セル挿入用コマンドも併せて生成して前記自動配置配線装置に与える、請求項1記載の半導体集積回路の設計装置。 - 複数の電源系統を有する半導体集積回路の設計装置であって、
前記半導体集積回路のレイアウト上の複数の電源領域について、それぞれに属するモジュール名またはインスタンス名が定義された電源領域定義部と、前記複数の電源領域のそれぞれに対して、各領域内の電源端子名およびグランド端子名、およびそれらに接続させる電源ネット名、グランドネット名、およびそれらに割り付けられる電圧値を少なくとも含む電源接続情報が定義された電源接続仕様定義部と、を有した電源仕様ファイルと、
論理接続情報を示すネットリストとを受けて、前記半導体集積回路を構成する基本単位である複数のセルのうち、入力論理レベルが常に「0」または常に「1」が与えられる端子を有するものが、何れの電源ネットに接続されるかを定義した電源ネット名付ネットリストを作成するネットリスト生成・変換装置と、
電源遮断状時および電源供給時における論理セルの振舞いを定義した電源情報付セルライブラリおよび前記電源ネット名付ネットリストを受けて、論理シミュレーションを行う、論理シミュレーション装置と、を備える半導体集積回路の設計装置。 - 複数の電源系統を有する半導体集積回路の設計装置であって、
自動配置配線装置と、
前記半導体集積回路のレイアウト上の複数の電源領域について、それぞれに属するモジュール名またはインスタンス名が定義された電源領域定義部と、前記複数の電源領域のそれぞれに対して、各領域内の電源端子名およびグランド端子名、およびそれらに接続させる電源ネット名、グランドネット名、およびそれらに割り付けられる電圧値を少なくとも含む電源接続情報が定義された電源接続仕様定義部と、を有した電源仕様ファイルと、
前記自動配置配線装置から出力されるレイアウト後の論理接続情報を示すレイアウト後ネットリストとを受けて、前記レイアウト後の論理接続情報に前記電源接続情報を付加した電源情報付ネットリストを作成するネットリスト生成・変換装置と、
前記自動配置配線装置から出力されるレイアウト後物理情報および前記電源情報付ネットリストを受けてレイアウト検証を行う、レイアウト検証装置と、を備える半導体集積回路の設計装置。 - 前記電源仕様ファイルは、
電源の遮断および供給を制御するための電源遮断用スイッチセルが、前記複数の電源領域の何れに属するかを定義した追加セル情報定義部を含み、
前記ネットリスト生成・変換装置は、前記電源情報付ネットリストに前記電源遮断用スイッチセルの情報を付加する、請求項4記載の半導体集積回路の設計装置。 - 複数の電源系統を有する半導体集積回路の設計装置であって、
自動配置配線装置と、
前記半導体集積回路のレイアウト上の複数の電源領域について、それぞれに属するモジュール名またはインスタンス名が定義された電源領域定義部と、前記複数の電源領域のそれぞれに対して、各領域内の電源端子名およびグランド端子名、およびそれらに接続させる電源ネット名、グランドネット名、およびそれらに割り付けられる電圧値を少なくとも含む電源接続情報が定義された電源接続仕様定義部と、を有した電源仕様ファイルと、
前記自動配置配線装置から出力されるレイアウト後の論理接続情報を示すレイアウト後ネットリストとを受けて、前記電源仕様ファイルで定義される、前記電源ネット名および前記電圧値を、前記半導体集積回路を構成する基本単位であるセルごとに規定する供給電位情報を生成するネットリスト生成・変換装置と、
前記自動配置配線装置から出力されるレイアウト後物理情報を受け、抵抗値および容量値に関するレイアウトパラメータを抽出して配線間の寄生容量値および寄生抵抗値を計算して抵抗・容量情報として出力するレイアウトパラメータ抽出装置と、
前記セルに供給される電圧値に応じた遅延値を定義した電源電圧可変対応遅延ライブラリ、前記供給電位情報および前記抵抗・容量情報を受けて、前記寄生容量値および前記抵抗値に基づいて、前記セル内および前記セル間を信号が伝播するのに必要な時間を算出する遅延計算を実行する遅延計算装置と、を備える半導体集積回路の設計装置。 - 複数の電源系統を有する半導体集積回路の設計装置であって、
自動配置配線装置と、
前記半導体集積回路のレイアウト上の複数の電源領域について、それぞれに属するモジュール名またはインスタンス名が定義された電源領域定義部と、前記複数の電源領域のそれぞれに対して、各領域内の電源端子名およびグランド端子名、およびそれらに接続させる電源ネット名、グランドネット名、およびそれらに割り付けられる電圧値を少なくとも含む電源接続情報が定義された電源接続仕様定義部と、を有した電源仕様ファイルと、
前記自動配置配線装置から出力されるレイアウト後の論理接続情報を示すレイアウト後ネットリストとを受けて、前記電源仕様ファイルで定義される、前記電源ネット名および前記電圧値を、前記半導体集積回路を構成する基本単位であるセルごとに規定する供給電位情報を生成するネットリスト生成・変換装置と、
前記自動配置配線装置から出力されるレイアウト後物理情報を受け、抵抗値および容量値に関するレイアウトパラメータを抽出して配線間の寄生容量値および寄生抵抗値を計算して抵抗・容量情報として出力するレイアウトパラメータ抽出装置と、
前記セルで消費される電力が定義された消費電力値ライブラリと、前記供給電位情報および前記抵抗・容量情報を受けて、前記セルに供給される電源電圧値と、前記セルが駆動する信号線の容量値および動作周波数に基づいて、前記セルが駆動する際に必要となる電力値を算出する消費電力解析装置と、を備える、半導体集積回路の設計装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007018939A JP4855283B2 (ja) | 2007-01-30 | 2007-01-30 | 半導体集積回路の設計装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007018939A JP4855283B2 (ja) | 2007-01-30 | 2007-01-30 | 半導体集積回路の設計装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008186229A true JP2008186229A (ja) | 2008-08-14 |
JP4855283B2 JP4855283B2 (ja) | 2012-01-18 |
Family
ID=39729231
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007018939A Expired - Fee Related JP4855283B2 (ja) | 2007-01-30 | 2007-01-30 | 半導体集積回路の設計装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4855283B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010211591A (ja) * | 2009-03-11 | 2010-09-24 | Mitsubishi Electric Corp | 半導体集積回路設計支援システム及びプログラム |
US11907630B1 (en) * | 2019-06-19 | 2024-02-20 | Synopsys, Inc. | Power validation based on power assertion specification |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1070192A (ja) * | 1996-08-27 | 1998-03-10 | Matsushita Electron Corp | 半導体回路抽出装置 |
JP2002015018A (ja) * | 2000-06-30 | 2002-01-18 | Fujitsu Ltd | 半導体装置の設計方法及び記録媒体 |
JP2002259487A (ja) * | 2001-02-27 | 2002-09-13 | Nec Microsystems Ltd | 多電源回路シミュレーション方法及び装置 |
JP2003078011A (ja) * | 2001-09-03 | 2003-03-14 | Matsushita Electric Ind Co Ltd | 半導体集積回路のレイアウト方法 |
JP2004013819A (ja) * | 2002-06-11 | 2004-01-15 | Matsushita Electric Ind Co Ltd | 半導体集積回路の検証装置 |
JP2005018187A (ja) * | 2003-06-24 | 2005-01-20 | Renesas Technology Corp | 論理記述データの記録媒体、半導体デバイスの開発方法、及び論理シミュレーション方法 |
JP2006085576A (ja) * | 2004-09-17 | 2006-03-30 | Fujitsu Ltd | 半導体集積回路のレイアウト方法、半導体集積回路のレイアウトプログラムおよび半導体集積回路のレイアウトシステム |
JP2006244354A (ja) * | 2005-03-07 | 2006-09-14 | Fujitsu Ltd | 半導体集積回路の最適化方法および最適化プログラム |
JP2008112817A (ja) * | 2006-10-30 | 2008-05-15 | Matsushita Electric Ind Co Ltd | 電源スイッチ挿入方法及び電源スイッチ挿入装置 |
-
2007
- 2007-01-30 JP JP2007018939A patent/JP4855283B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1070192A (ja) * | 1996-08-27 | 1998-03-10 | Matsushita Electron Corp | 半導体回路抽出装置 |
JP2002015018A (ja) * | 2000-06-30 | 2002-01-18 | Fujitsu Ltd | 半導体装置の設計方法及び記録媒体 |
JP2002259487A (ja) * | 2001-02-27 | 2002-09-13 | Nec Microsystems Ltd | 多電源回路シミュレーション方法及び装置 |
JP2003078011A (ja) * | 2001-09-03 | 2003-03-14 | Matsushita Electric Ind Co Ltd | 半導体集積回路のレイアウト方法 |
JP2004013819A (ja) * | 2002-06-11 | 2004-01-15 | Matsushita Electric Ind Co Ltd | 半導体集積回路の検証装置 |
JP2005018187A (ja) * | 2003-06-24 | 2005-01-20 | Renesas Technology Corp | 論理記述データの記録媒体、半導体デバイスの開発方法、及び論理シミュレーション方法 |
JP2006085576A (ja) * | 2004-09-17 | 2006-03-30 | Fujitsu Ltd | 半導体集積回路のレイアウト方法、半導体集積回路のレイアウトプログラムおよび半導体集積回路のレイアウトシステム |
JP2006244354A (ja) * | 2005-03-07 | 2006-09-14 | Fujitsu Ltd | 半導体集積回路の最適化方法および最適化プログラム |
JP2008112817A (ja) * | 2006-10-30 | 2008-05-15 | Matsushita Electric Ind Co Ltd | 電源スイッチ挿入方法及び電源スイッチ挿入装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010211591A (ja) * | 2009-03-11 | 2010-09-24 | Mitsubishi Electric Corp | 半導体集積回路設計支援システム及びプログラム |
US11907630B1 (en) * | 2019-06-19 | 2024-02-20 | Synopsys, Inc. | Power validation based on power assertion specification |
Also Published As
Publication number | Publication date |
---|---|
JP4855283B2 (ja) | 2012-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7305639B2 (en) | Method and apparatus for specifying multiple voltage domains and validating physical implementation and interconnections in a processor chip | |
US10733342B2 (en) | System and method for hierarchical power verification | |
US20130338991A1 (en) | Integrated circuit simulation using analog power domain in analog block mixed signal | |
US7370293B2 (en) | Integrated circuit design system, integrated circuit design program, and integrated circuit design method | |
US7281223B2 (en) | System and method for modeling an integrated circuit system | |
US10235485B1 (en) | Partial reconfiguration debugging using hybrid models | |
US8281269B2 (en) | Method of semiconductor integrated circuit device and program | |
EP3239865A1 (en) | Method for analyzing ir drop and electromigration of ic | |
US8255859B2 (en) | Method and system for verification of multi-voltage circuit design | |
US10223485B2 (en) | Reliability verification based on combining voltage propagation with simulation | |
US10437946B1 (en) | Using implemented core sources for simulation | |
CN114880975A (zh) | 一种硬件木马的生成方法、系统、设备以及介质 | |
JP4855283B2 (ja) | 半導体集積回路の設計装置 | |
JP4999379B2 (ja) | 半導体集積回路設計方法、半導体集積回路設計装置 | |
JP2009301366A (ja) | ノイズ解析装置 | |
Robertson et al. | Timing verification of dynamically reconfigurable logic for the Xilinx Virtex FPGA series | |
US10534880B2 (en) | Acceleration of voltage propagation based on local iteration | |
JP4080464B2 (ja) | 検証ベクタ生成方法およびこれを用いた電子回路の検証方法 | |
WO2014064650A2 (en) | Method and system for automated design of an integrated circuit using configurable cells | |
JP2008123458A (ja) | 半導体集積回路の設計方法 | |
JP2007233454A (ja) | ノイズライブラリの作成方法、ノイズライブラリの作成プログラム、およびノイズライブラリの作成装置 | |
War et al. | CAD automation module based on cell moving algorithm for ECO timing optimization | |
JP2004094402A (ja) | 遅延シミュレーション用ネットリスト生成システムおよび遅延シミュレーション用ネットリスト生成方法 | |
JP5531479B2 (ja) | 回路設計方法、及び回路設計プログラム | |
US20090102529A1 (en) | Shifting inactive clock edge for noise reduction |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20081023 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091210 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100524 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110607 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110614 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110725 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111025 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111026 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141104 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |