JP2008177759A - 光多値変調信号用光遅延検波回路 - Google Patents

Abstract

【課題】光多値変調方式に用いる光遅延検波回路を、安価に提供する事
【解決手段】本発明の光遅延検波器によれば、中心波長制御用の制御回路の台数を１台に減らす事ができるので安価な光遅延検波器を提供することが可能になる。特に、光変調の多重度を上げた場合でも、必要とする制御回路数は１台のままなので、受信する情報量あたりのコストを低減することができる。さらに、本発明に係る中心波長モニターを用いれば、制御回路自体の制約が少なくなり電気回路の簡素化などにより、さらに安価な光遅延検波器を提供することが可能になる。
【選択図】図１

Description

本発明は、位相変調された光信号を遅延検波する光遅延検波回路に関し、特に安価な光多値変調信号用光遅延検波回路を実現するための技術に関する。

近年、インターネットトラフィックの増大や放送と通信の融合など、光伝送方式における伝送容量増加への要求が増している。光多値変調方式を用いると、狭スペクトル幅、高分散耐力、そして電気回路動作速度の緩和など、良好な特性が期待されるため、伝送システムへの検討報告が盛んになされている。特に安価で実用的な伝送システム構築のために、局発光を使用しない光遅延回路を内蔵する光回路を使う報告が多い。また、光電素子対を使う差動受信方式では、受信光強度が変化しても閾値レベルを制御する必要がなくなるので光路が切り替わる次世代光ネットワークとの整合性に優れるという特徴を有する。そのため、光遅延回路を内蔵し光電素子対で差動受信するための光遅延検波回路について盛んに研究が進められている。

（第１の従来技術例）
光多値位相変調信号を検波する光遅延検波回路として、例えば図２６に示されている回路が知られている（例えば、非特許文献１を参照）。

図２６に示されている回路では、光Ｎ分岐回路１８０５に、並列に、光二分岐回路１８０１ａ、１８０１ｂが接続されている。そして、光二分岐回路１８０１ａには、遅延時間差微調整機能部１８０２ａ、１８０２ｂが接続されている。ここで、遅延時間差微調整機能部１８０２ａ、１８０２ｂをあわせて第１の光遅延部１８０３ａと呼ぶ。そして、遅延時間差微調整機能部１８０２ａ、１８０２ｂの出力は、２入力２出力光合分波回路１８０６ａに接続されている。そして、２入力２出力光合分波回路１８０６ａの二つの出力は、光電変換素子対１８０４ａに接続されている。

同様に、光二分岐回路１８０１ｂには、遅延時間差微調整機能部１８０２ｃ、１８０２ｄが接続されている。ここで、遅延時間差微調整機能部１８０２ｃ、１８０２ｄをあわせて第１の光遅延部１８０３ｂと呼ぶ。そして、遅延時間差微調整機能部１８０２ｃ、１８０２ｄの出力は、２入力２出力光合分波回路１８０６ｂに接続されている。そして、２入力２出力光合分波回路１８０６ｂの二つの出力は、光電変換素子対１８０４ｂに接続されている。

この第１の従来技術例に係る回路では、複数のマッハツェンダー光干渉回路が並列に並べられており、かつ各マッハツェンダー光干渉回路の遅延量が、０〜λ／ｃの範囲で、互いに異なる値に設定されている。そして、各マッハツェンダー光干渉回路を通過した光信号を光電素子で受けた後、必要に応じて光信号により生じる電気信号が論理演算され、光多値信号が多チャネルの電気信号に変換される。

（第２の従来技術例）
また、光遅延回路の終端に２入力４出力ＭＭＩ（Ｍｕｌｔｉ−Ｍｏｄｅ Ｉｎｔｅｒｆｅｒｅｎｃｅ（多モード干渉））導波路をつけて、光多値位相変調信号を検波するものとして、例えば、図２７に示されている光遅延検波回路が提案されている（例えば、特許文献１を参照）。

図２７に示されている回路では、光２分岐回路１９０１に、遅延時間差微調整機能部１９０２ａ、１９０２ｂが接続されている。ここで、遅延時間差微調整機能部１９０２ａ、１９０２ｂをあわせて第１の光遅延部１９０３と呼ぶ。そして、遅延時間差微調整機能部１９０２ａ、１９０２ｂの出力は、２入力４出力ＭＭＩ型光合分波回路１９１９に接続されている。そして、２入力４出力ＭＭＩ型光合分波回路１９１９の四つの出力のうち、二つの出力は、光電変換素子対１９０４ａに接続されており、残りの二つの出力は、光電変換素子対１９０４ｂに接続されている。

この第２の従来技術例では、第１の従来技術例における複数のマッハツェンダー光干渉回路が果たす役割を、一台の干渉回路のみが行っている。

（第３の従来技術例）
さらに、光遅延回路の終端に２入力４出力のスターカプラ型光合分波回路をつけて、光多値位相変調信号を検波するものとして、例えば図２８に示されている光遅延検波回路も提案されている（例えば、非特許文献２を参照）。

図２８に示されている回路では、光２分岐回路２００１に、遅延時間差微調整機能部２００２ａ、２００２ｂが接続されている。ここで、遅延時間差微調整機能部２００２ａ、２００２ｂをあわせて第１の光遅延部２００３と呼ぶ。そして、遅延時間差微調整機能部２００２ａ、２００２ｂの出力は、２入力４出力のスターカプラ型光合分波回路２０１８に接続されている。そして、スターカプラ型光合分波回路２０１８の四つの出力のうち、二つの出力は、光電変換素子対２００４ａに接続されており、残りの二つの出力は、光電変換素子対２００４ｂに接続されている。

この第３の従来技術例では、第２の従来技術例と同様に、第１の従来技術例における複数のマッハツェンダー光干渉回路が果たす役割を、一台の干渉回路のみが行っている。

（第４の従来技術例）
一方、偏波状態を変調した多値変調信号を遅延検波する光回路として、例えば、図２９に示されているような光遅延検波回路が検討されている（例えば、非特許文献３を参照）。

図２９に示されている回路では、光Ｎ分岐回路２１０５に、並列に、光二分岐回路２１０１ａ、２１０１ｂが接続されている。そして、光二分岐回路２１０１ａには、速軸４５度傾斜半波長板２１３３と光路とが接続されている。ここで、速軸４５度傾斜半波長板２１３３と光路とをあわせて第１の光遅延部２１０３ａと呼ぶ。そして、速軸４５度傾斜半波長板２１３３と光路の出力は、２入力２出力光合分波回路２１０６ａに接続されている。そして、２入力２出力光合分波回路２１０６ａの二つの出力は、光電変換素子対２１０４ａに接続されている。

同様に、光二分岐回路２１０１ｂには、速軸−４５度傾斜半波長板２１３４と光路とが接続されている。ここで、速軸−４５度傾斜半波長板２１３４と光路とをあわせて第１の光遅延部２１０３ｂと呼ぶ。そして、速軸−４５度傾斜半波長板２１３４と光路の出力は、２入力２出力光合分波回路２１０６ｂに接続されている。そして、２入力２出力光合分波回路２１０６ｂの二つの出力は、光電変換素子対２１０４ｂに接続されている。

（第５の従来技術例）
また、強度変調された差動光信号を遅延検波する光遅延検波回路も知られている。例えば、図３０に示されているような回路を用いて、閾値レベルを制御する回路を、省略することが検討されている（例えば、非特許文献４と非特許文献５を参照）。

図３０に示されている回路では、光２分岐回路２２０１に、二つの光路が接続されている。ここで、この二つの光路をあわせて第１の光遅延部２２０３と呼ぶ。そして、この二つの光路の出力は、直接に、光電変換素子対２２０４に接続されている。

（第６の従来技術例）
一方、マッハツェンダー光干渉回路の周波数特性と入力信号光の波長とを合わせるものとして、例えば図３１に示した回路が報告されている（例えば、非特許文献６を参照）。

図３１に示されている回路では、光二分岐回路２３０１に、遅延時間差微調整機能部２３０２ａ、２３０２ｂが接続されている。ここで、遅延時間差微調整機能部２３０２ａ、２３０２ｂをあわせて第１の光遅延部２３０３と呼ぶ。そして、遅延時間差微調整機能部２３０２ａ、２３０２ｂの出力は、２入力２出力光合分波回路２３０６に接続されている。そして、２入力２出力光合分波回路２３０６の二つの出力は、光電変換素子対２３０４に接続されている。また、光電変換素子対２３０４の出力は、低域通過フィルタ２３２０に接続されており、低域通過フィルタ２３２０の出力は、積分器２３１０に接続されており、積分器２３１０の出力は、遅延時間差微調整機能部２３０２ａに接続されている。
この回路は、非常に簡素な制御回路でも動作するという特徴を有する。

（第７の従来技術例）
また、マッハツェンダー光干渉回路の周波数特性自体を微小振動させて、入力光の波長に同期するものとして、例えば、図３２に示されている光遅延検波回路が報告されている（例えば、特許文献２を参照）。

図３２に示されている回路では、光二分岐回路２４０１に、遅延時間差微調整機能部２４０２ａ、２４０２ｂが接続されている。ここで、遅延時間差微調整機能部２４０２ａ、２４０２ｂをあわせて第１の光遅延部２４０３と呼ぶ。そして、遅延時間差微調整機能部２４０２ａ、２４０２ｂの出力は、２入力２出力光合分波回路２４０６に接続されている。そして、２入力２出力光合分波回路２４０６の二つの出力は、光電変換素子対２４０４に接続されている。また、光電変換素子対２４０４の出力は、ミキサ２４２３に接続されており、ミキサ２４２３の出力は、低域通過フィルタ２４２０に接続されており、低域通過フィルタ２４２０の出力は、加算器２４２２に接続されており、加算器２４２２の出力は、積分器２４１０の出力は、遅延時間差微調整機能部２４０２ａに接続されている。

また、低周波発振器２４２４の二つの出力のうち一つは、加算器２４２２に接続されており、低周波発振器２４２４の二つの出力のうち他の一つは、位相調整回路２４２１に接続されており、位相調整回路２４２１の出力は、ミキサ２４２３に接続されている。

この回路は、ＷＤＭ（Ｗａｖｅｌｅｎｇｔｈ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ（波長多重））フィルタの中心波長を、入力信号光波長に合わせるものとして広く使われている。

（第８の従来技術例）
さらには、光遅延回路を用いた差動検波ではなく局発光を用いた光ヘテロダイン検波器用に検討されたものではあるが、受信した複数チャネルの信号から波長ズレ量を演算により求めて中心波長を制御する光遅延検波回路として、例えば図３３に示されている光ヘテロダイン検波器が報告されている（例えば、非特許文献７を参照）。

図３３に示されている回路では、光９０度ハイブリッド２５２９の四つの出力のうち二つの出力は、光電変換素子対２５０４ａに接続され、光電変換素子対２５０４ａの出力は、Ｑ−ａｒｍ（ｑｕａｄｒａｔｕｒｅ−ｐｈａｓｅ ａｒｍ（４位相アーム））に接続されており、Ｑ−ａｒｍには、低域通過フィルタ（ＬＰＦ）２５２０ａが含まれている。低域通過フィルタ２５２０ａの出力は二つに分岐し、二つに分岐した出力のうち、一つの出力は、識別器（Ｄｅｃ）２５１３ａに接続されており、識別器２５１３ａの出力は、二つに分岐し、二つに分岐した出力のうち一つは、ＥＸＯＲゲート２５１４ａに接続しており、二つに分岐した出力のうち他の一つは、Ｄａｔａ１として出力される。

また、低域通過フィルタ２５２０ａの分岐した二つの出力のうち、他の一つの出力は、二つに分岐し、二つの分岐した出力のうち一つは、加算器２５２２に接続されており、加算器２５２２の出力は、ＥＸＯＲゲート２５１４ｂに接続されている。そして、ＥＸＯＲゲート２５１４ｂの出力は、ＥＸＯＲゲート２５１４ｃに接続されており、ＥＸＯＲゲート２５１４ｃの出力は、ループフィルタ２５２７に接続されている。そして、ループフィルタ２５２７の出力は、局発光源２５２８に接続されており、局発光源２５２８の出力は、光９０度ハイブリッド２５２９に接続されている。

そして、低域通過フィルタ２５２０ａの分岐した二つの出力のうち、他の一つの出力は、さらに二つに分岐し、二つの分岐した出力のうち他の一つは、減算器２５２６に接続されており、減算器２５２６の出力は、ＥＸＯＲゲート２５１４ｂに接続している。

一方、光９０度ハイブリッド２５２９の四つの出力のうち残りの二つの出力は、光電変換素子対２５０４ｂに接続され、光電変換素子対２５０４ｂの出力は、Ｉ−ａｒｍ（Ｉｎ−ｐｈａｓｅ ａｒｍ（入力位相アーム））に接続されており、Ｉ−ａｒｍには、低域通過フィルタ（ＬＰＦ）２５２０ｂが含まれている。

低域通過フィルタ２５２０ｂの出力は、二つに分岐しており、分岐した二つの出力のうち一つの出力は、識別器（Ｄｅｃ）２５１３ｂに接続されており、識別器２５１３ｂの出力はＥＸＯＲゲート２５１４ａに接続されており、ＥＸＯＲゲート２５１４ａの出力は、二つに分岐し、分岐した二つの出力のうち一つの出力は、Ｄａｔａ２として出力され、分岐した二つの出力のうち他の一つの出力は、ＥＸＯＲゲート２５１４ｃに接続している。

また、低域通過フィルタ２５２０ｂの出力は、二つに分岐しており、分岐した二つの出力のうち他の一つの出力は、さらに二つに分岐しており、各々の分岐は、加算器２５２２と減算器２５２６に接続されている。

Ｈｏｕｓｕｎｇ Ｙｏｏｎ他，"Ｒｅｃｅｉｖｅｒ Ｓｔｒｕｃｔｕｒｅ ｏｆ Ｇｅｎｅｒａｌｉｚｅｄ Ｍ−ａｒｙ Ｏｐｔｉｃａｌ ＤＰＳＫ Ｓｙｓｔｅｍ Ａｎｄ Ｉｔｓ Ｓｅｍｉ−ａｎａｌｙｔｉｃａｌ Ｐｅｒｆｏｒｍａｎｃｅ Ｅｖａｌｕａｔｉｏｎ"，Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ ｏｆ ＯＥＣＣ／ＣＯＩＮ２００４，ｐｐ．４６６−４６７，２００４ Ｃ．Ｒ．Ｄｏｅｒｒ他，"Ｓｉｍｕｌｔａｎｅｏｕｓ ｒｅｃｅｐｔｉｏｎ ｏｆ ｂｏｔｈ ｑｕａｄｒａｔｕｒｅｓ ｏｆ ４０−Ｇｂ／ｓ ＤＱＰＳＫ ｕｓｉｎｇ ａ ｓｉｍｐｌｅ ｍｏｎｏｌｉｔｈｉｃ ｄｅｍｏｄｕｌａｔｏｒ"，ＯＦＣ２００５，ＰＤＰ１２，２００５ Ｍｏｓｈｅ Ｎａｚａｒａｔｈｙ他，"Ｓｔｏｋｅｓ Ｓｐａｃｅ Ｏｐｔｉｍａｌ Ｄｅｔｅｃｔｉｏｎ ｏｆ Ｍｕｌｔｉｄｉｆｆｅｒｅｎｔｉａｌ Ｐｈａｓｅ ａｎｄ Ｐｏｌａｒｉｚａｔｉｏｎ Ｓｈｉｆｔ Ｋｅｙｉｎｇ Ｍｏｄｕｌａｔｉｏｎ"，ＩＥＥＥ Ｊ． Ｌｉｇｈｔｗａｖｅ Ｔｅｃｈｎｏｌ．，Ｖｏｌ．２４，Ｎｏ．５，ｐｐ．１９７８−１９８８，２００６ Ｙ．Ｏｔａ他，"ＤＣ−１Ｇｂ／ｓ Ｂｕｒｓｔ−Ｍｏｄｅ Ｃｏｍｐａｔｉｂｌｅ Ｒｅｃｅｉｖｅｒ ｆｏｒ Ｏｐｔｉｃａｌ Ｂｕｓ Ａｐｐｌｉｃａｔｉｏｎｓ"，ＩＥＥＥ Ｊ． Ｌｉｇｈｔｗａｖｅ Ｔｅｃｈｎｏｌ．，Ｖｏｌ．１０，Ｎｏ．２，ｐｐ．２４４−２４９，１９９２ Ｙ．Ｙａｍａｄａ他，"Ａｎ Ｏｐｔｉｃａｌ ２．５Ｇｂｉｔ／ｓ ｐａｃｋｅｔ ｒｅｃｅｉｖｉｎｇ ｔｅｃｈｎｉｑｕｅ ｆｏｒ ｐｏｗｅｒ−ｆｌｕｃｔｕａｔｅｄ ｓｉｇｎａｌｓ"，ＣＬＥＯ／ＰＡＣＩＦＩＣ ＲＩＭ，ＴｕＣ３ １０００，ｐｐ．８，１９９５ Ｈ．Ｔｏｂａ他，"Ａ １００−Ｃｈａｎｎｅｌ Ｏｐｔｉｃａｌ ＦＤＭ Ｔｒａｎｓｍｉｓｓｉｏｎ／Ｄｉｓｔｒｉｂｕｔｉｏｎ ａｔ ６２２ Ｍｂ／ｓ ｏｖｅｒ ５０ ｋｍ"，ＩＥＥＥ Ｊ． Ｌｉｇｈｔｗａｖｅ Ｔｅｃｈｎｏｌ．，Ｖｏｌ．８，Ｎｏ．９，ｐｐ．１３９６−１４０１，１９９０ Ｓ．Ｎｏｒｉｍａｔｓｕ他，"Ａｎ ８Ｇｂ／ｓ ＱＰＳＫ Ｏｐｔｉｃａｌ Ｈｏｍｏｄｙｎｅ Ｄｅｔｅｃｔｉｏｎ Ｅｘｐｅｒｉｍｅｎｔ Ｕｓｉｎｇ Ｅｘｔｅｒｎａｌ−Ｃａｖｉｔｙ Ｌａｓｅｒ Ｄｉｏｄｅｓ"，ＩＥＥＥＰｈｏｔｏｎ． Ｔｅｃｈｎｏｌ． Ｌｅｔｔ．，Ｖｏｌ．４，Ｎｏ．７，ｐｐ７６５−７６７，１９９２ 特開２００３−４６４４６号公報 特開平５−１２２２６１号公報

しかしながら、これら第１から第４の従来技術例で用いている光遅延検波回路は、受信する差動信号の返答速度と同じ周波数のＦＳＲ（Ｆｒｅｅ Ｓｐｅｃｔｒａｌ Ｒａｎｇｅ（共振波長間隔））を持つ必要があり、結果として極めて精密な中心波長（周波数）制御が必要となる。もし中心波長制御が十分に行われていないと多重化した相互チャネル間の信号が雑音として漏れ込み信号品質を劣化させてしまう為である。例えば、第１の従来技術例であるＤＱＰＳＫ（Ｄｉｆｆｅｒｅｎｔｉａｌｌｙ Ｑｕａｄｒａｔｕｒｅ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ（差動直交位相変調））システムでは伝送品質を劣化させないために、ＦＳＲの１％程度の中心波長精度が求められている、しかし、同等の中心波長精度が得られるレーザ光源は高価であるため、光遅延検波器側で中心波長を常時追随する制御回路が必要となる。

特に、第１と第５の従来技術例では、信号を多重化すればする程、複数の光遅延検波回路の中心波長を同時に精密に合わせる必要があり制御回路を複数系統用意しなければいけないという問題があった。

この問題に鑑み考案されたのが、第２の従来技術例に含まれている２入力４出力ＭＭＩ導波路を用いた光遅延検波回路である。第２の従来技術例によれば、各ポートの中心波長の相対関係が初期値として作製されていれば、制御回路が１系統あれば複数チャネル一括同期が可能になる。

しかし、ＭＭＩ導波路を通過する光の位相は入力・出力ポートの組み合わせに大きく依存し、特にポート数が大きなＭＭＩではスラブ部分で発生するモード数が多いため、大きな位相差が発生してしまう。この入力・出力ポートに依存する位相差のため、図２７に示されているような光回路では、各ポートの中心波長の相対関係を精密に合わせこむことができない。各ポートの中心波長の相対関係が十分でない場合、ある程度の検波は可能ではあるものの、多値位相変調で多重化している各チャネルの信号が十分に分離できず、相互混信のため伝送品質が劣化してしまうという問題があった。

各ポートの中心波長の相対関係が初期値を正確に合わせるために、第３の従来技術例において、２入力４出力スターカップラを用いた光遅延検波回路が提案されている。十分に幅広なスターカップラを用いた場合、各ポートの中心波長の相対関係はスターカップラ部分のスラブ導波路と入出力導波路の接続位置を合わせ込むことにより高精度に設計可能である。しかし、スラブ導波路を２光束入射で用いているため一般に回路損失が大きく、また、光電変換素子対に入る光量差が発生するので、さらに損失付与してバランスを調整する必要があるという問題があった。

光位相変調信号以外にも光遅延検波回路で受信できる変調方式として、信号光の偏波面を差動符号化する第４の従来技術例が提案されている。第４の従来技術例も光検波回路内で光干渉を用いて検波するので、光位相変調信号の光検波回路と同様に、中心波長制御を精密に行わなければならず、多値変調信号を受信しようとすると複数の中心波長制御が必要という課題があった。

第４の従来技術例以外にも、光位相変調信号以外にも光遅延検波回路で受信できる変調方式として、光強度を差動符号化する第５の従来技術例が知られている。第５の従来技術例では、光遅延検波回路中で光干渉をさせていないので、中心波長あわせという制御が必要ではない。しかし強度変調だけでＳＮ比良く信号多重化するには、信号強度を大きく変調する必要があるが、結果として伝送路の非線形性の影響を受けやすくなり伝送品質が劣化してしまうという課題があった。

実用的な光遅延検波回路を作る時、信号光の波長と検波回路の最適動作波長とのズレを自動的にモニターし、検波回路の最適動作波長を制御する事が必要である。

第６の従来技術例は、非常に簡素な制御回路でマッハツェンダー光干渉回路の周波数特性と入力信号光の波長とを同期するが、使用条件に様々な制限がある。まず、光検波回路内で発生させる遅延時間差が変調信号の１ビットあたりの時間より大きい場合には変調信号の符号化によっては信号光波長の情報を検出できないという問題がある。なお、この問題は変調速度が十分遅い場合は回避できる。しかし、変調速度が十分遅い場合でも問題が発生する場合がある。マッハツェンダー光干渉回路をＷＤＭ信号の分波器として用いる場合、マッハツェンダー光干渉回路の周波数応答が最大または最小になる部分が光干渉回路の最適波長にあたるが、第６の従来技術例は、波長ズレが生じた場合、波長ズレ量の絶対値は検出できるものの、そのズレ量の正負が判らないため正しい制御が出来なくなる。この問題を回避するには、光干渉回路の制御目的波長を干渉回路の周波数応答が傾斜している部分にする必要があるが、その場合分波回路として最適動作が出来ないため混信による伝送品質劣化という問題があった。

第７の従来技術例は、分波器として最適動作波長に自動制御するために考案された。第７の従来技術例は、マッハツェンダー光干渉回路の周波数特性を能動的に微小振動させ、この微調振動に用いた交流信号と受信信号強度とミキシングし、低減透過フィルタで直流成分を抽出したものを波長ズレ信号として用いる。そのため、分波器として最適波長でズレ量の正負が判別可能になり自動制御回路を容易に作成することが可能になる。しかし、第７の従来技術例では、干渉計の中心波長を微小振動させるため、僅かではあるが混信が生じ品質劣化が発生するという問題があった。

このように、ＷＤＭ信号の合分波用のマッハツェンダー光干渉回路の波長を入力光にあわせる技術として、第６または第７の従来技術例が知られている。しかし、光多値位相変調信号を受信する光遅延検波回路において、遅延時間差と変調信号の１ビットあたりの時間が等しいため、図３１や図３２に示されているような第６または第７の従来技術例に係る回路は、有効な中心波長制御を行えないという課題があった。

一方、第８の従来技術例は、受信した複数チャネルの信号から波長ズレ量を演算により求めて中心波長を制御する。また、第８の従来技術例は、遅延時間差と変調信号の１ビットあたりの時間が等しくても有効である。しかし、第８の従来技術例は、構成要素が多く複雑な電気回路を必要とする。また、第８の従来技術例は、シンボルレートと同程度で動作するアナログ電子回路を必要とする場合が多い。さらに、第８の従来技術例は、制御ループが安定するように各要素の時定数などを精密に設計・調整する必要がある。したがって、上記のように、第８の従来技術例には、制御回路を高価なものとする様々な要因があるという課題があった。

本発明は以上の課題に着目してなされたもので、光多値変調方式に用いる光遅延検波回路を、安価に提供する事を目的とする。

上記目的を達成するため、本発明の請求項１に対応する態様は、入力された光信号を差動受信する光遅延検波回路において、入力された光信号を２分岐し、遅延時間差微調整機能部を有する第一の光遅延部により遅延時間差を与え、各々Ｎ組（Ｎは２以上）に分岐した後に光電変換素子対へ入力し、かつ当該Ｎ組の光信号の内、少なくとも２組の光信号が、第２の光遅延部で相異なる遅延時間差を与えられた後に光合分波回路で干渉させてから光電変換素子対に入力することを特徴とする。

上記のような光遅延検波回路では、スラブ導波路ではなく光合分波回路を用いているため、回路損失や光量バランスを小さくすることが可能であり、また光合分波回路のポート数が少ないためポート依存性も小さく抑えられる。なにより第２の光遅延部で与える遅延時間差を調整することにより、各光信号の組毎に中心波長の相対関係を精度良く設計でき、またヒータトリミングやレーザ光照射などの一般に知られている技術で光導波回路の製造後でも中心波長の相対関係を精度良く調整することが可能になる。これにより、中心波長の相対関係が初期値として作製または調整できれば、第一の光遅延部に設置された遅延時間差微調整機能部のみを制御すれば複数チャネルの一括同期が可能になるので、制御回路が１系統だけで十分になり安価な光遅延検波回路を提供できるようになる。さらには分岐数Ｎを増やし適切な光遅延量を第２の光遅延部で与えることにより、Ｄ８ＰＳＫ、Ｄ１６ＰＳＫなどのさらに多重度の大きな伝送信号も１系統の制御回路で受信することが可能になる。その結果、受信する情報量当たりのコストを低減することが可能になる。

上記本発明の請求項２に対応する態様は、上記の請求項１に対応する態様に加えて、分岐した光信号の内１組以上の光信号を直接、光電変換素子対に入力することを特徴とする。

上記の様に改良された光遅延検波回路では、光位相変調信号だけでなく、強度変調された差動光信号も併せて受信することが可能になり、１系統の制御回路でより多くの信号を受信することが可能になり、受信する情報量当たりのコストを低減することが可能になる。

本発明の請求項３に対応する態様では、上記本発明の請求項１又は請求項２のいずれかに対応する態様に加えて、第２の光遅延部を通過する光信号のうち、第１組目の光信号の遅延時間差と第２組目の光信号の遅延時間差との差（相対遅延時間差）を０．２４λ／ｃから０．２６λ／ｃ（ただしλは光信号の波長、ｃは光速度）に設定すると、制御回路の簡素化によるコストを低減というメリットを維持しながら、光多値位相変調信号の一つであるＤＱＰＳＫ信号を効率よく受信できるようになる。

さらには、本発明の請求項４に対応する態様は、Ｎ組（Ｎは２以上）に分岐した光信号の内、少なくとも１組の光信号が光電変換素子対に入力する前に、偏光回転部または偏光規定部を通過するようにすると、光位相変調した信号だけでなく、偏波変調した信号を受信することも可能になる。その結果、１系統の制御回路でより多くの信号を受信することが可能になり、受信する情報量当たりのコストを低減することが可能になる。

一方、本発明請求項５に対応する態様は、上記本発明の請求項１乃至４のいずれかに対応する態様に加えて、分岐した光信号の内１組以上の光信号に、第１の光遅延部が与える遅延時間差のα（−１＜α＜０）倍の遅延時間差を第２の光遅延部で与え、かつ第２の光遅延部には遅延時間差微調整機能部が設置され、かつ第１の光遅延部が与える遅延時間差βと第２の光遅延部が与える遅延時間差γが、次式の関係を保ちながらβと連動して動作する事を特徴とする。
γ＝α×β＋σ×λ／ｃ（ただし、λは入力光信号の波長、σは−１≦σ≦１の値をもつ定数。）

上記の光遅延検波回路では、少なくとも１組の光信号に与えられる遅延時間差の総和が第１の光遅延部が与える遅延時間差の０倍から１倍の時間差になる。通常光多値位相変調信号の検波には、第１の光遅延部が与える遅延時間差を差動光信号のシンボルレートに合わせて用いるので、同じシンボルの信号が同時に光合分波回路に入ることになる。同一シンボル間での干渉は通常のＭＺＩフィルタと同じ光周波数等価特性を持つことになり、一方シンボル外での干渉出力は十分な時間で平均化すれば等出力になるので、このポートから出てくる信号強度をモニターし、積分回路等で時間平均をとれば、光遅延検波回路の中心波長ズレを検出することが可能になる。

なお全出力信号のうち同一シンボル間での干渉信号が占める割合はｍｉｎ（−α，α＋１）になるので、α＝−０．５近傍に設計すれば効率よく波長ズレを検出できることになる。

さらには、一般に時定数の大きな光電変換素子は変換効率の良い製品が比較的安価に入手可能なので、このような光電変換素子を用いれば、積分回路を簡略化できたり、中心波長ズレを検出するために分岐している光量を小さく抑えたり、部材調達費用を低く抑えたりすることができる。

また、中心波長モニター出力とデータ検波出力を分離したことにより、σを調製したり第２の光遅延部の遅延時間差を微調整することにより、どこに中心波長をセットするかを、制御系とは独立に自由に選べるようになった。

この様にすると、中心波長を振動させる必要がなく、また複雑で高価な電気回路も必要もなく、さらには検波回路として最適な波長に中心波長を容易にセットできることから、伝送品質の劣化を招くことなく、制御回路を簡素化することができ、結果として安価で高性能な光遅延検波回路を提供できるようになる。

上記のような本発明の光遅延検波器によれば、中心波長制御用の制御回路を簡素化する事ができるので安価な光遅延検波器を提供することが可能になる。

（第１の実施形態）
図１は、本発明に係る第１の実施形態の光遅延検波回路を示すブロック図である。

第１の実施形態に係る光遅延検波回路は、プレーナ光波回路（ＰＬＣ）上に作製された光干渉回路部分と、複数のフォトダイオード（ＰＤ）からなる光電変換部分と、電気信号を処理する電子回路部分からなる。

図１に示されているように、光干渉回路部分において、光２分岐回路１０１に、薄膜ヒータを導波路に装荷した構造の遅延時間差微調整機能部１０２ａ、１０２ｂが接続している。ここで、遅延時間差微調整機能部１０２ａ、１０２ｂを、あわせて、第１の光遅延部１０３と呼ぶ。遅延時間差微調整機能部１０２ａの出力は、光Ｎ分岐回路１０５ａに接続し、遅延時間差微調整機能部１０２ｂの出力は、光Ｎ分岐回路１０５ｂに接続する。光Ｎ分岐回路１０５ａの二つの出力のうち一つは、遅延時間差微調整機能部１０２ｃを経由して２入力２出力光合分波回路１０６ａに接続する。一方、光Ｎ分岐回路１０５ａの二つの出力のうち他の一つは、遅延時間差微調整機能部１０２ｅを経由して２入力２出力光合分波回路１０６ｂに接続する。また、光Ｎ分岐回路１０５ｂの二つの出力のうち一つは、遅延時間差微調整機能部１０２ｄを経由して２入力２出力光合分波回路１０６ａに接続する。一方、光Ｎ分岐回路１０５ｂの二つの出力のうち他の一つは、遅延時間差微調整機能部１０２ｆを経由して２入力２出力光合分波回路１０６ｂに接続する。ここで、遅延時間差微調整機能部１０２ｃ、１０２ｄ、１０２ｅ、１０２ｆを含む４本の導波路を、第２の光遅延部１０７と呼ぶ。

第２の光遅延部１０７に含まれる４本の導波路のうち、光Ｎ分岐回路１０５ａと２入力２出力光合分波回路１０６ｂをつなぐ導波路のみが他の３本より僅かに長く、他の３本の導波路の長さは相等しくなるように設計されている。さらに、僅かに長い導波路が与える遅延時間と他の３本の導波路が与える遅延時間との相対差である遅延時間差が、使用波長λ（１５８０ｍ）、光速度ｃ（２．９９８×１０^８ｍ／ｓ）とから０．２５×λ÷ｃ＝０．３１８ｆｓｅｃになるように設計されている。

具体的には、石英ガラス導波路の屈折率ｎ（１．４５５）から０．１３８×１０¹⁵×ｃ÷ｎ＝０．２７２μｍだけ、他の３本の導波路より導波路長が長くなるように設計されている。受信する変調信号ビットレートは、２１．５ＧＨｚであるので、第１の光遅延部１０３で与えられるべき遅延時間差は、４６．５ｐｓになるように設計されている。

より具体的には、石英ガラス導波路の群屈折率ｎｇ（１．４８２）より第１の光遅延部１０３に含まれる２本の導波路のうち光Ｎ分岐回路１０５ａと接続されている導波路の長さを光Ｎ分岐回路１０５ｂと接続されている導波路の長さより４６．５×１０¹²×ｃ÷ｎｇ＝９．４０９ｍｍだけ長くなるように設計されている。

なお、本発明第１の実施形態で用いられている、薄膜ヒータを導波路に装荷した構造の遅延時間差微調整機能部１０２ａ、１０２ｂ、１０２ｃ、１０２ｄ、１０２ｅ、１０２ｆには、印加する電圧の大小によって、導波路長の製造誤差を補正するための不可逆的な微調整にも、自定数がサブミリ秒で応答する可逆な微調整にも、どちらにでも使い分けることが可能という特徴がある。

光電変換部分には、チップ上でフォトダイオード２個が直列接続されている光電変換モジュールである光電変換素子対１０４ａ、１０４ｂが用いられている。２入力２出力光合分波回路１０６ａの出力は、光電変換素子対１０４ａに接続されており、２入力２出力光合分波回路１０６ｂの出力は、光電変換素子対１０４ｂに接続されている。各光電変換モジュール内部では、２個直列接続されたＰＤの両端にバイアス電圧を印加することが可能であり、２つのＰＤの間の電圧を出力信号として取り出すことができる。

電子回路部分において、光電変換素子対１０４ａ、１０４ｂの出力が、受信した電気信号をデジタル化し伝送用に符号化されている信号を元にもどす復号器１０８に接続されている。光電変換素子対１０４ａの出力は、Ｑモニター１０９に接続されている。ここで、Ｑモニター１０９は、光電変換素子対１０４ａの出力の一部を非同期サンプリングしてＱ値を推定する。そして、Ｑモニター１０９の出力は、ミキサ１２３に接続されており、ミキサ１２３の出力は、積分器１１０に接続されている。さらに、積分器１１０の出力は、加算器１２２に接続されており、加算器１２２の出力は、第１の光遅延部１０３に含まれている遅延時間差微調整機能部１０２ａに接続されている。そして、低周波発信器１２４の二つの出力のうち一つが、位相調整回路１２１に接続されており、他の一つが、加算器１２２に接続されている。そして、位相調整回路１２１の出力は、ミキサ１２３に接続されている。

電子回路部分において、低周波発振器１２４は、光干渉回路の中心波長を微小振動させる。そして、ミキサ１２３と積分器１１０は、Ｑモニター１０９の出力から波長ズレ補正信号をとりだす。そして、加算器１２２は、積分器１１０から出力される波長ズレ補正信号に、微小振動させるための低周波発振器１２４の出力を上乗せする。そして、加算器１２２からの電気信号は、第１の光遅延部１０３にある遅延時間差微調整機能部１０２ａの動作に用いられるように設計されている。

このように、電子回路部分のうち、Ｑモニター１０９、低周波発信器１２４、位相調整回路１２１、ミキサ１２３、積分器１１０、加算器１２２と、光干渉回路部分にある遅延時間差微調整機能部１０２ａとは、連携して中心波長制御回路１３０として動作する。

光干渉回路部分を製造後に動作確認をしたところ、設計では２入力２出力光合分波回路１０６ａにつながる出力ポートから観測される透過率の中心波長が、２入力２出力光合分波回路１０６ｂにつながる出力ポートから観測される透過率の中心波長より５．３７５ＧＨｚ分高周波数側にあるべきところ（波長では４４．８ｐｍ短波側であるべきところ）５．０７ＧＨｚしか高周波側に離れていなかった。この中心波長差は第２の遅延部で与えられた遅延時間差が製造誤差等のため０．２３６λ／ｃしか与えられていなかった事に相当する。そのため、薄膜ヒータを導波路に装荷した構造の遅延時間差微調整機能部１０２ｅに非可逆的な遅延時間差が発生するように大きな電圧を短時間印加し、遅延時間差が恒常的に０．０７５ｆｓ追加されるように遅延時間差が微調整されている。この調整後の中心波長差は電圧を印加していない状態でも５．３６ＧＨｚとなった。これは第２の遅延部で与えられた遅延時間差が０．２４９λ／ｃになった事と等価である。この様にして中心波長の相対関係を調整することにより光干渉回路部分が構築されている。

光干渉回路部分、光電変換部分、電子回路部分の、それぞれが完成した後１台のモジュールに組み上げられている。

モジュール組み上げ後、まず中心波長制御回路を停止した状態で、差動直交位相変調した入力信号光の波長を振りＢＥＲ（ビット誤り率（ビットエラーレート））の周波数依存性が評価される。そのときのＢＥＲの周波数依存性が、図２に示されている。図２に示されている結果は、信号光中心周波数を約４ＧＨｚ振ってＢＥＲ測定を行うことにより得られた。Ｉ−ｃｈ（Ｉｎ−ｐｈａｓｅ ｃｈａｎｎｅｌ（同相チャネル））の信号もＱ−ｃｈ（Ｑｕａｄｒａｔｕｒｅ−ｐｈａｓｅ ｃｈａｎｎｅｌ（直交チャネル））の信号も、ほぼ同じ周波数でＢＥＲが極小値を持つ。したがって、光干渉回路部分の中心周波数の相対関係および中心波長の相対関係が十分に設計通り作製されていることが、図２より判る。図３には、中心波長制御回路を動作させて同様のＢＥＲ測定を行うことにより得られたＢＥＲの周波数依存性を示す結果が示されている。信号光中心周波数を約４ＧＨｚ振った範囲では、ＢＥＲが低い値で推移していることから中心波長制御回路が良好に動作していることが、図３より判る。

以上の様に、本発明に係る第１の実施形態を用いることにより、中心波長制御回路が１台でも十分精密に波長を制御できることが示された。したがって、本発明に係る第１の実施形態を用いることにより、従来技術では複数の中心波長制御回路を必要としていた光遅延検波回路において、中心波長制御回路の台数を減らすことが可能になり安価な光遅延検波回路を提供することができる。

（第２の実施形態）
図４は、本発明第２の実施形態の光遅延検波回路を示すブロック図である。

第２の実施形態に係る光検波回路も、第１の実施形態に係る光検波回路と同様に、ＰＬＣ上に作製された光干渉回路部分と、複数のＰＤからなる光電変換部分と、電気信号を処理する電子回路部分とを有する。

光干渉回路部分には、光２分岐回路４０１と、薄膜ヒータを導波路に装荷した構造の遅延時間差微調整機能部４０２ａ、４０２ｂを含む第１の光遅延部４０３と、光Ｎ分岐回路４０５ａ、４０５ｂと、２入力２出力光合分波回路４０６ａ、４０６ｂ、４０６ｃ、４０６ｄと、光Ｎ分岐回路４０５ａ、４０５ｂと２入力２出力光合分波回路４０６ａ、４０６ｂ、４０６ｃ、４０６ｄとを接続する８本の導波路からなる第２の光遅延部４０７が含まれる。

第２の光遅延部４０７では、２入力２出力光合分波回路４０６ａで合波される光信号の組みにλ／８ｃの遅延時間差を与え、２入力２出力光合分波回路４０６ｂで合波される光信号の組みに３λ／８ｃの遅延時間差を与え、２入力２出力光合分波回路４０６ｃで合波される光信号の組みに５λ／８ｃの遅延時間差を与え、２入力２出力光合分波回路４０６ｄで合波される光信号の組みに７λ／８ｃの遅延時間差を与えるように、８本の導波路の長さが設計されている。

例えば、２入力２出力光合分波回路４０６ａで合波される光信号の組みにλ／８ｃの遅延時間差を与えるためには、光Ｎ分岐回路４０５ａと２入力２出力光合分波回路４０６ａとを繋ぐ導波路に比べ、光Ｎ分岐回路４０５ｂと２入力２出力光合分波回路４０６ａとを繋ぐ導波路の長さを、使用波長λ（１５８０ｍ）と屈折率ｎ（１．４５５）とからλ÷８÷ｎ＝０．１３６μｍだけ長くなる様に設計されている。また、受信する変調信号ビットレートは１０．５ＧＨｚであったので、第１の光遅延部４０３で与えるべき遅延時間差は９５．２ｐｓになるように設計されている。

具体的には、石英ガラス導波路の群屈折率ｎｇ（１．４８２）より第１の光遅延部４０３に含まれる２本の導波路のうち光Ｎ分岐回路４０５ａと接続されている導波路の長さを光Ｎ分岐回路４０５ｂと接続されている導波路の長さより１００ｐｓ×ｃ÷ｎｇ＝１９．２６６ｍｍだけ長くなるように設計されている。

光干渉回路部分を製造後に、まず透過率特性評価が行われ、その後、製造誤差を補正するように、レーザ光を照射による微調整が行われる。すなわち、第２光遅延部４０７の８本の導波路それぞれにＵＶレーザ光を照射することによって、２入力２出力光合分波回路４０６ａにつながる出力ポートから観測される透過率の中心波長と、２入力２出力光合分波回路４０６ｂにつながる出力ポートから観測される透過率の中心波長と、２入力２出力光合分波回路４０６ｃにつながる出力ポートから観測される透過率の中心波長と、２入力２出力光合分波回路４０６ｄにつながる出力ポートから観測される透過率の中心波長とが２．６２５ＧＨｚ間隔で並ぶように、第２の光遅延部４０７が与える遅延時間差が調整されている。

第２の実施形態では、光電変換部分には、第１の実施形態で用いた光電変換モジュールよりカットオフ周波数は低いものの変換効率の良いチップを選択して用いられている。一方、第２の実施形態に係る光電変換モジュールは、第１の実施形態で用いられたものと同様である。すなわち、チップ上で２個直列接続されたＰＤの両端にバイアス電圧をかけ、２つのＰＤ間の電圧が出力信号になるように、光電変換モジュールが構成されている。このような光電変換モジュールが、光電変換素子対４０４ａ、４０４ｂ、４０４ｃ、４０４ｄに用いられている。

電子回路部分は、復号器４０８、ＦＥＣデコーダ４１１、推定ＢＥＲモニター４１２、位相調整回路４２１、加算器４２２、および低周波発振器４２４を有する。ここで、復号器４０８は、受信した電気信号をデジタル化し伝送用に符号化されている信号を元にもどす。そして、ＦＥＣデコーダ４１１は、伝送前にあらかじめデータ内に付与された誤り訂正符号を用いて前方向エラー訂正（ＦＥＣ）を行う。そして、推定ＢＥＲモニター４１２は、ＦＥＣデコーダ４１１の入出力から訂正されたエラーの割合を算出する。また、低周波発振器４２４は、光干渉回路の中心波長を微小振動させる。ミキサ４２３と積分器４１０は、位相調整回路４２１を通過した低周波発振器４２４の電気信号と、推定ＢＥＲモニター４１２の出力から波長ズレ補正信号をとりだす。そして、加算器４２２は、積分器４１０から出力される波長ズレ補正信号に、微小振動させるための低周波発振器４２４の出力を上乗せする。

ここで、加算器４２２からの電気信号は第１の光遅延部４０３にある遅延時間差微調整機能部４０２ａの動作に用いられる様に設計されている。なお、復号器４０８は、例えば、図５に示されているような論理回路を有する。すなわち、復号器４０８は、各光電変換素子からの信号をデジタル信号化する識別器５１３ａ、５１３ｂ、５１３ｃ、５１３ｄと、ＥＸＯＲゲート５１４と、ＮＯＴゲート５１５ａ、５１５ｂとを有する。また、ここで、識別器５１３ａ、５１３ｂ、５１３ｃ、５１３ｄの閾値は各光電変換素子対４０４ａ、４０４ｂ、４０４ｃ、４０４ｄの信号（ただし直流成分除去後）の０Ｖに設定されている。

光干渉回路部分、光電変換部分、電子回路部分の、それぞれが完成した後、まず光干渉回路部分と光電変換部分とが接続される。そして、接続した回路に、変調速度１０ＧＨｚの光差動８相ＰＳＫ信号を入力し、光電変換素子対４０４ａからの出力をデジタルサンプリングオシロスコープで観測する。このとき、最もアイ開口が大きくなるように入力信号の波長を調整すると、図６に示されているようなアイパターンが観測される。図６より光電変換素子対からの出力は、４値に分かれることが判る。

本発明に係る第２の実施形態の光遅延検波回路に、光差動８相ＰＳＫ信号を入力したとき、光差動８相ＰＳＫ信号の送信データと、光電素子対出力、識別器出力、復号器出力の関係を図７に示す。光差動８相ＰＳＫ信号を用いた場合、１シンボルあたり３ビットの情報を伝送することができる。各３ビットの論理値とシンボル間の位相差との関係を、図７の第１列と第２列に示すように定めたとき、各チャネルの光電変換素子対からの出力は第３列から第６列に示したようになる。各識別器４１３ａ、４１３ｂ、４１３ｃ、４１３ｄの閾値を０Ｖに設定したので、識別後の論理値は第７列から第１０列のようになり、その結果、図５に示されている論理回路を有する復号器４０８出力は第１１列から第１３列のようになる。第１列に示した各３ビットの論理値と、第１１列から第１３列の復号後の論理値とは一致することから、設計通り第２の実施形態の光遅延検波回路が完成していれば、光差動８相ＰＳＫ信号を受信したときに正しく受信検波することが判る。

本発明に係る第２の実施形態の光遅延検波回路を用いれば、光位相差動４値変調信号より多重度の高い光位相差動８値変調信号も受信することが可能になり、中心波長１系統の制御回路でより多くの信号を受信することが可能になり、受信する情報量当たりのコストを低減することが可能になる。

（第３の実施形態）
図８は、本発明に係る第３の実施形態の光遅延検波回路を示すブロック図である。

第３の実施形態に係る光検波回路も、第１の実施形態に係る光検波回路と同様に、ＰＬＣ上に作製された光干渉回路部分と、複数のＰＤからなる光電変換部分と、電気信号を処理する電子回路部分とを有する。

図８において、光２分岐回路７０１に、薄膜ヒータを導波路に装荷した構造の光路長差微調整機能部７０２ａと光路が接続している。ここで、遅延時間差微調整機能部７０２ａと光路を、あわせて、第１の光遅延部７０３と呼ぶ。遅延時間差微調整機能部７０２ａの出力は、光Ｎ分岐回路７０５ａに接続し、光路の出力は、光Ｎ分岐回路７０５ｂに接続する。光Ｎ分岐回路７０５ｂの出力は、遅延時間差微調整機能部７０２ｂに接続している。

第３の実施形態に係る光干渉回路部分は、１回路で、変調速度４０ＧＨｚで符号化された、差動強度変調信号の検波と、ＤＱＰＳＫ信号の検波と、中心波長ズレ検出の機能をもつ。

第３の実施形態に係る第１の光遅延部７０３の遅延時間差は、変調速度４０ＧＨｚにあわせて１÷４０ＧＨｚ＝２５ｐｓになるように設計されている。具体的には第１の光遅延部に含まれる２本の導波路のうち、光Ｎ分岐回路７０５ａと接続されている導波路を、もう一方の光Ｎ分岐回路７０５ｂと接続されている導波路にくらべ１÷４０ＧＨｚ÷ｃ÷ｎｇ＝５．０５７ｍｍだけ長くなるように設計されている。（ｃは光速度、ｎｇは石英ガラスの群屈折率）

差動強度変調信号の検波のため、光Ｎ分岐回路７０５ａ、７０５ｂで分岐した４組の光信号のうち１組の信号は２入力２出力光合分波回路を通すことなく直接、光電変換素子対７０４ａへ導かれている。第３の実施形態では、２入力２出力光合分波回路を用いていないため、光電変換素子対７０４ａには位相変調信号ではなく強度変調信号のみが受信検波される。すなわち、遅延時間差２５ｐｓを与えられる前後の光信号強度を比べ、どちらが大きいかで、光電変換素子対７０４ａからでる信号の正負が決定される。このような強度変調方式には、光信号の強度差さえ検出できれば十分で、弱い方の信号強度をゼロにする必要はなく、位相状態や偏波状態の差を問わないので、伝送できる情報量が変調速度の半分ではあるものの、他の位相変調方式や、偏波状態変調方式と容易に多重化することができるという特徴がある。

一方、光Ｎ分岐回路７０５ａ、７０５ｂで分岐した４組の光信号のうち２組の光信号はＤＱＰＳＫ信号の検波のために用いられる。すなわち、第１の実施形態と同様に、光Ｎ分岐回路７０５ａ、７０５ｂと２入力２出力光合分波回路７０６ａ、７０６ｂとを接続する４本の導波路のうち、光Ｎ分岐回路７０５ａと２入力２出力光合分波回路７０６ｂをつなぐ導波路のみが他の３本より僅かに長く、他の３本の導波路の長さは相等しくなるように設計されている。なお、僅かに長い導波路が与える遅延時間と他の３本の導波路が与える遅延時間との相対差である遅延時間差が、使用波長λ（１５８０ｍ）、光速度ｃ（２．９９８×１０^８ｍ／ｓ）とから０．２５×λ÷ｃ＝０．３１８ｆｓｅｃになるように設計されている。

分岐した４組の光信号のうち残る１組の光信号は、中心波長ズレの検出に用いられる。この組の光信号は、第１の光遅延部７０３で、遅延時間差２５ｐｓを与えられた後、遅延時間差微調整機能部７０２ｂを含む第２の光遅延部７０７で、第１の光遅延部７０２で与えられた遅延時間差の半分を逆向きに与え（−１２．５ｐｓ）、さらに中心波長制御時の動作点を調整するためλ／８÷ｃ＝０．６６ｆｓを追加し、第２の光遅延部合計で−１２．５ｐｓ＋０．６６ｆｓ＝−１２．４９９３４ｐｓの遅延時間差を与える様に設計されている。

第３の実施形態において、分岐した光信号の内１組以上の光信号に、第１の光遅延部が与える遅延時間差のα（−１＜α＜０）倍の遅延時間差を第２の光遅延部で与え、かつ第２の光遅延部には遅延時間差微調整機能部が設置され、かつ第１の光遅延部が与える遅延時間差βと第２の光遅延部が与える遅延時間差γが、次式の関係を保ちながらβと連動して動作する。
γ＝α×β＋σ×λ／ｃ（ただし、λは入力光信号の波長、σは−１≦σ≦１の値をもつ定数。）

第３の実施形態において、αは−０．４９９９７になる。波長ズレ信号の生成効率は、ｍｉｎ（−α，α＋１）で表されるので、極大値０．５にほぼ近い値で波長ズレ信号を生成・検出する事が可能であることが判る。さらに、遅延時間差微調整機能部７０２ａと遅延時間差微調整機能部７０２ｂは、薄膜ヒータを導波路に装荷した同じ断面構造をとり、薄膜ヒータの長さの比が１２．４９９３４÷２５＝０．４９９９７≒０．５になるように設計されている。そして、遅延時間差微調整機能部７０２ａと遅延時間差微調整機能部７０２ｂは、抵抗値が小さい金配線で直列に接続されている。遅延時間差微調整機能部７０２ａと遅延時間差微調整機能部７０２ｂとが直列接続されているので、両者は動作時に同じ電流が流れ、かつ両者は同じ断面構造をもつので、遅延時間差微調整機能部７０２ａと遅延時間差微調整機能部７０２ｂとが発生する遅延時間差の比は、それぞれの薄膜ヒータの長さの比と同じになる。なお、第３の実施形態では、第２の光遅延部の遅延時間差の中に中心波長制御時の動作点を調整するためλ／８÷ｃ＝０．６６ｆｓを追加したので、上式のσがゼロとなっているが、遅延時間差微調整機能部７０２ｂの制御電圧に直流バイアス電源を追加して、σ＝０．１２５としても同様の効果が得られる。

光干渉回路部分を製造後に各出力ポートの等価率特性評価を、光周波数１８９．７ＴＨｚ近傍で行ったところ、２入力２出力光合分波回路７０６ｃにつながる出力ポートから観測される透過率の中心波長は、２入力２出力光合分波回路７０６ｂにつながる出力ポートから観測される透過率の中心波長に比べ、ほぼ設計通り１０ＧＨｚ高かった。しかし、２入力２出力光号分波器７０６ｃにつながる出力ポートから観測される透過率の中心波長は、設計上は２５ＧＨｚ高くなるべき所、製造誤差のため２７ＧＨｚ高くなっていたので、光Ｎ分岐回路７０５ｂと２入力２出力光合分波回路７０６ｃとを接続する導波路にＵＶレーザ光を照射することにより、製造誤差が補正されている。

光電変換部分には、第１の実施形態例や第２の実施形態と同様のモジュールが用いられている。すなわち、チップ上で２個直列接続されたＰＤの両端にバイアス電圧をかけ、２つのＰＤ間の電圧が出力信号になるように光電変換モジュールが構成されている。このような光電変換モジュールが、光電変換素子対７０４ａ、７０４ｂ、７０４ｃ、７０４ｄに用いられている。

電子化回路部分において、データ信号の復調に関する部分は別モジュールで行われ、光干渉回路の中心波長制御に必要な積分器７１０のみが、電子化回路部分に内蔵されている。この積分器７１０は、光電変換素子対７０４ｄから送られてくる電気信号から、高周波成分をカットすることで中心波長ズレ情報をもたないビット間干渉のランダムノイズを除去し中心波長情報を抽出する部分と、中心波長情報と基準電圧（Ｖｔｈ）との差分情報の履歴積算から遅延時間差微調整機能部７０２ａ、７０２ｂを制御する信号を作り出す部分とを有する。なお、第３の実施形態では、基準電圧（Ｖｔｈ）を、光電変換素子対７０４ｄの出力変動の中央値（直流成分では２個直列接続したＰＤ両端にかけたバイアス電圧の半分、交流成分ではゼロ）に設定されているが、光干渉回路部分や光電変換部分や電子回路部分等の設計や製造結果に応じて、光電変換素子対７０４ｄの出力変動幅の範囲（ただし最大最小値は除く）で、基準電圧（Ｖｔｈ）を変更しても良い。特に、光干渉回路部分の中心波長ズレ検出用のポートが製造誤差によりズレが生じた場合、基準電圧（Ｖｔｈ）の設定変更で補正することにすれば、ＵＶレーザ光照射ステップを省くことが出来るので、安価な光遅延検波回路を提供するのに有効である。

光干渉回路部分、光電変換部分、電子回路部分の、それぞれが完成した後、まず光干渉回路部分と光電変換部分とが接続される。そして、変調を加えていない波長可変レーザ光を用いて、光電変換素子対７０４ａ、７０４ｂ、７０４ｃ、７０４ｄの波長依存性が評価される。図９は、各光電変換素子対出力の周波数依存性を示す。図９において、ＤＡ−ｃｈとは、差動強度変調信号検出用の設けた光電変換素子対７０４ａの出力を示している。図９より、ＤＡ−ｃｈは、周波数依存性無く一定であることがわかる。またＤＱＰＳＫ用信号の検出には、光電変換素子対７０４ｂ（Ｉ−ｃｈ）と７０４ｃ（Ｑ−ｃｈ）とが用いられるが、それぞれの透過特性は、４０ＧＨｚの周期で振動する周期関数になっていて、その中心波長が約５ＧＨｚずれていることが判る。さらには、中心波長ズレ検出のために設けた光電変換素子対７０４ｄの出力（ＷＬ−ｍｏｎｉ）は、Ｉ−ｃｈやＱ−ｃｈの倍の８０ＧＨｚの周期で振動する周期関数になっていることと、その中心波長がＩ−ｃｈに比べ約２５ＧＨｚずれていることがわかる。

ここで、遅延時間差微調整機能部７０２ｂと、２入力２出力光号分波器７０６ｃと、光電変換素子対７０４ｄと、積分器７１０とは連携して中心波長モニター７２０として動作する。

図１０〜１２は、中心波長モニターを用いた制御を説明する図面である。図１０の縦横の点線はある時点での最適状態を表しているが、例えば、送信機の波長がレーザ不具合等で波長および周波数にズレが生じ（矢印１００１）、受信光信号の中心波長が縦点線から縦実線に変化した場合、波長ズレを監視している光電変換素子対の出力が横点線から横実線へと増加する（矢印１００２）。図１１に示したように、光電変換素子対の出力変動を元に、第１の光遅延部と第２の光遅延部にある遅延時間差微調整機能部７０２ａと７０２ｂの動作量の増加が指示される（矢印１１０１）。その結果、図１２に示したように光干渉回路の透過特性は点線から実線へとシフトし（矢印１２００１）、再び、光電変換素子対の出力が元の値に戻ることが判る。

本第３実施形態の光遅延検波回路では、データ信号の復調に関する部分は別モジュールで行うこととしたが、本第３実施形態の光遅延検波回路で受信・検波する光強度差動２値と光位相差動４値とで重複変調された伝送信号について、重複変調信号と各チャネルの符号との関係について簡単に説明する。本実施形態の光遅延検波回路には、例えば図１３に示したような光強度差動２値と光位相差動４値とで重複変調された伝送信号が入力される。光強度は大小２種類あり、光位相は−１３５度、４５度、−４５度、１３５度の４種類である。図１３に示したような信号が光遅延検波回路に入力された場合、伝送信号の強度と位相と、各チャネルの符号との関係が、どうなるか示したのが図１４である。まず図１３に示された各光強度と光位相は第２行目、第３行目のように表される。本実施形態の光遅延検波回路では遅延検波を行うので、１つ前の信号の状態との相対値は第４行目、第５行目のようになり、最終的には、光強度変調信号（ＤＡ−ｃｈ）と位相変調信号（Ｉ−ｃｈとＱ−ｃｈ）は第６行目から第８行目のように復調される。

このように、マンチェスター符号で符号化された光強度変調信号は、２パルスで１ビットの情報を送り、位相４値を用いたＤＱＰＳＫ信号は１パルスで２ビットの情報を送ることが可能であるので、図１３に例示したような光強度差動２値と光位相差動４値とで重複変調された伝送信号を、変調速度４０ＧＨｚで送信し、第３の実施形態の光遅延検波回路で受信すれば、１００Ｇｂｐｓの信号を伝送することが可能になる。

このような光強度差動２値と光位相差動４値とで重複変調された伝送信号を、第３の実施形態の光遅延検波回路で受信し、中心波長モニターを用いた制御を行った時の光電変換素子対７０４ａ、７０４ｂ、７０４ｃから出力される信号のアイパターンを示したのが図１５〜１７のグラフである。光強度変調信号を受信する光電変換素子対７０４ａのアイパターンは５０ｐｓ毎に明瞭なアイ開口があり、位相変調信号を受信する光電変換素子対７０４ｂ、７０４ｃのアイパターンは、強度変調信号との重畳のためバーとマークの線幅が太くはなっているが、中央値近傍では明瞭なアイ開口が観測された。

本発明に係る第３実施形態の光遅延検波回路を用いれば、光位相変調信号だけでなく、強度変調された差動光信号も併せて受信することが可能になり、中心波長１系統の制御回路でより多くの信号を受信することが可能になり、受信する情報量当たりのコストを低減することが可能になる。

（第４の実施形態）
図１８は、本発明に係る第４の実施形態の光遅延検波回路を示すブロック図である。

第４の実施形態に係る光検波回路は、コリメータレンズやハーフミラーなどの光学部品を有する光干渉回路部分と、複数のＰＤからなる光電変換部分と、電気信号を処理する電子回路部分とからなる。

光干渉回路部分は、光２分岐回路１２０１、第１の光遅延部１２０３、光Ｎ分岐回路１２０５、第２の光遅延部１２０７、２入力２出力光合分波回路１２０６を含む。

ここで、空間系入力用の光ファイバ１２３１ａの出力は、コリメータレンズ１２２５ａに接続されており、コリメータレンズ１２２５ａの出力は、ハーフミラーを有する光２分岐回路１２０１に接続されている。また、第１の光遅延部１２０３は、ピエゾ制御された直道ステージ上の２枚の全反射ミラー１２３０ａ、１２３０ｂを有する遅延時間差微調整機能部１２０２を含む。そして、光Ｎ分岐回路１２０５の出力は、２枚の全反射ミラー１２３０ｃ、１２３０ｄに接続されている。そして、全反射ミラー１２３０ｃの出力は、速軸−２２．５度傾斜半波長板１２１７に接続されており、全反射ミラー１２３０ｄの出力は、速軸２２．５度傾斜半波長板１２１６に接続されている。ここで、２枚の全反射ミラー１２３０ｃ、１２３０ｄと２枚の速軸２２．５度傾斜半波長板１２１６、速軸−２２．５度傾斜半波長板１２１７をあわせて、第２の光遅延部１２０７と呼ぶ。第２の光遅延部１２０７の出力は、ハーフミラーを有する合波干渉用の２入力２出力光合分波回路１２０６に接続されている。そして、２入力２出力光合分波回路１２０６の出力は、出力光取り出し用の４つのコリメータレンズ１２２５ｂ、１２２５ｃ、１２２５ｄ、１２２５ｅに接続されている。そして、コリメータレンズ１２２５ｂの出力は、光ファイバ１２３１ｂに接続され、コリメータレンズ１２２５ｃの出力は、光ファイバ１２３１ｄに接続され、コリメータレンズ１２２５ｄの出力は、光ファイバ１２３１ｅに接続され、コリメータレンズ１２２５ｅの出力は、光ファイバ１２３１ｃに接続されている。そして、光ファイバ１２３１ｂ、１２３１ｃの出力が、光電変換素子対１２０４ａに接続されており、光ファイバ１２３１ｄ、１２３１ｅの出力が、光電変換素子対１２０４ｂに接続されている。

光電変換素子対１２０４ａ、１２０４ｂの出力が、受信した電気信号をデジタル化し伝送用に符号化されている信号を元にもどす復号器１２０８に接続されている。光電変換素子対１２０４ａの出力は、Ｑモニター１２０９に接続されている。ここで、Ｑモニター１２０９は、光電変換素子対１２０４ａの出力の一部を非同期サンプリングしてＱ値を推定する。そして、Ｑモニター１２０９の出力は、ミキサ１２２３に接続されており、ミキサ１２２３の出力は、積分器１２１０に接続されている。さらに、積分器１２１０の出力は、加算器１２２２に接続されており、加算器１２２２の出力は、第１の光遅延部１２０３に含まれている遅延時間差微調整機能部１２０２に接続されている。そして、低周波発信器１２２４の二つの出力のうち一つが、位相調整回路１２２１に接続されており、他の一つが、加算器１２２２に接続されている。そして、位相調整回路１２２１の出力は、ミキサ１２２３に接続されている。

低周波発振器１２２４は、光干渉回路の中心波長を微小振動させる。そして、ミキサ１２２３と積分器１２１０は、Ｑモニター１２０９の出力から波長ズレ補正信号をとりだす。そして、加算器１２２２は、積分器１２１０から出力される波長ズレ補正信号に、微小振動させるための低周波発振器１２２４の出力を上乗せする。そして、加算器１２２２からの電気信号は、第１の光遅延部１２０３にある遅延時間差微調整機能部１２０２の動作に用いられるように設計されている。

第１の光遅延部１２０３が与える遅延時間差は、受信する信号の変調速度２１．５ＧＨｚにあわせ、１÷２１．５ＧＨｚ＝４６．５ｐｓに設定されている。また、第２の光遅延部１２０７には、４本の光路の内、第１の光遅延部１２０３で付与された遅延時間が小さい方の光が通る２本の光路にのみ速軸２２．５度傾斜半波長板１２１６、速軸−２２．５度傾斜半波長板１２１７が挿入されている。なお速軸２２．５度傾斜半波長板１２１６の速軸の向きは水平面より２２．５度傾け、速軸−２２．５度傾斜半波長板１２１７の速軸は、速軸２２．５度傾斜半波長板１２１６とは逆に傾くように、水平面より−２２．５度に傾けて設置されている。

光電変換部分と、電子回路部分は、本発明に係る第１の実施形態の光遅延検波回路と全く同一の仕様のものが使用されており、各部分が完成後、組み上げられて１台の光遅延検波回路モジュールとなっている。

図１９は、第４の実施形態に係る光遅延検波回路で受信・検波する光偏波差動４値変調された伝送信号の偏波状態について一例を示した図である。光強度は各ビットともに同じ変調をうけており、光偏波状態が推移するとき光強度が小さくなるように同期が取られている。このような光強度変調は信号の多重化には役立たないものの、シンボルが切り替わる時に発生するチャープ光成分を除去できることから伝送品質を向上するのに効果がある。光偏波状態は直線偏光の偏角で表されており、０（０度）、π／２（９０度）、π（１８０度）、３π／２（２７０度）の中から一つの値をとる。

このような光偏波差動４値変調された伝送信号が、第４の実施形態の光遅延検波回路に入力されたとき、どのように検波されるかを表しているのが、図２０〜２１の伝送信号の偏波状態と、各チャネルの符号との関係を例示した図である。

図２０は光電変換素子対１２０４ａの出力に関係する部分であり、図２１は光電変換素子対１２０４ｂの出力に関係する部分である。図２０〜２１の第２行目は図１９で例示した光変調信号の光偏波面の水平方向からの偏角を表している。短尺パス（Ｓｈｏｒｔ−Ｐａｔｈ）を通過して２入力２出力光合分波回路１２０６または２入力２出力光合分波回路１２０６に入射されるとき光偏波面の偏角がどういう状態になっているかを図２０〜２１の第３列に示した。それぞれの経路に挿入された速軸の向きが異なる速軸２２．５度傾斜半波長板１２１６と速軸−２２．５度傾斜半波長板１２１７の作用で、図２０の第３列目と図２１の第３列目とでは異なる値になる。一方長尺パス（Ｌｏｎｇ−Ｐａｔｈ）を通過して２入力２出力光合分波回路１２０６または２入力２出力光合分波回路１２０６に入射されるときの光偏波面の偏角は値自体に変化はないものの第１の光遅延部１２０３で大きな遅延時間差を与えられるので、１列右隣の欄に第２行目の値がそのまま記入される。ハーフミラーを有する２入力２出力光合分波回路１２０６では、第３列目と第４列目とで表示された２つの偏波状態の光が合波干渉することから、干渉の程度を表す指標として第３列目と第４列目とで表示された偏角の差分を第５列に表示した。図２０、図２１の第５列の値が−９０度から＋９０度の間にある場合は光電変換素子対１２０４ｂからの出力は正になり、それ以外の時、出力は負になる。

本発明に係る第４の実施形態の光遅延検波回路を用いれば、光偏波差動４値変調された信号も受信することが可能である。すなわち光偏波差動多重変調された信号を受信する光遅延検波回路においても、中心波長１系統の制御回路でより多くの信号を受信することが可能になり、その結果、受信する情報量当たりのコストを低減することが可能になる。

（第５の実施形態）
図２２は、本発明に係る第５の実施形態の光遅延検波回路を示すブロック図である。

第５の実施形態に係る光検波回路も、本発明に係る第１〜３の実施形態と同じく、ＰＬＣ上に作製された光干渉回路部分と、複数のＰＤからなる光電変換部分と、電気信号を処理する電子回路部分とを有し、また本発明に係る第１の実施形態と同じく２１．５ＧＨｚで変調された光ＤＱＰＳＫ信号を受信・検波するため作製したものである。

光干渉回路部分には、光２分岐回路１４０１と、薄膜ヒータを導波路に装荷した構造の遅延時間差微調整機能部１４０２ａ、１４０２ｂを含む第１の光遅延部１４０３と、光Ｎ分岐回路１４０５ａ、１４０５ｂと、２入力２出力光合分波回路１４０６ａ、１４０６ｂと、光Ｎ分岐回路１４０５ａ、１４０５ｂと２入力２出力光合分波回路１４０６ａ、１４０６ｂとを遅延時間差微調整機能部１４０２ｃ、１４０２ｄ、１４０２ｅ、１４０２ｆを経由して接続する４本の導波路からなる第２の光遅延部１４０７が含まれる。

ここで、光Ｎ分岐回路１４０５ａの二つの出力のうち一つは、遅延時間差微調整機能部１４０２ｃを経由して、２入力２出力光合分波回路１４０６ａに接続されている。光Ｎ分岐回路１４０５ａの二つの出力のうち他の一つは、遅延時間差微調整機能部１４０２ｅを経由して、２入力２出力光合分波回路１４０６ｂに接続されている。また、光Ｎ分岐回路１４０５ｂの二つの出力のうち一つは、遅延時間差微調整機能部１４０２ｄを経由して、２入力２出力光合分波回路１４０６ａに接続されている。光Ｎ分岐回路１４０５ｂの二つの出力のうち他の一つは、遅延時間差微調整機能部１４０２ｆを経由して、２入力２出力光合分波回路１４０６ｂに接続されている。

光干渉回路部分は、第１の実施形態で用いた光干渉回路部分に一部修正を加えたものを用いた。すなわち、光ＤＱＰＳＫ信号を重畳する搬送波の光波長が、第１の実施形態例と第５の実施形態とでは異なるため、第２の光遅延部１４０７で与える遅延時間差を０．２５×１５５０ｎｍ÷ｃ＝１．２９ｆｓになるようにレイアウト設計の修正が行われている。

すでに第１から第３の実施形態の説明で、第２の光遅延部に装荷された遅延時間差微調整機能部を動作させれば、光干渉回路の製造誤差を調整できることを述べたが、製造後に使用波長に変更があった場合でも、各ポートの中心波長の相対関係を高精度に再調整できることは明らかである。

光電変換部分には、第１から第４の実施形態の説明で述べたものと同様のモジュール群を用いた。すなわち、チップ上で２個直列接続されたＰＤの両端にバイアス電圧をかけ、２つのＰＤ間の電圧が出力信号になるように光電変換モジュールが構成されている。そして、このような光電変換モジュールが、光電変換素子対１４０４ａ、１４０４ｂに用いられている。

電子回路部分は、受信した電気信号をデジタル化し伝送用に符号化されている信号を元にもどす復号器１４０８と、光電変換素子対１４０４ａ、１４０４ｂからのアナログ出力から演算により中心波長ズレ量を算出する位相同期回路１４３２と、中心波長ズレ量情報を累積し遅延時間差微調整機能部１４０２ａを制御する信号を作り出す積分器１４１０とを有する。図２３は、本発明に係る第５の実施形態で用いた位相同期回路１４３２の論理回路の例を示す図である。図２３に示されているように、第５の実施形態に係る論理回路は、加算器１５２２、減算器１５２６、ＥＸＯＲゲート１５１４ａ、１５１４ｂ、１５１４ｃを含む。これは、無線技術などでは、コスタスループという名称で一般に知られており、変調信号を逓倍することなくベースバンドにおいてズレ量を検出できる。また、第８の従来技術例でも、第５の実施形態と同様の論理回路が使われている。

最終的には、光干渉回路部分、光電変換部分、電子回路部分の、それぞれが完成した後１台のモジュールに組み上げられる。

図２４は、本発明に係る第５の実施形態の光遅延検波回路に用いた光干渉回路部分の透過率の波長依存性を、最終組上げ前に検査した結果である。精密なＰＬＣ製造技術、および薄膜ヒータを導波路に装荷した構造の遅延時間差微調整機能部の導波路長の製造誤差補正技術により、各出力ポートが描く透過率の波長依存性曲線が、設計通りに等間隔に並んだ光干渉回路が得られたことがわかる。

図２５は、遅延時間差微調整機能部１４０２ｅを手動動作させたとき各出力ポートの波長配置がどう変化するか検査した結果を示す。図２５は、各出力ポートで透過率極小値をあたえる波長を各出力ポートの代表波長として、各ポートの代表波長の動作電力依存性を示している。遅延時間差微調整機能部１４０２ｅに印加する電力を増やすと、各ポートの代表波長も増加し、かつ、その増加分はポートに依存していないことが判る。

搬送波の中心波長が変動しても、ＤＱＰＳＫ信号のＩ−ｃｈ（Ｉｎ−ｐｈａｓｅ ｃｈａｎｎｅｌ（同相チャネル））とＱ−ｃｈ（Ｑｕａｄｒａｔｕｒｅ−ｐｈａｓｅ ｃｈａｎｎｅｌ（直交チャネル））の相対的位相関係は変化しないので、Ｉ−ｃｈを検波するための光遅延検波回路の最適波長と、Ｑ−ｃｈを検波するための光遅延検波回路の最適波長との相対周波数差は変化しない。

もしＤＱＰＳＫ信号の搬送波の中心波長がレーザの経年変化や波長ホッピング等で変化してしまったとしても、図２４に示したように各出力ポートの波長依存性の相対関係が、初期値として正確に作り込まれてさえいれば、図２５に示したように１つの遅延時間差微調整機能部を動作させるだけで、光遅延検波回路の最適波長をＩ−ｃｈもＱ−ｃｈも、再度同時に合わせることが可能になる。したがって、本発明第５の実施形態によれば、位相同期回路のような高価な制御回路を複数用意する必要が無くなるので、安価な光遅延検波器を提供することが可能になる。

図３４には、Ｑペナルティと相対遅延時間差との関係をシミュレータで計算した結果を示す。

伝送品質を表すＱ値は複数の伝送パラメータの関数になるが、特定のパラメータの依存性を抽出するためＱペナルティという数値を使うのが一般的である。Ｑペナルティの定義は、あるパラメータを変化させた場合の最適Ｑ値を基準とし、そのパラメータが変化した場合に、どの位Ｑ値が劣化したかを示すＱ値の差分である。

図３４より、Ｑ値の劣化を０．３ｄＢ以下に抑えるためには、上記光遅延検波回路の第２の光遅延部を通過する複数の光信号のうち、第１組目の光信号に加える遅延時間差と第２組目に加える遅延時間差との差（相対遅延時間差）を０．２４〜０．２６λ／ｃの間に設計する必要があることがわかる。また、図３４より、Ｑ値の劣化を０．１ｄＢ以下に抑えるためには、相対遅延時間差を０．２４５〜０．２５５λ／ｃの間に設定する必要がある。

以上、説明してきたとおり、本発明の光遅延検波器によれば、中心波長制御用の制御回路の台数を１台に減らす事ができるので安価な光遅延検波器を提供することが可能になる。特に、光変調の多重度を上げた場合でも、必要とする制御回路数は１台のままなので、受信する情報量あたりのコストを低減することができる。さらに、本発明に係る中心波長モニターを用いれば、制御回路自体の制約が少なくなり電気回路の簡素化などにより、さらに安価な光遅延検波器を提供することが可能になる。

本発明に係る第１の実施形態の光遅延検波回路を示すブロック図である。 本発明に係る第１の実施形態の光遅延検波回路において、中心波長制御回路を停止した状態で、信号光波長を振ってＢＥＲを評価した結果を示す図である。 本発明に係る第１の実施形態の光遅延検波回路において、中心波長制御回路を動作させた状態で、信号光波長を振ってＢＥＲを評価した結果を示す図である。 本発明に係る第２の実施形態の光遅延検波回路を示すブロック図である。 本発明に係る第２の実施形態の光遅延検波回路で用いた復調回路を示すブロック図である。 本発明に係る第２の実施形態の光遅延検波回路で光差動８相ＰＳＫ信号を受信したとき復調回路手前で受信信号をタップした時のアイパターンを示す図である。 光差動８相ＰＳＫ信号の送信データ、光電素子対出力、識別器出力、復号器出力の関係を示す図である。 本発明に係る第３の実施形態の光遅延検波回路を示すブロック図である。 ＣＷ光入射時の各光電変換素子対出力の周波数依存性を示す図である。 中心波長モニターを用いた制御を説明する図である。 中心波長モニターを用いた制御を説明する図である。 中心波長モニターを用いた制御を説明する図である。 光強度差動２値と光位相差動４値とで重複変調された伝送信号の強度と位相について一例を示した図である。 光強度差動２値と光位相差動４値とで重複変調された伝送信号の強度と位相と、各チャネルの符号との関係を例示した図である。 光強度差動２値と光位相差動４値とで重複変調された伝送信号を、本発明に係る第３の実施形態の光遅延検波回路で受信したときのアイパターンを示す図である。 光強度差動２値と光位相差動４値とで重複変調された伝送信号を、本発明に係る第３の実施形態の光遅延検波回路で受信したときのアイパターンを示す図である。 光強度差動２値と光位相差動４値とで重複変調された伝送信号を、本発明に係る第３の実施形態の光遅延検波回路で受信したときのアイパターンを示す図である。 本発明に係る第４の実施形態の光遅延検波回路を示すブロック図である。 光位相差動２値変調と光偏波差動変調とで重複変調された伝送信号の位相と偏波状態について一例を示した図である。 光位相差動２値変調と光偏波差動変調とで重複変調された伝送信号の位相と偏波状態と、各チャネルの符号との関係を例示した図である。 光位相差動２値変調と光偏波差動変調とで重複変調された伝送信号の位相と偏波状態と、各チャネルの符号との関係を例示した図である。 本発明に係る第５の実施形態の光遅延検波回路を示すブロック図である。 本発明に係る第５の実施形態で用いた位相同期回路の論理回路を示す図である。 本発明に係る第５の実施形態の光遅延検波回路に用いた光干渉回路部分の透過率の波長依存性を示した図である。 遅延時間差微調整機能部を手動動作させたときの本発明に係る第５の実施形態の光干渉回路部分の波長依存性変化を示す図である。 第１の従来技術例を示すブロック図である。 第２の従来技術例を示すブロック図である。 第３の従来技術例を示すブロック図である。 第４の従来技術例を示すブロック図である。 第５の従来技術例を示すブロック図である。 第６の従来技術例を示すブロック図である。 第７の従来技術例を示すブロック図である。 第８の従来技術例を示すブロック図である。 Ｑペナルティと相対遅延時間差との関係をシミュレータで計算した結果を示す図である。

符号の説明

１０１，４０１，７０１，１２０１，１４０１，１８０１ａ，１８０１ｂ，１９０１，２００１，２１０１ａ，２１０１ｂ，２２０１，２３０１，２４０１ 光二分岐回路
１０２ａ，１０２ｂ，１０２ｃ，１０２ｄ，１０２ｅ，１０２ｆ，４０２ａ，４０２ｂ，７０２ａ，７０２ｂ，１２０２，１４０２ａ，１４０２ｂ，１４０２ｃ，１４０２ｄ，１４０２ｅ，１４０２ｆ，１８０２ａ，１８０２ｂ，１８０２ｃ，１８０２ｄ，１９０２ａ，１９０２ｂ，２００２ａ，２００２ｂ，２３０２ａ，２３０２ｂ，２４０２ａ，２４０２ｂ 遅延時間差微調整機能部
１０３，４０３，７０３，１２０３，１４０３，１８０３ａ，１８０３ｂ，１９０３，２００３，２１０３ａ，２１０３ｂ，２２０３，２３０３，２４０３ 第１の光遅延部
１０４ａ，１０４ｂ，４０４ａ，４０４ｂ，４０４ｃ，４０４ｄ，７０４ａ，７０４ｂ，７０４ｃ，７０４ｄ，１２０４ａ，１２０４ｂ，１４０４ａ，１４０４ｂ，１８０４ａ，１８０４ｂ，１９０４ａ，１９０４ｂ，２００４ａ，２００４ｂ，２１０４ａ，２１０４ｂ，２３０４，２４０４，２５０４ａ，２５０４ｂ 光電変換素子対
１０５ａ，１０５ｂ，４０５ａ，４０５ｂ，７０５ａ，７０５ｂ，１４０５ａ，１４０５ｂ，１２０５，１８０５，２１０５ 光Ｎ分岐回路
１０６ａ，１０６ｂ，４０６ａ，４０６ｂ，４０６ｃ，４０６ｄ，７０６ａ，７０６ｂ，７０６ｃ，１２０６，１４０６ａ，１４０６ｂ，１８０６ａ，１８０６ｂ，２１０６ａ，２１０６ｂ，２３０６，２４０６ ２入力２出力光合分波回路
１０７，４０７，７０７，１２０７，１４０７ 第２の光遅延部
１０８，４０８，１２０８，１４０８ 復号器
１０９，１２０９ Ｑモニター
１１０，４１０，７１０，１２１０，１４１０，２３１０，２４１０ 積分器
４１１ ＦＥＣデコーダ
４１２ 推定ＢＥＲモニター
５１３ａ，５１３ｂ，５１３ｃ，５１３ｄ，２５１３ａ，２５１３ｂ 識別器
５１４，１５１４ａ，１５１４ｂ，１５１４ｃ，２５１４ａ，２５１４ｂ，２５１４ｃ ＥＸＯＲゲート
５１５ａ，５１５ｂ ＮＯＴゲート
１３０ 中心波長制御回路
７２０ 中心波長モニター
１２１６ 速軸２２．５度傾斜半波長板
１２１７ 速軸−２２．５度傾斜半波長板
２０１８ スターカプラ型光合分波回路
１９１９ ２入力４出力ＭＭＩ型光合分波回路
２３２０，２４２０，２５２０ａ，２５２０ｂ 低域通過フィルタ
１２１，４２１，１２２１，２４２１ 位相調整回路
１２２，４２２，１２２２，１５２２，２４２２，２５２２ 加算器
１２３，４２３，１２２３，２４２３ ミキサ
１２４，４２４，１２２４，２４２４ 低周波発振器
１２２５ａ，１２２５ｂ，１２２５ｃ，１２２５ｄ，１２２５ｅ コリメータレンズ
１５２６，２５２６ 減算器
２５２７ ループフィルタ
２５２８ 局発光源
２５２９ 光９０度ハイブリッド
１２３０ａ，１２３０ｂ，１２３０ｃ，１２３０ｄ 全反射ミラー
１２３１ａ，１２３１ｂ，１２３１ｃ，１２３１ｄ，１２３１ｅ 光ファイバ
１４３２ 位相同期回路
２１３３ 速軸４５度傾斜半波長板
２１３４ 速軸−４５度傾斜半波長板

Claims (5)

1. 入力光信号に、遅延時間差微調整機能部を有する第１の光遅延部により遅延時間差を与えた後、光電変換素子対に入力させることにより、差動受信する光遅延検波回路において、
   遅延時間差を与えられた前記光信号を、各々Ｎ組（Ｎは２以上）に分岐させた後でかつ光電変換素子対に入力させる前に、Ｎ組の前記光信号の内、少なくとも２組の光信号を、各組の光信号間で相異なる遅延時間差を与える第２の光遅延部を通過させ、光合分波回路で合波干渉させることを特徴とする光遅延検波回路。
2. 請求項１に記載の光遅延検波回路において、Ｎ組（Ｎは２以上）に分岐した前記光信号の内少なくとも１組の光信号を、光電変換素子対に直接入力させることを特徴とする光遅延検波回路。
3. 請求項１又は請求項２のいずれかに記載の光遅延検波回路において、第２の光遅延部を通過する前記光信号のうち、第１組目の光信号に加える遅延時間差と第２組目の光信号に加える遅延時間差との差（相対遅延時間差）を０．２４λ／ｃから０．２６λ／ｃの間に設定したことを特徴とする光遅延検波回路（ただし、λは前記光信号の波長、ｃは光速度とする）。
4. 入力光信号を、２分岐し、遅延時間差微調整機能部を有する第１の光遅延部により遅延時間差を与えた後、光電変換素子対に入力させることにより、差動受信する光遅延検波回路において、
   遅延時間差を与えられた前記光信号を、各々Ｎ組（Ｎは２以上）に分岐させた後でかつ光電変換素子対に入力させる前に、Ｎ組の前記光信号の内少なくとも１組の光信号を、光電変換素子対に入力させる前に、偏光回転部または偏光規定部を通過させることを特徴とする光遅延検波回路。
5. 請求項１乃至４のいずれかに記載の光遅延検波回路において、Ｎ組（Ｎは２以上）に分岐した前記光信号の内少なくとも１組の光信号に、光電変換素子対に入力する前に通過する第２の光遅延部で、第１の光遅延部が与える遅延時間差のα（−１＜α＜０）倍の遅延時間差を与え、
   かつ、第２の光遅延部に設置された遅延時間差微調整機能部により遅延時間差微調整量γを前記１組の光信号に与え、
   かつ前記微調整量γが、第１の光遅延部に設置された遅延時間差微調整機能部が与える微調整量βと、次式の関係を保って連動して動作することを特徴とする光遅延検波回路。
   γ＝α×β＋σ×λ／ｃ（ただし、λは入力光信号の波長、σは−１≦σ≦１の値をもつ定数、ｃは光速度。）

Images