JP2008165204A - 液晶表示装置及びその製造方法 - Google Patents

液晶表示装置及びその製造方法 Download PDF

Info

Publication number
JP2008165204A
JP2008165204A JP2007308848A JP2007308848A JP2008165204A JP 2008165204 A JP2008165204 A JP 2008165204A JP 2007308848 A JP2007308848 A JP 2007308848A JP 2007308848 A JP2007308848 A JP 2007308848A JP 2008165204 A JP2008165204 A JP 2008165204A
Authority
JP
Japan
Prior art keywords
liquid crystal
data
display device
gate
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007308848A
Other languages
English (en)
Other versions
JP4707704B2 (ja
Inventor
Woo Chang Lee
ウチャン・イ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of JP2008165204A publication Critical patent/JP2008165204A/ja
Application granted granted Critical
Publication of JP4707704B2 publication Critical patent/JP4707704B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H05K2201/10136—Liquid Crystal display [LCD]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】異方性導電フィルムの接合不良を予防できる液晶表示装置及びその製造方法を得る。
【解決手段】互いに交差する複数のデータラインＤＬ及び複数のゲートラインＧＬを有する液晶パネル１０６と、データラインＤＬにデータ電圧を供給するデータ駆動回路ＩＣ１１０と、ゲートラインＧＬにスキャンパルスを供給するゲート駆動回路ＩＣ１０８と、駆動回路ＩＣの両側かつ液晶パネル１０６の基板上に配置されるダミーパッド群１２０とが設けられるる。
【選択図】図４

Description

本発明は、液晶表示装置及びその製造方法に関し、特に、異方性導電フィルムの接合不良を防ぐようにしたチップオンガラス型の液晶表示装置及びその製造方法に関する。
液晶表示装置は、電界を用いて液晶の光透過率を調節することによって画像を表示する。このため、液晶表示装置は、液晶セルがマトリクス状に配列された液晶パネルと、その液晶パネルを駆動するための駆動回路とを備える。
液晶パネルは、ゲートラインとデータラインとが交差するように配列され、そのゲートラインとデータラインとの交差によって設けられる領域に液晶セルが配置される。
駆動回路は、ゲートラインを駆動するためのゲートドライバ（ゲート駆動回路）と、データラインを駆動するためのデータドライバ（データ駆動回路）とを備える。
ゲートドライバとデータドライバは、それぞれ、複数のドライブ集積回路（Integrated Circuit：以下、「ＩＣ」という）を含む。データドライブＩＣとゲートドライブＩＣは、それぞれ、図１に示すように、小型及び中型の液晶表示装置において、主にチップオンガラス（Chip On Glass：以下、「ＣＯＧ」という）の方式で液晶パネル上に実装される。
データドライブＩＣを中心としてＣＯＧの工程を図１から図３までを参照しながら説明すると次の通りである。図１及び図２は、従来の液晶表示装置のチップオンガラス工程を説明するための図である。また、図３は、従来の液晶表示装置のチップオンガラス工程における異方性導電フィルムの接合不良を示す図である。
図１及び図２に示すように、下部ガラス基板９は、データライン４、このデータライン４に連結されたデータリンク３、このデータリンク３の末端に形成されたデータパッド２、ＦＰＣ連結ライン６、並びにこのＦＰＣ連結ライン６の両末端に形成された第１及び第２ＦＰＣ連結パッド５、７を含む。下部ガラス基板９は、シーラントでカラーフィルターとブラックマトリクスが形成された上部ガラス基板８と接合される。
ＣＯＧ工程は、図１に示すように、異方性導電フィルム（Anisotropic Conductive Film：以下、ＡＣＦという）１を下部ガラス基板９に仮圧着する工程と、図２に示すように、熱圧着工程を通じてデータドライブＩＣ１１をＡＣＦ１上に本圧着する工程とを含む。
仮圧着工程は、図１に示すように、ＡＣＦ１を上部ガラス基板８と重畳されていない下部ガラス基板９の縁部の非表示面１０に配置されるデータパッド２、データリンク３の一部、第１ＦＰＣ連結パッド５及びＦＰＣ連結ライン６の一部を十分に覆うように、下部ガラス基板９の非表示面１０に接合して仮圧着する。ＡＣＦ１には保護紙１ａが覆われている。
本圧着工程においては、図１に示すように、保護紙１ａが覆われているＡＣＦ１を裁断した後にＡＣＦ１から保護紙１ａを剥離した後、図２に示すように、データパッド２にデータドライブＩＣ１１の出力バンプをアラインし、第１ＦＰＣ連結パッド５にデータドライブＩＣ１１の入力バンプをアラインする。そして、本圧着工程は、ボンディングヘッドを用いた熱圧着工程でＡＣＦ１に熱を加えると共に、データドライブＩＣ１１を下部ガラス基板９上に加圧し、データドライブＩＣ１１を下部ガラス基板９上に完全に接合する。
ところで、ＡＣＦ１はガラスとの接合特性が不良であるため、仮圧着工程において、下部ガラス基板９に接合されたＡＣＦ１から保護紙１ａを剥離する際、図３に示すように、ＡＣＦ１が保護紙１ａに従って剥離され、その結果、データドライブＩＣの接合部分以外の他部分に取り付けられ、データドライブＩＣの接合不良が発生するという問題点があった。
本発明は、上述のような課題を解決するためになされたもので、その目的は、ＡＣＦの接合不良を予防することができる液晶表示装置及びその製造方法を得るものである。
本発明に係る液晶表示装置は、互いに交差する複数のデータライン及び複数のゲートラインを有する液晶パネルと、前記複数のデータラインにデータ電圧を供給するデータ駆動回路と、前記複数のゲートラインにスキャンパルスを供給するゲート駆動回路と、前記データ駆動回路の両側かつ前記液晶パネルの基板上に配置される第１ダミーパッドとが設けられる。
本発明に係る液晶表示装置は、データドライブＩＣの両側に、ＡＣＦとの接合力が良好な金属のダミーパッドを形成し、ＣＯＧ工程において、ＡＣＦの接合不良を予防し、ドライブＩＣの接合を安定化することができるという効果を奏する。
この発明の実施の形態に係る液晶表示装置について図４から図７Ｄまでを参照しながら説明する。図４は、本発明の実施の形態に係る液晶表示装置を示す平面図である。また、図５は、図４に示すダミーパッド群を拡大した平面図である。
図４及び図５に示すように、本発明の実施の形態に係る液晶表示装置は、液晶パネル１０６と、この液晶パネル１０６の非表示面にＣＯＧ方式で並んで接合されたゲートドライブＩＣ１０８及びデータドライブＩＣ１１０と、これらゲートドライブＩＣ１０８及びデータドライブＩＣ１１０の両側に配置されるダミーパッド群１２０と、液晶パネル１０６とＰＣＢ１１４の間に接続されたＦＰＣ１１２とを備える。
液晶パネル１０６の上部ガラス基板１０２と下部ガラス基板１０４は、シーラント（sealent）で接合される。
下部ガラス基板１０４上には、複数のデータラインＤＬとゲートラインＧＬが相互交差するように形成され、データラインＤＬとゲートラインＧＬにより定義されたセル領域に液晶セルＣｌｃがマトリクス状に配置される。データラインＤＬにはデータリンクが接続され、このデータリンクの末端には、データドライブＩＣ１１０の出力バンプと電気的に接続されるデータパッドが形成される。ゲートラインＧＬにはゲートリンクが接続され、このゲートリンクの末端には、ゲートドライブＩＣ１０８の出力バンプと電気的に接続されるデータパッドが形成される。
データラインＤＬとゲートラインＧＬとの交差部に形成された薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）は、ゲートラインＧＬからのスキャンパルスに応じて、データラインＤＬからのデータ電圧を液晶セルＣｌｃに供給する。このために、ＴＦＴのゲート電極はゲートラインＧＬに接続され、ソース電極はデータラインＤＬに接続される。ＴＦＴのドレイン電極は、液晶セルＣｌｃの画素電極に接続される。この画素電極と対向する共通電極には、共通電圧Ｖｃｏｍが供給される。
上部ガラス基板１０２は、隣接した液晶セルＣｌｃの間で形成されてセル領域を定義するブラックマトリクスと、カラー表示を具現するためのＲ、Ｇ及びＢカラーフィルターとを含む。
液晶セルＣｌｃの画素電極と対向する共通電極は、ＴＮ（Twisted Nematic）モードや、ＶＡ（Vertical Alignment）モードのような垂直電界駆動方式では上部ガラス基板１０２上に形成され、ＩＰＳ（In Plane Switching）モードや、ＦＦＳ（Fringe Field Switching）モードのような水平電界駆動方式では画素電極と共に下部ガラス基板１０４上に形成される。
図４の符合「Ｃｓｔ」は、ストレージキャパシタ（Storage Capacitor）である。このストレージキャパシタＣｓｔは、ゲートラインＧＬと液晶セルＣｌｃの画素電極との重畳によって形成されたり、または、別途の共通ラインと画素電極との重畳によって形成されたりする。
データドライブＩＣ１１０は、ＦＰＣ１１２を経由してＰＣＢ１１４から入力されるデジタルビデオデータを、ＰＣＢ上に実装されたタイミングコントローラの制御下で正極性/負極性アナログガンマ補償電圧に変換し、そのアナログガンマ補償電圧をアナログデータ電圧としてデータラインＤＬに供給する。
ゲートドライブＩＣ１０８は、ＦＰＣ１１２を通じてＰＣＢ１１４から供給されるゲート制御信号に応じて、ゲートラインＧＬにスキャンパルスを順次供給する。
ダミーパッド群１２０は、後述する製造工程から説明されるように、ＴＦＴのソース/ドレイン電極、データライン、データパッド等のソース/ドレイン金属パターンと同一の金属で、そのソース/ドレイン金属パターンと同時に形成される。ソース/ドレイン金属パターンに用いられる金属は、ＡＣＦとの接着特性が良好である。従って、ダミーパターン群１２０は、ＡＣＦの両側を堅く接合させる役割を果たす。
このダミーパッド群１２０は、図５に示すように、横方向長さ（Ｌ）ができれば長く形成されるのが好ましく、ダミーパッド１２１の高さ（Ｈ１）は、ＡＣＦ１００の高さ（Ｈ２）以上になるべきである。ダミーパッド１２１の幅（Ｗ）は、ゲート及びデータドライブＩＣ１０８、１１０の入力及び出力パッドの幅と同一か、または異なる。ダミーパッド１２１間のピッチ（Ｐ）は、ゲート及びデータドライブＩＣ１０８、１１０の入力及び出力パッドのバンプのピッチ（Ｐ）と同一か、または異なる。
ＰＣＢ１１４には、データドライブＩＣ１１０とゲートドライブＩＣ１０８に必要な駆動電圧と共通電圧Ｖｃｏｍ等を発生する直流−直流変換器（DC-DC Convertor）と、ドライブＩＣ１１０、１０８の動作タイミングを制御するタイミングコントローラ等が実装されている。
図６〜図７Ｄは、本発明の実施の形態に係る液晶表示装置の下板の製造工程を段階的に説明するための平面図及び断面図である。図６は、本発明の実施の形態に係る液晶表示装置の下部ガラス基板に形成されるＴＦＴアレイの一部を示す平面図である。また、図７Ａから図７Ｄまでは、図６に示す線分Ｉ−Ｉ’に沿った断面であって、液晶表示装置の下板の製造工程を示す図である。
まず、図７Ａに示すように、下部ガラス基板１０４上には、クロム（Ｃｒ）、モリブデン（Ｍｏ）、アルミニウム系金属等の単一層または二重層を含むゲート金属層のゲート金属パターンが形成される。ゲート金属層はスパッタリング方法等の蒸着方法を通じて下部ガラス基板１０４上に形成され、そのゲート金属層は第１マスクを用いるフォトリソグラフィ（写真平版）工程とエッチング工程でパターニングされる。ゲート金属パターンは、ゲートラインＧＬ、ＴＦＴのゲート電極２０、ゲートパッド下部電極２２を含む。
続いて、図７Ｂに示すように、ゲート金属パターンが形成されている下部ガラス基板１０４上に、ゲート絶縁膜２４、活性層２６、オーミック接触層２８、そしてソース/ドレイン金属パターンが順次形成される。この過程を段階的に説明すると、ゲート金属パターンが形成された下部ガラス基板１０４上に、ＰＥＣＶＤ、スパッタリング等の蒸着方法を通じて、ゲート絶縁膜２４、非晶質シリコン層、ｎ＋非晶質シリコン層、そしてソース/ドレイン金属層が順次形成される。ゲート絶縁膜２４としては、酸化シリコン（ＳｉＯｘ）または窒化シリコン（ＳｉＮｘ）等の無機絶縁物質が選ばれ、ソース/ドレイン金属層としては、モリブデン（Ｍｏ）、チタニウム（Ｔｉ）、タンタリウム（Ｔａ）、モリブデン合金（Ｍｏ ａｌｌｏｙ）等が選ばれる。
続いて、ソース/ドレイン金属層上に第２マスクを用いたフォトリソグラフィ工程でフォトレジストパターンが形成される。この第２マスクは、ＴＦＴのチャンネル部に回折露光部を有する回折露光マスクを用いることにより、チャンネル部のフォトレジストパターンの露光量を他の部分に位置するフォトレジストパターンの露光量より少なくし、それにより、ストリップ工程後にチャンネル部のフォトレジストパターンの厚さを薄くする。フォトレジストパターンを用いるウェットエッチング工程によってソース/ドレイン金属層がパターニングされることにより、データラインＤＬ、ソース電極３２、当該ソース電極３２と接続されたドレイン電極３４、ストレージ電極３６及びＡＣＦ１００が接合されるダミーパッド１２１が形成される。
その後、同じフォトレジストパターンを用いるドライエッチング工程でｎ＋非晶質シリコン層と非晶質シリコン層とを同時にエッチングすることにより、オーミック接触層２８と活性層２６をパターニングした後、ＴＦＴのチャンネル部において相対的に低い高さを有するフォトレジストパターンがアッシング（Ashing）工程によって除去された後、ドライエッチングでＴＦＴのチャンネル部でソース/ドレインパターンとオーミック接触層２８とがエッチングされる。その結果、チャンネル部から活性層２６が露出され、ソース電極３２とドレイン電極３４が分離される。
続いて、ストリップ工程でフォトレジストパターンが除去される。このような工程によって、活性層２６とオーミック接触層２８を含む半導体パターン３０と、ソース/ドレイン金属パターンのエッジは同じ線上に位置する。
一方、本発明の実施の形態に係る液晶表示装置の下板の製造工程は、図７Ｂの製造工程と異なって、マスク工程を半導体パターン３０を形成するためのマスク工程と、ソース/ドレインパターンを形成するためのマスク工程に分離し得る。即ち、本発明の他の実施の形態は、ゲート金属パターンが形成された下部ガラス基板１０４上に、非晶質シリコン層とｎ＋非晶質シリコン層及び活性層を順次形成する。また、その半導体層がマスクを用いるフォトリソグラフィ工程とエッチング工程でパターニングされ、活性層２６とオーミック接触層２８とをパターニングした後、その半導体パターン３０上にソース/ドレイン金属層が形成され、他のマスクを用いるフォトリソグラフィ工程とエッチング工程でソース/ドレイン金属パターンがパターニングされる。
図７Ｃに示すように、ソース/ドレインパターンが形成されたゲート絶縁膜２４上に、第１〜第４コンタクトホール４４、４６、４８、５０を含む保護膜４２が形成される。
ソース/ドレイン金属パターンが形成されているゲート絶縁膜２４上に、ＰＥＣＶＤ等の蒸着方法で保護膜４２が全面蒸着される。保護膜４２は、第３マスクを用いるフォトリソグラフィ工程とエッチング工程でパターニングされることにより、第１〜第４コンタクトホール４４、４６、４８、５０が形成される。それと同時に、ダミーパッド１２１上に覆われている保護膜４２が除去される。第１コンタクトホール４４は、保護膜４２とゲート絶縁膜２４を貫通してゲートパッド下部電極２２を露出させ、第２コンタクトホール４６は、保護膜４２を貫通してＴＦＴのドレイン電極３４を露出させる。第３コンタクトホール４８は、保護膜４２を貫通してストレージ電極３６を露出させ、第４コンタクトホール５０は、保護膜４２を貫通してデータパッド下部電極３８を露出させる。保護膜４２としては、ゲート絶縁膜２４のような無機絶縁物質や、誘電定数が小さなアクリル（acryl）系有機化合物、ＢＣＢまたはＰＦＣＢ等のような有機絶縁物質が用いられる。
図７Ｄに示すように、保護膜４２上にスパッタリング等の蒸着方法によって透明電極物質が全面蒸着される。透明電極物質としては、インジウム錫酸化物(Indium Tin Oxide:ITO)や錫酸化物(Tin Oxide:TO)、あるいはインジウム亜鉛酸化物(Indium Zinc Oxide:IZO)が用いられる。
続いて、第４マスクを用いるフォトリソグラフィ工程とエッチング工程を通じて透明電極物質をパターニングすることにより、画素電極５４、ゲートパッド上部電極５２、データパッド上部電極５６を含む透明電極パターンが形成される。それと同時に、ダミーパッド１２１にも透明電極が形成される。画素電極５４は、第２コンタクトホール４６を通じてＴＦＴのドレイン電極３４と接続され、第３コンタクトホール４８を通じて前段ゲートラインＧＬと重畳されるストレージ電極３６と接続される。ゲートパッド上部電極５２は、第１コンタクトホール４４を通じてゲートパッド下部電極２２と接続され、データパッド上部電極５６は、第４コンタクトホール５０を通じてデータパッド下部電極３８と接続される。
本実施の形態は、保護膜４２上に配向膜を形成して下板を完成し、その下板に、カラーフィルター、ブラックマトリクス、共通電極及び配向膜等が形成されている上部ガラス基板１０２をシーラントで接合する。最後に、本実施の形態は、ＣＯＧ工程を用いて、ゲートドライブＩＣ１０８とデータドライブＩＣ１１０とを下部ガラス基板１０４の非表示面にＡＣＦ１００で接合する。
ＣＯＧ工程は、ＡＣＦ１００を下部ガラス基板１０４に仮圧着する工程と、熱圧着工程を用いてゲートドライブＩＣ１０８とデータドライブＩＣ１１０をＡＣＦ１００上に本圧着する工程とを含む。
仮圧着工程は、ＡＣＦ１００を上部ガラス基板１０２と重畳されていない下部ガラス基板１０４の縁部の非表示面において、ゲートドライブＩＣ１０８とデータドライブＩＣ１１０とが接合される部分とダミーパッド群１２０上に広く接合して仮圧着する。ＡＣＦ１００には保護紙が覆われている。
本圧着工程では、保護紙が覆われているＡＣＦ１００を裁断した後、ＡＣＦ１００から保護紙を剥離した後、データパッドＤＰにドライブＩＣ１０８、１１０の出力バンプをアラインし、ＦＰＣ連結パッドにドライブＩＣ１０８、１１０の入力バンプをアラインする。そして、本圧着工程は、ボンディングヘッドを用いた熱圧着工程でＡＣＦ１００に熱を加えると共に、ドライブＩＣ１０８、１１０を下部ガラス基板１０４上に加圧し、ドライブＩＣ１０８、１１０を下部ガラス基板１０４上に完全に接合する。
このようなＣＯＧ工程において、ＡＣＦ１００とソース/ドレイン金属は接着力が良好であるため、ＡＣＦ１００の両側がソース/ドレイン金属からなっているダミーパッド群１２０に堅く接着される。従って、ＡＣＦ１００上に覆われている保護紙を剥離する場合、ＡＣＦ１００が殆ど剥がれず、ドライブＩＣ１０８、１１０の接合部分に安定的に配置される。
前述のように、本発明の実施の形態に係る液晶表示装置及びその製造方法は、ゲート及びデータドライブのＩＣの両側に、ＡＣＦとの接合力が良好な金属のダミーパッドを形成し、ＣＯＧ工程において、ＡＣＦの接合不良を予防し、ドライブＩＣの接合を安定化することができる。
従来の液晶表示装置のチップオンガラス工程を説明するための図である。 従来の液晶表示装置のチップオンガラス工程を説明するための図である。 従来の液晶表示装置のチップオンガラス工程における異方性導電フィルムの接合不良を示す図である。 本発明の実施の形態に係る液晶表示装置を示す平面図である。 図４に示すダミーパッド群を拡大した平面図である。 本発明の実施の形態に係る液晶表示装置の下部ガラス基板に形成されるＴＦＴアレイの一部を示す平面図である。 図６に示す線分Ｉ−Ｉ’に沿った断面であって、液晶表示装置の下板の製造工程を示す図である。 図６に示す線分Ｉ−Ｉ’に沿った断面であって、液晶表示装置の下板の製造工程を示す図である。 図６に示す線分Ｉ−Ｉ’に沿った断面であって、液晶表示装置の下板の製造工程を示す図である。 図６に示す線分Ｉ−Ｉ’に沿った断面であって、液晶表示装置の下板の製造工程を示す図である。
符号の説明
１００ ＡＣＦ、１０２ 上部ガラス基板、１０４ 下部ガラス基板、１０６ 液晶パネル、１０８ ゲートドライブＩＣ、１１０ データドライブＩＣ、１１２ ＦＰＣ、
１１４ ＰＣＢ、１２０ ダミーパッド群。

Claims (10)

  1. 互いに交差する複数のデータライン及び複数のゲートラインを有する液晶パネルと、
    前記複数のデータラインにデータ電圧を供給するデータ駆動回路と、
    前記複数のゲートラインにスキャンパルスを供給するゲート駆動回路と、
    前記データ駆動回路の両側かつ前記液晶パネルの基板上に配置される第１ダミーパッドとを備え、
    前記データ駆動回路は、第１異方性導電フィルムによって前記基板上に接合され、前記第１異方性導電フィルムの両側は、前記第１ダミーパッドに接合される
    ことを特徴とする液晶表示装置。
  2. 前記ゲート駆動回路の両側かつ前記液晶パネルの基板上に配置される第２ダミーパッドをさらに備え、
    前記ゲート駆動回路は、第２異方性導電フィルムによって前記基板上に接合され、前記第２異方性導電フィルムの両側は、前記第２ダミーパッドに接合される
    ことを特徴とする請求項１記載の液晶表示装置。
  3. 前記第１又は第２ダミーパッドは、前記複数のデータラインの金属と同じ金属である
    ことを特徴とする請求項１又は２記載の液晶表示装置。
  4. 前記第１又は第２ダミーパッドは、モリブデン、チタニウム、タンタリウムのうち、少なくともいずれか一つを含む
    ことを特徴とする請求項１又は２記載の液晶表示装置。
  5. 前記第１又は第２ダミーパッドの高さは、前記第１又は第２異方性導電フィルムの高さより高い
    ことを特徴とする請求項１又は２記載の液晶表示装置。
  6. 基板上に複数のゲートラインを形成する工程と、
    前記複数のゲートライン上に絶縁層を形成する工程と、
    前記複数のゲートラインと交差する複数のデータラインを形成すると共に、データ駆動回路の接合部分の両側に配置される第１ダミーパッドを前記絶縁層上に形成する工程と、
    前記データ駆動回路の接合部分及び前記第１ダミーパッドに第１異方性導電フィルムを接合する工程と、
    前記複数のデータラインにデータ電圧を供給するデータ駆動回路を前記第１異方性導電フィルム上で熱圧着する工程と
    を含むことを特徴とする液晶表示装置の製造方法。
  7. ゲート駆動回路の接合部分の両側に配置される第２ダミーパッドを前記絶縁層上に形成する工程と、
    前記ゲート駆動回路の接合部分及び前記第２ダミーパッドに第２異方性導電フィルムを接合する工程と、
    前記複数のゲートラインにスキャンパルスを供給するゲート駆動回路を前記第２異方性導電フィルム上で熱圧着する工程とをさらに含む
    ことを特徴とする請求項６記載の液晶表示装置の製造方法。
  8. 前記第１又は第２ダミーパッドは、前記複数のデータラインの金属と同じ金属である
    ことを特徴とする請求項６又は７記載の液晶表示装置の製造方法。
  9. 前記第１又は第２ダミーパッドは、モリブデン、チタニウム、タンタリウムのうち、少なくともいずれか一つを含む
    ことを特徴とする請求項６又は７記載の液晶表示装置の製造方法。
  10. 前記第１又は第２ダミーパッドの高さは、前記第１又は第２異方性導電フィルムの高さより高い
    ことを特徴とする請求項６又は７記載の液晶表示装置の製造方法。
JP2007308848A 2006-12-27 2007-11-29 液晶表示装置及びその製造方法 Expired - Fee Related JP4707704B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2006-0134510 2006-12-27
KR1020060134510A KR20080060442A (ko) 2006-12-27 2006-12-27 액정표시장치와 그 제조방법

Publications (2)

Publication Number Publication Date
JP2008165204A true JP2008165204A (ja) 2008-07-17
JP4707704B2 JP4707704B2 (ja) 2011-06-22

Family

ID=39583378

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007308848A Expired - Fee Related JP4707704B2 (ja) 2006-12-27 2007-11-29 液晶表示装置及びその製造方法

Country Status (4)

Country Link
US (2) US7982844B2 (ja)
JP (1) JP4707704B2 (ja)
KR (1) KR20080060442A (ja)
CN (1) CN101211043B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013218126A (ja) * 2012-04-10 2013-10-24 Japan Display Inc 表示装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101286544B1 (ko) * 2008-07-11 2013-07-17 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101432126B1 (ko) * 2008-07-23 2014-08-21 삼성디스플레이 주식회사 유기전계발광 표시장치
KR101648714B1 (ko) 2009-02-18 2016-08-18 삼성디스플레이 주식회사 액정 표시 장치 및 이를 포함하는 표시 장치 세트
KR20110014033A (ko) * 2009-08-04 2011-02-10 삼성에스디아이 주식회사 플라즈마 디스플레이 장치
JP2012089672A (ja) * 2010-10-19 2012-05-10 Hitachi High-Technologies Corp Ｆｐｄモジュールの組立装置
KR101853454B1 (ko) * 2011-01-21 2018-05-02 삼성디스플레이 주식회사 표시 장치
KR101854698B1 (ko) * 2011-12-02 2018-05-08 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
KR102115174B1 (ko) * 2012-06-18 2020-05-27 삼성디스플레이 주식회사 표시 패널
CN103839907B (zh) 2012-11-21 2016-08-31 瀚宇彩晶股份有限公司 主动元件阵列基板及其电路堆叠结构
JP6130721B2 (ja) * 2013-04-26 2017-05-17 株式会社ジャパンディスプレイ 平面表示装置
CN103472645A (zh) * 2013-09-24 2013-12-25 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN104516163B (zh) * 2015-01-15 2018-02-16 京东方科技集团股份有限公司 一种显示基板和显示装置
KR20180027693A (ko) 2016-09-06 2018-03-15 삼성디스플레이 주식회사 표시 장치
US10692815B2 (en) * 2017-08-17 2020-06-23 Novatek Microelectronics Corp. Chip on glass package assembly
US20200363845A1 (en) * 2017-11-24 2020-11-19 Huawei Technologies Co., Ltd. Display Arrangement and Thereto Related Integrated Circuit and Method and User Equipment
KR102477230B1 (ko) * 2018-01-25 2022-12-13 삼성디스플레이 주식회사 표시 장치
KR102026422B1 (ko) * 2018-11-16 2019-09-30 삼성디스플레이 주식회사 표시 패널
KR20200115807A (ko) 2019-03-26 2020-10-08 삼성디스플레이 주식회사 표시 장치
KR102133221B1 (ko) * 2019-09-23 2020-07-14 삼성디스플레이 주식회사 표시 패널

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1124588A (ja) * 1997-06-30 1999-01-29 Kyocera Corp 表示装置
JP2006276362A (ja) * 2005-03-29 2006-10-12 Sanyo Epson Imaging Devices Corp 電気光学装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0163937B1 (ko) * 1996-02-28 1999-01-15 김광호 액정 표시 장치의 패널
JP3462135B2 (ja) * 1999-01-14 2003-11-05 シャープ株式会社 二次元画像検出器およびアクティブマトリクス基板並びに表示装置
JP3963843B2 (ja) * 2002-03-22 2007-08-22 シャープ株式会社 回路基板の接続構造およびその形成方法、ならびに回路基板の接続構造を有する表示装置
JP4054633B2 (ja) * 2002-08-20 2008-02-27 シャープ株式会社 アクティブマトリクス基板及びその製造方法、並びに、それを備えた液晶表示装置
KR100602062B1 (ko) * 2003-04-03 2006-07-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
TWM243783U (en) * 2003-06-30 2004-09-11 Innolux Display Corp Structure of chip on glass
KR100724479B1 (ko) * 2003-11-07 2007-06-04 엘지.필립스 엘시디 주식회사 액정표시소자 및 구동회로와의 본딩상태 검사방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1124588A (ja) * 1997-06-30 1999-01-29 Kyocera Corp 表示装置
JP2006276362A (ja) * 2005-03-29 2006-10-12 Sanyo Epson Imaging Devices Corp 電気光学装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013218126A (ja) * 2012-04-10 2013-10-24 Japan Display Inc 表示装置

Also Published As

Publication number Publication date
US20110244752A1 (en) 2011-10-06
KR20080060442A (ko) 2008-07-02
US8059250B2 (en) 2011-11-15
US7982844B2 (en) 2011-07-19
US20080158466A1 (en) 2008-07-03
JP4707704B2 (ja) 2011-06-22
CN101211043A (zh) 2008-07-02
CN101211043B (zh) 2011-05-11

Similar Documents

Publication Publication Date Title
JP4707704B2 (ja) 液晶表示装置及びその製造方法
US7132689B2 (en) Liquid crystal display of horizontal electric field applying type and fabricating method thereof
US7714974B2 (en) Liquid crystal display device and method of fabricating the same
JP4532241B2 (ja) 液晶表示パネル及びその製造方法
TWI542930B (zh) 液晶顯示器及其製造方法
KR101298693B1 (ko) 액정표시패널 및 이의 제조 방법
US7684006B2 (en) Chip on glass type liquid crystal display device and method for fabricating the same
US20060139553A1 (en) Liquid crystal display device and method of fabricating the same
US7027043B2 (en) Wiring substrate connected structure, and display device
JP2006227616A (ja) 表示装置及びこの製造方法
US8027009B2 (en) Liquid crystal display device and method of manufacturing the same
EP3037875B1 (en) Array substrate for display device and display device
US20040196228A1 (en) Liquid crystal display having a horizontal electric field and method of fabricating the same
WO2017181469A1 (zh) 在olb区绑定引脚的方法
KR101085137B1 (ko) 액정 표시 패널 및 그 제조방법
KR20080087225A (ko) 액정 표시 장치, 이의 제조방법 및 이의 구동방법
KR100574367B1 (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
JP2008140950A (ja) 表示装置
KR20080008703A (ko) 어레이 기판, 이를 갖는 표시패널 및 이의 제조방법
KR101147260B1 (ko) 액정표시장치와 그 제조방법
KR100600088B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
KR20070059698A (ko) 액정표시장치 및 그 리페어 방법
KR20040084597A (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
JP2008096641A (ja) 表示装置及びその製造方法
KR20080059943A (ko) 액정표시패널 및 그 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110315

R150 Certificate of patent or registration of utility model

Ref document number: 4707704

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees