JP2008159730A - 不揮発性半導体記憶装置の製造方法 - Google Patents
不揮発性半導体記憶装置の製造方法 Download PDFInfo
- Publication number
- JP2008159730A JP2008159730A JP2006345315A JP2006345315A JP2008159730A JP 2008159730 A JP2008159730 A JP 2008159730A JP 2006345315 A JP2006345315 A JP 2006345315A JP 2006345315 A JP2006345315 A JP 2006345315A JP 2008159730 A JP2008159730 A JP 2008159730A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- silicon
- region
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Element Separation (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【課題】製造時における素子分離絶縁膜のダメージを軽減する。
【解決手段】メモリセルアレイ領域と選択ゲート領域とを有する不揮発性半導体記憶装置の製造方法であって、第1絶縁膜を形成する工程と、第1シリコン膜を形成する工程と、素子形成領域を区画する素子分離絶縁膜を形成する工程と、素子分離絶縁膜の表面をエッチングする工程と、第2絶縁膜を形成する工程と、第2シリコン膜を形成する工程と、選択ゲート領域に開口を有するマスク膜を形成する工程と、選択ゲート領域における第2シリコン膜をシリコン酸化膜に変換/置換する工程と、開口下の前記第1シリコン膜が露出するまで、シリコン酸化膜及び第2絶縁膜をエッチングする工程と、薬液によりマスク膜を除去する工程とを備えたことを特徴とする不揮発性半導体記憶装置の製造方法。
【選択図】図11
【解決手段】メモリセルアレイ領域と選択ゲート領域とを有する不揮発性半導体記憶装置の製造方法であって、第1絶縁膜を形成する工程と、第1シリコン膜を形成する工程と、素子形成領域を区画する素子分離絶縁膜を形成する工程と、素子分離絶縁膜の表面をエッチングする工程と、第2絶縁膜を形成する工程と、第2シリコン膜を形成する工程と、選択ゲート領域に開口を有するマスク膜を形成する工程と、選択ゲート領域における第2シリコン膜をシリコン酸化膜に変換/置換する工程と、開口下の前記第1シリコン膜が露出するまで、シリコン酸化膜及び第2絶縁膜をエッチングする工程と、薬液によりマスク膜を除去する工程とを備えたことを特徴とする不揮発性半導体記憶装置の製造方法。
【選択図】図11
Description
本発明は、不揮発性半導体記憶装置の製造方法、特に、素子分離絶縁膜を有する構造の不揮発性半導体記憶装置の製造方法に関するものである。
浮遊ゲートと制御ゲートが積層されたスタックト・ゲート構造のメモリセルを用いて電気的書き換え可能とした不揮発性半導体メモリ(EEPROM)が知られている。具体的には、フラッシュメモリと呼ばれるものであり、浮遊ゲートと制御ゲートを有するメモリトランジスタと、メモリトランジスタに近接して配置された選択トランジスタと、メモリトランジスタと選択トランジスタを駆動する周辺回路とを同一チップ上に配置させたものである。このようなフラッシュメモリの代表的なものとしては、NAND型フラッシュメモリがある。
このNAND型フラッシュメモリは、複数個のメモリトランジスタが直列に接続され、両端部のメモリトランジスタに近接させて選択トランジスタが配置され、メモリトランジスタや選択トランジスタを駆動する周辺回路トランジスタが搭載されている。尚、メモリトランジスタを設けた領域をメモリセルアレイ領域、選択トランジスタを設けた領域を選択ゲート領域、周辺回路トランジスタを設けた領域を周辺回路領域と呼ぶ。
このフラッシュメモリでは、一般的に、半導体基板上に第1ゲート絶縁膜を形成し、この第1ゲート絶縁膜上にメモリトランジスタの浮遊ゲートとなるポリシリコン膜を形成し、その後に素子分離絶縁膜が形成される方法がとられる。この場合、選択ゲート領域においては、メモリセルアレイ領域と同様に、浮遊ゲートと制御ゲートからなる2層のゲート電極が存在する。
このフラッシュメモリにおいては、浮遊ゲートと半導体基板の間の第1ゲート絶縁膜にはトンネル絶縁膜が用いられ、浮遊ゲートと制御ゲートの間の第2ゲート絶縁膜には、通常、シリコン酸化膜(O)/シリコン窒化膜(N)/シリコン酸化膜(O)の積層構造であるONO膜が用いられる。
各メモリセルは、素子分離絶縁膜により区画された素子形成領域に形成される。一般に浮遊ゲート電極膜は、素子分離絶縁膜上でスリット加工することにより、制御ゲート線(ワード線)方向の分離がなされる。このスリット加工の段階ではビット線方向の浮遊ゲート分離はなされていない。そして、スリット加工された浮遊ゲート電極膜上を含む半導体基板全面にONO膜を介して制御ゲート電極膜を堆積し、この制御ゲート電極膜、ONO膜、浮遊ゲート電極膜を順次エッチングすることにより、ビット線方向に制御ゲートと浮遊ゲートの分離がなされる。この後、ソース、ドレイン拡散層が制御ゲートに自己整合的に形成される。
特許文献1では、選択ゲート領域における抵抗遅延を回避し、かつメモリセルアレイ領域と選択ゲート領域とのゲート加工を同時に行う発明が開示されている。このような場合では、選択ゲート領域におけるONO膜を剥離する際に、選択ゲート線方向に隣接する選択トランジスタ間の素子形成領域における素子分離絶縁膜においてダメージを生じることがある。
特開2002−176114号公報
本発明は、素子分離絶縁膜を有する構造の不揮発性半導体記憶装置の製造方法において、素子分離絶縁膜の受けるダメージを軽減し、高い歩留まりの不揮発性半導体記憶装置を得ることのできる不揮発性半導体記憶装置の製造方法を提供する。
本発明の一態様に係る不揮発性半導体記憶装置の製造方法は、メモリセルアレイ領域と、前記メモリセルアレイ領域に隣接して配置される選択トランジスタを設けた選択ゲート領域とを有する不揮発性半導体記憶装置の製造方法であって、半導体基板上に第1絶縁膜を形成する工程と、前記第1絶縁膜上に第1シリコン膜を形成する工程と、前記第1絶縁膜及び前記第1シリコン膜の形成された前記半導体基板に素子形成領域を区画する素子分離絶縁膜を形成する工程と、前記素子分離絶縁膜の表面を後退させる工程と、前記後退させた後の素子分離絶縁膜及び第1シリコン膜上に第2絶縁膜を形成する工程と、前記第2絶縁膜上に第2シリコン膜を形成する工程と、前記第2シリコン膜上に前記選択ゲート領域に開口を有するマスク膜を形成する工程と、前記選択ゲート領域における前記開口下の第2シリコン膜をシリコン酸化膜に変換/置換する工程と、前記選択ゲート領域における前記開口下の前記第1シリコン膜が露出するまで、前記シリコン酸化膜及び前記第2絶縁膜をエッチングする工程と、前記エッチングする工程の後、薬液により前記マスク膜を除去する工程と、を備えたことを特徴とする。
本発明によれば、素子分離絶縁膜を有する構造の不揮発性半導体記憶装置を製造する際、素子分離絶縁膜の受けるダメージを軽減することができるため、高い歩留まりの不揮発性半導体記憶装置を得ることができる。
〔第1の実施の形態〕
本発明における一実施の形態を以下に記載する。
本発明における一実施の形態を以下に記載する。
図1は、本実施の形態における不揮発性半導体記憶装置の製造方法により製造されたNAND型EEPROMのセルアレイのレイアウト図である。このNAND型EEPROMには、メモリセルアレイ領域MCAと、このメモリセルアレイ領域MCAに隣接する選択ゲート領域SGAとが形成され、これらの領域を跨るように形成されたビット線(BL)と、これに略垂直にメモリセルアレイ領域MCAに形成されたワード線(WL)と、選択ゲート領域SGAに形成された選択ゲート線(SG)からなるものである。また、隣接するビット線(BL)とビット線(BL)との間には、後述する素子分離絶縁膜が形成されている。
本実施の形態におけるEEPROMの具体的な製造工程を図2〜図10に基づき説明する。尚、図2〜図10において、(a)は、図1における直線A1−A2における断面図、即ち、選択ゲート線(SG)の形成されている領域の断面図であり、(b)は、図1における直線B1−B2における断面図、即ち、ビット線(BL)の形成されている領域の断面図である。
図2(a)、(b)に示すように、シリコン基板11に第1絶縁膜である第1ゲート絶縁膜12として、10〔nm〕のシリコン酸化膜を形成し、その上に、ゲート電極材料である100〔nm〕の第1多結晶シリコン膜13を堆積し、更に、素子分離のためのマスク材としてSiN膜14を50〔nm〕形成し、その上に、素子形成領域にレジストが形成されるレジストパターン15を形成する。このレジストパターン15は、SiN膜14上に、レジストを塗布し、露光装置により露光を行い、現像することにより形成する。この後、RIE(Reactive Ion Etching)等により、レジストパターン15の形成されていない領域のSiN膜14を除去し、第1多結晶シリコン膜13、第1ゲート絶縁膜12、シリコン基板11の一部をエッチングすることにより、素子分離溝16を形成する。
この後、図3(a)、(b)に示すように、レジストパターン15を除去し、酸素雰囲気中で1000〔℃〕の加熱を行い、素子分離溝16の内壁に約6〔nm〕のシリコン酸化膜17を形成する。この後、プラズマCVD(Chemical Vapor Deposition)によりシリコン酸化膜18を堆積し、これをCMP(化学機械研磨)により平坦化処理して、素子分離溝16内に素子分離絶縁膜19を形成する。
この後、図4(a)、(b)に示すように、カップリング比を増大させるために素子分離絶縁膜19を所定の深さまでエッチングにより後退させる。このエッチングは、DHF(希フッ酸)を用いたウエットエッチング、或いは、RIE等により行う。
この後、図5(a)、(b)に示すように、SiN膜14をウエットエッチングにより除去する。この後、第1多結晶シリコン膜13上に形成されている自然酸化膜をウエットエッチングにより除去し、ONO構造(SiO2/SiN/SiO2)からなる第2絶縁膜であるインターポリ絶縁膜20を形成する。このインターポリ絶縁膜20は第2ゲート絶縁膜となる。
次に、図6(a)、(b)に示すように、インターポリ絶縁膜20上に第2多結晶シリコン膜21を約50〔nm〕形成し、更に、その上に、シリコン酸化膜(BSG膜)22を約150〔nm〕形成する。
次に、図7(a)、(b)に示すように、シリコン酸化膜(BSG膜)22上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、メモリセルアレイ領域MCAを選択的に覆う不図示のレジストパターンを形成し、更に、RIE等により異方性エッチングを行うことにより、選択ゲート領域SGAにおいてシリコン酸化膜(BSG膜)22に開口を設ける。この後、レジストを除去する。
次に、図8(a)、(b)に示すように、開口を有するシリコン酸化膜(BSG膜)22をマスク膜として、選択ゲート領域SGAにおけるシリコン酸化膜(BSG膜)22の開口下の領域の第2多結晶シリコン膜21を熱酸化により酸化しシリコン酸化膜23を形成する。
次に、図9(a)、(b)に示すように、選択ゲート領域SGAにおけるシリコン酸化膜(BSG膜)22の開口下のシリコン酸化膜23及び、インターポリ絶縁膜20を異方性エッチングにより除去する。尚、このエッチングは、選択ゲート領域SGAにおける素子形成領域で、第1多結晶シリコン膜13が露出するまで行われる。
次に、図10(a)、(b)に示すように、シリコン酸化膜23は殆どエッチングされることはないが、シリコンに対しては高いエッチングレートを示す選択エッチングを行い、所望の深さまで第1多結晶シリコン膜13のエッチングを行う。この選択エッチングにより選択ゲート領域SGAにおける第1多結晶シリコン膜13の表面は段差を有する凹状態に部分的に除去されるため、その表面積は広くなる。尚、この選択エッチングにおいては、シリコン酸化膜23は殆どエッチングされることはない。
この後、図11、図12に示すように、マスク膜であるシリコン酸化膜(BSG膜)22を薬液により除去するとともに、全面に第3多結晶シリコン膜24を形成する。これにより、選択ゲート線(SG)の形成される選択ゲート領域SGAにおいて、第1多結晶シリコン膜13上に第3多結晶シリコン膜24が形成され、第1多結晶シリコン膜13と第3多結晶シリコン膜24との導通をとることができる。尚、図11は、図1に示す線A1−A2における断面図、即ち、選択ゲート領域SGAにおける断面図であり、図12は、図1に示すB1−B2における断面図である。
この後、ワード線(WL)の形成される領域、選択ゲート線(SG)の形成される領域にSiN膜25を形成し、RIEによりSiN膜25の形成されていない領域において、第1ゲート絶縁膜12の表面までエッチングを行い、その後、不図示のイオン注入により拡散層を形成した後、CVD等により絶縁膜26を形成し、層間絶縁膜27を形成する。
このとき図12に示すように、第1多結晶シリコン膜13の表面の段差が選択ゲート線(SG)内に配置されるようなレイアウトを採用することにより、選択ゲート線(SG)の形成される選択ゲート領域SGAにおいては、第1多結晶シリコン膜13と第3多結晶シリコン膜24とが広い面積で接触するように形成することができる。よって、第1多結晶シリコン膜13と第3多結晶シリコン膜24における接触抵抗を低くすることができる。
尚、ワード線(WL)の形成されるメモリセルアレイ領域MCAにおいては、各々第1ゲート絶縁膜12と第2ゲート絶縁膜となるインターポリ絶縁膜20により挟まれた第1多結晶シリコン膜13からなる浮遊ゲートと、第2多結晶シリコン膜21と第3多結晶シリコン膜24からなる制御ゲート31とを備えたメモリセルが形成される。
この後、絶縁膜26及び層間絶縁膜27にコンタクトホールを開口したうえで、不図示のビット線を形成し、更に配線等を適宜形成することにより、NAND型EEPROMが作製される。
本実施の形態における製造方法では、以下の効果がある。
即ち、通常は開口を有するシリコン酸化膜(BSG膜)22をマスク膜として開口下の第2多結晶シリコン膜21及びインターポリ絶縁膜20を直ちにエッチング除去するので、選択ゲート領域SGAにおける素子分離絶縁膜19上には、インターポリ絶縁膜20と第2多結晶シリコン膜21が残留する。この場合、マスク膜の剥離の際に、第2多結晶シリコン膜21やインターポリ絶縁膜20に存在しているピンホールより薬液が進入しやすく、素子分離絶縁膜19が薬液によりダメージを受けやすいといった問題があった。特に、素子形成領域における第1多結晶シリコン膜13を凹状にオーバーエッチングした場合には、同時に素子分離絶縁膜19上の第2多結晶シリコン膜21が薄くなるため、この問題が顕著となる。しかしながら、本実施の形態では、素子分離絶縁膜19上にはインターポリ絶縁膜20を介し、シリコン酸化膜23が形成されているため、素子分離絶縁膜19までDHFやH2SO4−H2O2といったマスク膜のエッチングに用いられる薬液が到達することを防ぐことができ、これらの薬液により素子分離絶縁膜19が受けるダメージを防止することができる。
即ち、NAND型EEPROMにおいて、微細化に伴い素子分離溝16へのシリコン酸化膜18の埋め込みが困難となる傾向にあることから、埋め込み性の良いシリコン酸化膜18の開発が進んでいるが、このような埋め込み性の良いシリコン酸化膜18は、薬液によるダメージを受けやすいという問題がある。このため、不揮発性半導体記憶装置を製造する際に行われるウエットエッチング等の薬液を用いた工程において、素子分離絶縁膜19におけるシリコン酸化膜18をこれら薬液から保護する必要があるが、本実施の形態では、素子分離絶縁膜19上にシリコン酸化膜23を形成することにより、シリコン酸化膜18への薬液の進入を防ぐことができ、シリコン酸化膜18が薬液から受けるダメージを防止することができる。
また、素子分離絶縁膜19上にはシリコン酸化膜23が形成されているため、素子形成領域上に形成された第1多結晶シリコン膜13のみを選択的にエッチングすることができ、素子形成領域上の第1多結晶シリコン膜13を凹形状にオーバーエッチングした場合であっても、素子分離絶縁膜19上のシリコン酸化膜23は殆どエッチングされることがない。従って、他の要因を考慮することなく、素子形成領域上の第1多結晶シリコン膜13を所望の深さまでエッチングすることができるため、製造マージンの拡大、製造プロセスの簡略化が可能となる。
〔第2の実施の形態〕
第2の実施の形態は、第1の実施の形態において、シリコン酸化膜(BSG膜)22の開口下の第2多結晶シリコン膜21を熱酸化してシリコン酸化膜23に変換するかわりに、第2多結晶シリコン膜21をエッチングにより除去した後、第2多結晶シリコン膜21を除去した領域に、シリコン酸化膜(BSG膜)23をCVDにより置換形成するものである。
第2の実施の形態は、第1の実施の形態において、シリコン酸化膜(BSG膜)22の開口下の第2多結晶シリコン膜21を熱酸化してシリコン酸化膜23に変換するかわりに、第2多結晶シリコン膜21をエッチングにより除去した後、第2多結晶シリコン膜21を除去した領域に、シリコン酸化膜(BSG膜)23をCVDにより置換形成するものである。
具体的には、図7(a)、(b)において、選択ゲート領域SGAにおけるシリコン酸化膜(BSG膜)22の開口下の第2多結晶シリコン膜21をエッチングにより除去する。この後、図8(a)、(b)に示すように、この領域にCVDによりシリコン酸化膜23を堆積し平坦化する。これにより、高温の加熱を行うことなく、所望の領域のみシリコン酸化膜23を形成することができる。
以上、本発明の各実施の形態の不揮発性半導体記憶装置の製造方法について詳細に説明したが、本発明は上記実施の形態に限定されるものではなく、これ以外の形態をとることが可能である。例えば、周辺回路領域における周辺回路トランジスタを選択トランジスタと同様に形成してもよく、その他、本発明の主旨を逸脱しない範囲内で種々変形して実施することができる。
11・・・シリコン基板、 12・・・第1ゲート絶縁膜、 13・・・第1多結晶シリコン膜、 17・・・酸化シリコン膜、18・・・酸化シリコン膜、19・・・素子分離絶縁膜、21・・・第2多結晶シリコン膜、23・・・シリコン酸化膜、24・・・第3多結晶シリコン膜、 25・・・SiN膜、 26・・・絶縁膜、 27・・・層間絶縁膜、 SGA・・・選択ゲート領域、 MCA・・・メモリセル領域、 SG・・・選択ゲート線、 WL・・・ワード線、 BL・・・ビット線
Claims (5)
- メモリセルアレイ領域と、前記メモリセルアレイ領域に隣接して配置される選択トランジスタを設けた選択ゲート領域とを有する不揮発性半導体記憶装置の製造方法であって、
半導体基板上に第1絶縁膜を形成する工程と、
前記第1絶縁膜上に第1シリコン膜を形成する工程と、
前記第1絶縁膜及び前記第1シリコン膜の形成された前記半導体基板に素子形成領域を区画する素子分離絶縁膜を形成する工程と、
前記素子分離絶縁膜の表面を後退させる工程と、
前記後退させた後の素子分離絶縁膜及び第1シリコン膜上に第2絶縁膜を形成する工程と、
前記第2絶縁膜上に第2シリコン膜を形成する工程と、
前記第2シリコン膜上に前記選択ゲート領域に開口を有するマスク膜を形成する工程と、
前記選択ゲート領域における前記開口下の第2シリコン膜をシリコン酸化膜に変換/置換する工程と、
前記選択ゲート領域における前記開口下の前記第1シリコン膜が露出するまで、前記シリコン酸化膜及び前記第2絶縁膜をエッチングする工程と、
前記エッチングする工程の後、薬液により前記マスク膜を除去する工程と、
を備えたことを特徴とする不揮発性半導体記憶装置の製造方法。 - 前記第2シリコン膜を前記シリコン酸化膜に変換/置換する工程は、
前記選択ゲート領域における前記開口下の前記第2シリコン膜を熱酸化することにより、シリコン酸化膜を形成する工程であることを特徴とする請求項1に記載の不揮発性半導体記憶装置の製造方法。 - 前記第2シリコン膜を前記シリコン酸化膜に変換/置換する工程は、
前記選択ゲート領域における前記開口下の前記第2シリコン膜をエッチングすることにより除去する工程と、
前記第2シリコン膜が除去された領域に、シリコン酸化膜を気相成長法により堆積させる工程と、
からなることを特徴とする請求項1に記載の不揮発性半導体記憶装置の製造方法。 - 前記第2絶縁膜をエッチングする工程の後、
シリコンの選択エッチング法により、前記選択ゲート領域における前記表面の露出した第1シリコン膜を部分的に除去する工程をさらに備えたことを特徴とする請求項1に記載の不揮発性半導体装置の製造方法。 - 前記シリコン酸化膜及び前記第2絶縁膜をエッチングする工程は、前記選択ゲート領域における前記素子分離絶縁膜上の前記第2絶縁膜及びシリコン酸化膜を残存させつつ、前記素子形成領域の前記第1シリコン膜を露出させる工程であることを特徴とする請求項1から4のいずれかに記載の不揮発性半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006345315A JP2008159730A (ja) | 2006-12-22 | 2006-12-22 | 不揮発性半導体記憶装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006345315A JP2008159730A (ja) | 2006-12-22 | 2006-12-22 | 不揮発性半導体記憶装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008159730A true JP2008159730A (ja) | 2008-07-10 |
Family
ID=39660341
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006345315A Withdrawn JP2008159730A (ja) | 2006-12-22 | 2006-12-22 | 不揮発性半導体記憶装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008159730A (ja) |
-
2006
- 2006-12-22 JP JP2006345315A patent/JP2008159730A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4068286B2 (ja) | 半導体装置の製造方法 | |
JP5091452B2 (ja) | 半導体装置の製造方法 | |
JP2009194244A (ja) | 半導体記憶装置及びその製造方法 | |
JP2008078298A (ja) | 半導体装置及びその製造方法 | |
JP2004172488A (ja) | 半導体装置及びその製造方法 | |
JP2008283045A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2007207946A (ja) | 不揮発性半導体記憶装置 | |
JP2010080853A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JP4868864B2 (ja) | 半導体装置の製造方法 | |
JP2010040753A (ja) | 不揮発性半導体記憶装置の製造方法 | |
JP2008091614A (ja) | 半導体装置およびその製造方法 | |
JP2006222203A (ja) | 半導体装置およびその製造方法 | |
US7851290B2 (en) | Method of fabricating semiconductor device | |
JP2009289813A (ja) | 不揮発性半導体記憶装置の製造方法 | |
JP2008091368A (ja) | 半導体装置及びその製造方法 | |
JP2011066052A (ja) | 半導体装置の製造方法および半導体装置 | |
US6893918B1 (en) | Method of fabricating a flash memory | |
JP2008098503A (ja) | 半導体装置およびその製造方法 | |
JP2007134580A (ja) | 半導体装置およびその製造方法 | |
US20100072534A1 (en) | Nonvolatile semiconductor memory device and method of fabricating the same | |
JP2004356428A (ja) | 不揮発性半導体記憶装置、及び、その製造方法 | |
JP2009049138A (ja) | 半導体装置の製造方法 | |
JP2008153501A (ja) | 半導体装置の製造方法 | |
JP2008159730A (ja) | 不揮発性半導体記憶装置の製造方法 | |
US8119475B2 (en) | Method of forming gate of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100302 |