JP2008141286A - 静電容量型デバイス - Google Patents

Abstract

【課題】感度の低下を抑制でき、特に小型化に伴う感度の抑制ができる静電容量型デバイスを提供する。
【解決手段】
コンデンサマイクロホンは中間層２３ｆが、回路基板の厚み方向において電界効果トランジスタの入力端子Ｇを有する導電パターン２３ａと重ならないように、導電パターン２３ａと相対する領域及びその周辺領域に孔２３ｉが透設されている。回路基板の中間層２３ｆと入力端子Ｇを有する導電パターン２３ａ間に浮遊容量が形成されないため感度の低下が抑制される。
【選択図】図３

Description

この発明は、静電容量型デバイスに関するものである。

従来、静電容量型デバイスとしては、例えば、携帯電話、ビデオカメラ、パーソナルコンピュータ等の機器に用いられるコンデンサマイクロホンがある。コンデンサマイクロホンとして、例えばエレクトレットコンデンサマイクロホンは、振動膜と同振動膜に対向配置されてなる極板とからなるコンデンサ部と、回路基板に実装されたインピーダンス変換素子とを備えている（特許文献１）。前記インピーダンス変換素子は、前記コンデンサ部の静電容量の変化を電気インピーダンス変換するためのものである。

前記特許文献１のコンデンサマイクロホンは、回路基板の表面、裏面及び表裏面間にそれぞれ導電パターンが設けられた３層構造となっている。なお、以下では表裏面間の導電パターンを中間層という。
特開２００５−３４１３９０号公報

前記特許文献１では、中間層と回路基板の表面に設けられた導電パターンである前記インピーダンス変換素子の入力端子と重なるように配置されている。しかし、特許文献１は、インピーダンス変換素子の入力端子と中間層が、相対しているところに浮遊容量が発生し、感度が低下する問題がある。特に、コンデンサマイクロホンが小型化するほど、この感度低下の問題が大きくなる。この理由を説明する。

図４は、コンデンサマイクロホンの回路構造を示したものである。図中、Ｃ０は振動膜に対向配置されてなる極板からなるコンデンサ部の容量、Ｃｓは中間層と入力端子間の静電容量を含むコンデンサマイクロホンの総合的な浮遊静電容量、ＲLは負荷抵抗である。又、JFETはインピーダンス変換素子である電界効果トランジスタである。上記の回路からなるコンデンサマイクロホンの感度ｋは、下記の式で表わすことができる。

ｋ＝20log((Δc/C0)・E × C0/(C0+Cs) × Gm・RL) ……（１）
なお、式（１）中、Δｃは音圧によるコンデンサ部の容量の変化量、Ｅはコンデンサ部のチャージ電圧、Ｇｍはインピーダンス変換素子の相互コンダクタンスである。

なお、コンデンサの容量は下記式で算出できる。
Ｃ＝ε０ × ε × Ａ／ｄ ……（２）
ここで、式（２）中、Ａはコンデンサの電極面積、ｄは電極間距離、ε０はコンデンサの真空の誘電率、εはコンデンサの材料の比誘電率である。

コンデンサマイクロホンにおいては、回路基板の中間層と入力端子で形成される浮遊容量は、回路基板２３の厚みが厚いほど電極間距離ｄが大きいため、小さくなる。しかし、近年の小型化要求に従って回路基板の厚みを薄くすると、回路基板の中間層と入力端子間の電極間距離ｄは短くなるため、回路基板の中間層と入力端子で形成される浮遊容量は大きくなる。この場合、式（１）中において、分母の(C0+Cs)が大きくなるため、上記の回路からなるコンデンサマイクロホンの感度ｋは、低下することになる。

なお、前記コンデンサマイクロホン以外において、回路基板に中間層とインピーダンス変換素子の入力端子とを備えた静電容量型デバイスにおいても、小型化に伴って上記のような感度低下の問題が生ずる。

この発明の目的は、感度の低下を抑制でき、特に小型化に伴う感度の抑制ができる静電容量型デバイスを提供することにある。

上記の目的を達成するために、請求項１に記載の発明は、振動膜と極板とが対向配置されてなるコンデンサ部と、前記コンデンサ部の静電容量の変化を電気インピーダンス変換するインピーダンス変換素子と、前記インピーダンス変換素子を実装する回路基板とを備え、前記回路基板の表裏面にはそれぞれ導体パターンが設けられ、かつ前記回路基板の表裏面間には導電パターンである中間層が設けられ、前記回路基板表面の導電パターンが前記インピーダンス変換素子の高インピーダンス入力端子を含む静電容量センサにおいて、前記中間層が、前記回路基板の厚み方向において前記インピーダンス変換素子の高インピーダンス入力端子と重ならないように形成されていることを特徴とする静電容量型デバイスを要旨とするものである。

請求項１の発明によれば、回路基板の表裏面間の導電パターンが回路基板の厚み方向において前記インピーダンス変換素子の高インピーダンス入力端子と重ならないように形成されていることにより回路基板の表裏面間の導電パターンとインピーダンス変換素子の高インピーダンス入力端子間に浮遊容量が形成されないため感度の低下が抑制される。特に、静電容量型デバイスの小型化に伴って、回路基板の厚みが薄くなっても、感度が低下することがない。

請求項２の発明は、請求項１において、前記回路基板の裏面の導電パターンは、前記回路基板の厚み方向において前記インピーダンス変換素子の高インピーダンス入力端子と重なる領域を有するように形成されていることを特徴とする。

請求項２の発明によれば、回路基板の裏面の導電パターンが、前記インピーダンス変換素子の高インピーダンス入力端子と重なる領域を有することにより、インピーダンス変換素子の高インピーダンス入力端子に対する電磁シールド効果を発揮することができ、ノイズ耐性を向上させることができる。

請求項３の発明は、請求項１又は請求項２において、前記中間層がＧＮＤパターンであることを特徴とする。
請求項３の発明によれば、中間層がＧＮＤパターンであることにより、中間層と重なり合う回路基板表面（インピーダンス変換素子の実装面）に対する電磁シールド効果を発揮することができ、ノイズ耐性を向上させることができる。

請求項４の発明は、請求項３において、前記回路基板の裏面の導電パターンには、前記中間層と導通する導電パターンを含むことを特徴とする。
請求項４の発明によれば、回路基板裏面の導電パターンに中間層と導通する導電パターンを含むことにより中間層と導通する回路基板の導電パターンと重なり合う回路基板表面（インピーダンス変換素子の実装面）に対する電磁シールド効果を発揮することができ、ノイズ耐性を向上させることができる。

以上のように、この発明によれば感度の低下を抑制でき、特に小型化に伴う感度の抑制ができる。

以下に、この発明の静電容量型デバイスをコンデンサマイクロホンに具体化した一実施形態を、図１〜図３を参照して説明する。
図１及び図２に示すように、この実施形態のコンデンサマイクロホン２１の筐体２２は、実装基板としての四角平板状の回路基板２３と、枠体としての四角枠状の筐体基枠２４と、トップカバーとしての四角平板状のトップ基板２５とを積層して、接着シート２７Ａ，２７Ｂにより一体に固定した構造となっている。前記回路基板２３，筐体基枠２４及びトップ基板２５はエポキシ樹脂等の樹脂製の電気絶縁体により構成されている。本実施形態では、前記各部材はガラス布基材エポキシ樹脂にて構成されているが、エポキシ樹脂に限定されるものではない。図３（ａ）に示すように回路基板２３の上面（なお、表面ともいう）には導電部材としての銅箔よりなる導電パターン２３ａ，２３ｂ，２３ｃが形成されている。なお、図３（ａ）においては、説明の便宜上、導電パターン２３ａ，２３ｂ，２３ｃはハッチングで示されている。

回路基板２３は、厚さが０．３ｍｍ〜０．７ｍｍ程度の三層基板であり、その上面、下面及び中間層に通常１０μｍ〜３０μｍ程度の銅等による導電パターンを有している。なお、本実施形態における導電パターン２３ａ，２３ｂ，２３ｃ，２３ｄ，２３ｅ，及び中間層２３ｆの厚みは、１５μｍ程度に、回路基板２３の厚みは０．５ｍｍ程度に設定されている。

図３（ａ）に示すように導電パターン２３ａは、第１端部が回路基板２３上面において、長手方向の中央部寄りに、かつ、短手方向の一側端部寄りに位置するとともに、第２端部が回路基板２３上面において一端部寄りに延出されている。そして、導電パターン２３ａの第１端部は、導通部５０とされている。又、導電パターン２３ａの第２端部は電界効果トランジスタ２６の入力端子Ｇとされている。導電パターン２３ａは高インピーダンス入力端子に相当する。

ここで、回路基板２３上面において、回路基板２３の厚み方向に貫通する中心軸Ｏ（図３（ａ）参照）に対して互いに直交する短手方向の軸をｘ軸とし、長手方向の軸をｙ軸という。

そして、回路基板２３上面において、ｘ軸を対称軸とする前記導通部５０とは線対称の領域Ｐ１及びｙ軸を対称軸とする導通部５０の線対称の領域Ｐ２、及び中心軸Ｏを中心点とした導通部５０の点対称の領域Ｐ３は、導電パターンが設けられていない領域（以下、無導電パターン領域という）に含まれている。なお、無導電パターン領域とは、回路基板２３上面において、前記導電パターン２３ｃに囲まれるとともに、導電パターン２３ａ、２３ｂを除外した領域である。

導電パターン２３ｂは、回路基板２３上面の短手方向の略中央部において、長手方向に延出されている。そして、導電パターン２３ｂには、その一端が長手方向の回路基板２３の一端部に近接して設けられた端子ｔａ１と、他端が回路基板２３の他端部に近接して設けられた端子ｔｂ１を有する。又、導電パターン２３ｂの略中央部には、電界効果トランジスタ２６のドレイン接続端子Ｄが設けられている。

前記導電パターン２３ｃは、アース用の導電パターンであって、筐体基枠２４の枠形状に相対するように枠状に設けられている。又、導電パターン２３ｃにおいて、端子ｔａ１、ｔｂ１，及びドレイン接続端子Ｄの近傍には、それぞれ端子ｔａ２、ｔｂ２及びソース接続端子Ｓが設けられている。導電パターン２３ａ，２３ｂ，２３ｃは、部品接続のための導電パターンであって、電源入力用や信号取り出し用となっている。

又、図３（ｃ）の２点鎖線で示すように、導電パターン２３ａ〜２３ｃの一部の上面及び無導電パターン領域において、領域Ｐ１及〜Ｐ３を含む面はレジスト５２にて覆われている。なお、説明の便宜上、図２では、レジスト５２は省略されている。

レジスト５２は、絶縁部材として例えばエポキシ樹脂等からなるが、この材質に限定されるものではなく、絶縁性の合成樹脂であればよい。又、レジスト５２は、その全体（すなわち領域Ｐ１〜Ｐ３を含む全体）に亘って同一の膜厚に形成されるとともに導通部５０と同じ厚みとされている。すなわち、領域Ｐ１〜Ｐ３に位置するレジスト５２の部分と、導通部５０とは回路基板２３上面を基準として同じ高さとなるようにされている。

レジスト５２において、導通部５０に近辺は切り欠き５２ａが形成されて導通部５０を露出するようにされている。又、レジスト５２において、導電パターン２３ａの入力端子Ｇ、各導電パターン２３ｂ，２３ｃの端子ｔａ１，ｔｂ１，ｔａ２，ｔｂ２、ドレイン接続端子Ｄ、ソース接続端子Ｓに対応した部分には窓５２ｂが設けられて、当該部分が窓５２ｂを介して露出されている。又、導電パターン２３ｃの枠状の周部は、レジスト５２にて覆われていない露出部分とされて筐体基枠２４と相対する。

又、図３（ｄ）に示すように回路基板２３下面（なお、裏面ともいう）には銅箔よりなる複数の導電パターン２３ｄ，２３ｅ（図１には、１つの導電パターン２３ｄのみ図示されている。）が形成されている。なお、図３（ｄ）においては、説明の便宜上、導電パターン２３ｄ，２３ｅはハッチングで示されている。

そして、回路基板２３には、一対のスルーホール２３ｇ，２３ｈが設けられている。スルーホール２３ｇ，２３ｈの内周には図示しない導電層が形成されている。そして、スルーホール２３ｇの導電層を介して、前記導電パターン２３ｃは、回路基板２３下面の導電パターン２３ｄに対して接続されている。導電パターン２３ｄはその一部がアース端子となる。又、回路基板２３上面の導電パターン２３ｂはスルーホール２３ｈの導電層を介して、回路基板２３下面に設けられた信号出力端子（図示しない）や電源入力端子（図示しない）となる導電パターン２３ｅに対して接続されている。又、回路基板２３下面は、図３（ｄ）に２点鎖線で示すように膜状に設けられたレジスト６０により覆われるとともにレジスト６０の４隅において、導電パターン２３ｅ，２３ｄの一部がそれぞれ露出されている。

回路基板２３内には、図１、及び図３（ｂ）に示すように導電パターンとしての銅箔よりなる中間層２３ｆが設けられ、導電パターン２３ｃと，導電パターン２３ｄ間を電気接続するスルーホール２３ｇの導電層を介して電気的に接続されている。導電パターン２３ｄは使用時においては接地されるため、中間層２３ｆはアース電位となる。導電パターン２３ｄは、ＧＮＤパターンに相当する。

中間層２３ｆにおいて、図３（ａ）〜（ｃ）に示すように回路基板２３表面の導電パターン２３ａと相対する領域及びその周辺領域には孔２３ｉが透設されることにより、中間層２３ｆが、導電パターン２３ａと回路基板２３の厚み方向において相対しないようにされている。一方、回路基板２３裏面に設けられた導電パターン２３ｄは図３（ｄ）に示すように孔２３ｉと相対する領域を有するようにされている。

又、中間層２３ｆにおいて、図３（ａ）〜（ｃ）に示すように領域Ｐ１，Ｐ３と相対する領域及びその周辺領域には、孔２３ｊ，２３ｋが透設されている。一方、回路基板２３裏面に設けられた導電パターン２３ｄは図３（ｄ）に示すように孔２３ｊ，２３ｋと相対する領域を有するようにされている。

又、回路基板２３上面には、筐体２２内に設けられた電装部品としてのインピーダンス変換素子を構成する電界効果トランジスタ２６やキャパシタンス６２等が実装されている。電界効果トランジスタ２６は、導電パターン２３ａの入力端子Ｇと、ソース接続端子Ｓ、ドレイン接続端子Ｄに電気的に接続されている。又、キャパシタンス６２等は、端子ｔａ１，ｔａ２、及び端子ｔｂ１，ｔｂ２にそれぞれ電気的に接続されている。なお、図２においては、説明の便宜上、電界効果トランジスタ２６を除いてキャパシタンス６２等の電装品は省略されている。

前記筐体基枠２４は、上下両端に開口部を有するとともに、図１に示すようにその上下両端面及び外側面には銅箔よりなる連続した金属層としての導電パターン２４ａ，２４ｂ，２４ｃが形成されている。導電パターン２４ａ，２４ｂは、筐体基枠２４の上下両開口部周縁に対して環状に設けられている（図２には導電パターン２４ａのみ図示）。

導電パターン２４ｃは、筐体基枠２４の外側面において、同筐体基枠２４の４つの角部の外側面を除いた部分に設けられた凹部２４ｉに導電ペーストが塗布されることにより形成され、導電パターン２４ａ，２４ｂを電気的に接続する。又、下面側の導電パターン２４ｂは図１に示すように回路基板２３上の前記導電パターン２３ｃを介して回路基板２３下面の導電パターン２３ｄに対して接続されている。凹部２４ｉ内は、エポキシ樹脂等の絶縁性合成樹脂により充填されて充填部２４ｊが形成されている。

図１、図２に示すように筐体基枠２４の下部の開口部周縁は、前記導電パターン２３ｃの外方に配置された四角環状の接着シート２７Ａにより前記回路基板２３に対して一体に接着固定されている。そして、回路基板２３上の前記電界効果トランジスタ２６及びキャパシタンス６２等の電装部品が、この筐体基枠２４内に収容配置されている。

図１に示すように前記トップ基板２５の上下両面には銅箔等よりなる導電パターン２５ａ，２５ｂが形成されている。トップ基板２５には、外部から音を取り込むための音孔２８が形成されている。

図１、図２に示すように筐体基枠２４の上部の開口部周縁は、前記導電パターン２４ａの外方に配置された四角環状の接着シート２７Ｂにより前記トップ基板２５が一体に接着固定されている。このようにして、筐体基枠２４の上部の開口部周縁はトップ基板２５に対してスペーサ２９、振動膜３０を介して一体に連結されている。

図１及び図２に示すように、前記筐体基枠２４とトップ基板２５との間には、絶縁性フィルムからなる環状のスペーサ２９が挟持固定されている。又、スペーサ２９は導電パターン２４ａに対して導電性接着剤により接着されている。スペーサ２９の上面にはＰＰＳ（ポリフェニレンサルファィド）フィルム等の絶縁性を有する合成樹脂薄膜よりなる振動膜３０が接着により張設されており、その振動膜３０の上面には金蒸着よりなる導電層３０ａが形成されている。

振動膜３０及びスペーサ２９には図示しないスルーホールが設けられ、導電層３０ａは、同スルーホールに充填された導電ペースト、及びスペーサ２９と筐体基枠２４（正確にはスペーサ２９と導電パターン２４ａ）間の導電性接着剤（図示しない）を介して導電パターン２４ａと導通可能にされている。

図１に示すように、前記トップ基板２５には複数のスルーホール３６が形成され、それらのスルーホール３６の内周面には前記導電パターン２５ａ，２５ｂと連続する導電パターン２５ｃが設けられている。また、スルーホール３６内には導電性接着剤３７ａが充填され、この導電性接着剤３７ａと前記導電パターン２５ｃとにより導電部３７が形成されている。この導電部３７は前記振動膜３０上面の導電層３０ａと電気接続されている。なお、スルーホール３６内の導電性接着剤３７ａは充填されなくても導電パターン２５ｃが形成されていればよく、又、スルーホール３６内の導電パターン２５ｃが形成されていない場合は、導電性接着剤３７ａを充填するのみでもよい。なお、導電パターン２５ｃと導電性接着剤３７ａとが両方形成されることで導電性やシールド性は向上する。

そして、トップ基板２５の導電パターン２５ａ，２５ｂは、導電部３７、導電層３０ａ，前述した振動膜３０に設けられた図示しないスルーホールの導電ペースト、スペーサ２９と導電パターン２４ａ間の導電性接着剤、及び筐体基枠２４上の導電パターン２４ａ〜２４ｃを介して回路基板２３の前記アース端子に至る導電路が形成されている。

筐体基枠２４内において、振動膜３０の下面にはスペーサ２９を介在させて極板としてのバックプレート３１が対向配置されている。このバックプレート３１は、ステンレス鋼板からなるバックプレート本体３１ａ上面にＰＴＦＥ（ポリテトラフルオロエチレン）等のフィルム３１ｂが貼着されて構成されている。そのフィルム３１ｂにはコロナ放電等による分極処理が施されており、この分極処理によりフィルム３１ｂはエレクトレット層を構成している。本実施形態では、前記バックプレート３１は背極を構成しており、この実施形態のコンデンサマイクはバックエレクトレットタイプで構成されている。

さらに、前記バックプレート３１は、筐体基枠２４の内周形状よりも小さな外周形状となる平面形でほぼ長円状をなすように形成されていて、筐体基枠２４の内周面との間には隙間Ｐが形成されている。バックプレート３１の中央部には前記振動膜３０の振動による空気移動を許容するための貫通孔３２が形成されている。このバックプレート３１は、フィルム３１ｂを貼着したステンレス鋼の板材をフィルム３１ｂ側から、すなわち、図２の上方側から下方側へ向かって打ち抜き刃（図示しない）により打ち抜いて形成される。

図１、図２に示すように、前記筐体基枠２４内において、バックプレート３１と回路基板２３との間にはバネ材よりなる保持部材３３が圧縮状態で介装されている。この保持部材３３の弾性力によりバックプレート３１が振動膜３０の反対側からスペーサ２９の下面と当接する方向に加圧されている。これにより、振動膜３０とバックプレート３１との間に所定の間隔が保持されて、それらの間に所定の容量を確保したコンデンサ部が形成されている。保持部材３３は導通部材に相当する。

前記保持部材３３は、ステンレス鋼板の表裏両面に金メッキを施してなる板材を打ち抜き成形することにより形成され、ほぼ四角環状の枠部３３ａと、その枠部３３ａの四隅から下部両側方に向かって斜めに突出する４つの脚部３３ｂとを備えている。従って、枠部３３ａの下方における脚部３３ｂ間には空間Ｓａが形成されている。そして、この実施形態においては、図１に示すように、回路基板２３上面の前記電界効果トランジスタ２６が前記空間Ｓａ内に配置されるとともに、前記キャパシタンス６２が各一対の脚部３３ｂ間に配置される。脚部３３ｂは接触端子に相当する。

前記保持部材３３の枠部３３ａの上面にはバックプレート３１の下面に当接する４つの球面状の突部としての接触部３４が突出形成されるとともに、各脚部３３ｂの先端下面には４つの球面状の突部としての接触部３５が突出形成されている。複数の脚部３３ｂのうち、１つの各脚部３３ｂは導通部５０に対し接触部３５を介して接触され、残りの各脚部３３ｂは、前記回路基板２３上面において、無導電パターン領域に含まれる領域Ｐ１〜Ｐ３に位置するレジスト５２上面に対して接触部３５を介して接触されている。この領域Ｐ１〜Ｐ３に位置するレジスト５２の部分が載置部に相当する。

さて、このコンデンサマイクロホン２１において、音源からの音波がトップ基板２５の音孔２８を介して振動膜３０に至ると、その振動膜３０は音の周波数、振幅及び波形に応じて振動される。そして、振動膜３０の振動に伴って、振動膜３０とバックプレート３１との間隔が設定値から変化し、コンデンサ部のインピーダンスが変化する。このインピーダンスの変化が、インピーダンス変換素子である電界効果トランジスタ２６により電圧信号に変換されて出力される。

本実施形態のコンデンサマイクロホン２１は、以下の特徴を有する。
（１） 本実施形態のコンデンサマイクロホン２１は、中間層２３ｆが、回路基板２３の厚み方向において電界効果トランジスタ２６の入力端子Ｇを有する導電パターン２３ａと重ならないように、導電パターン２３ａと相対する領域及びその周辺領域に孔２３ｉが透設されている。この結果、本実施形態によれば、回路基板２３の中間層２３ｆと入力端子Ｇを有する導電パターン２３ａ間に浮遊容量が形成されないため感度の低下が抑制される。特に、コンデンサマイクロホン２１が小型化される場合、回路基板２３の厚みが薄くなっても、感度が低下することがない。

（２） 本実施形態のコンデンサマイクロホン２１においては、回路基板２３裏面の導電パターン２３ｄは、図３（ｄ）に示すように中間層２３ｆが回路基板２３の厚み方向において電界効果トランジスタ２６の入力端子Ｇを有する導電パターン２３ａと重なる領域を有するように形成されている。この結果、回路基板２３裏面の導電パターン２３ｄ（すなわち、アース電位を有する導電パターン）が、電界効果トランジスタ２６の入力端子Ｇ（高インピーダンス入力端子）と重なる領域を有することにより、入力端子Ｇに対する電磁シールド効果を発揮することができ、ノイズ耐性を向上させることができる。又、導電パターン２３ａと導電パターン２３ｄとの距離は、導電パターン２３ａと中間層２３ｆとの距離より略２倍の距離となり、ある程度の距離を隔てることが可能であるため、大きな浮遊容量とはならないものである。

（３） 本実施形態のコンデンサマイクロホン２１においては、回路基板２３の中間層２３ｆがアース電位を有するＧＮＤパターンであるようにされている。この結果、中間層２３ｆがＧＮＤパターンであることにより、中間層２３ｆと重なり合う回路基板２３表面（インピーダンス変換素子の実装面）に対する電磁シールド効果を発揮することができ、ノイズ耐性を向上させることができる。

（４） 本実施形態のコンデンサマイクロホン２１においては、回路基板２３裏面の導電パターン２３ｄは、中間層２３ｆと導通するようにされている。この結果、回路基板裏面の導電パターン２３ｄに中間層２３ｆと導通することにより中間層２３ｆと導通する回路基板２３の導電パターン２３ｄと重なり合う回路基板２３表面（インピーダンス変換素子の実装面）に対する電磁シールド効果を発揮することができ、ノイズ耐性を向上させることができる。

（５） 本実施形態のコンデンサマイクロホン２１においては、保持部材３３の脚部３３ｂが回路基板２３に対しレジスト５２を介して接触する部位（領域Ｐ１，Ｐ３）に対して中間層２３ｆが重ならないように、中間層２３ｆには孔２３ｊ，２３ｋが設けられている。この結果、保持部材３３の脚部３３ｂが回路基板２３に対しレジスト５２を介して接触する部位（領域Ｐ１，Ｐ３）に相対するところが、中間層２３ｆにはないため、同脚部３３ｂと中間層２３ｆ間に浮遊容量が形成されず、感度の低下が抑制される。

（６） 又、本実施形態のコンデンサマイクロホン２１においては、中間層２３ｆの孔２３ｊ，２３ｋに対しては導電パターン２３ｄが重なる領域を有するようにした。この結果、回路基板２３裏面の導電パターン２３ｄ（すなわち、アース電位を有する導電パターン）が、脚部３３ｂに対する電磁シールド効果を発揮することができ、ノイズ耐性を向上させることができる。

（７） 本実施形態のコンデンサマイクロホン２１では、保持部材３３（導通部材）は、回路基板２３と接触するための複数の脚部３３ｂ（接触端子）を有するようにした。又、回路基板２３は、導通部５０と、領域Ｐ１〜Ｐ３に位置するレジスト５２の部分（載置部）を有するようにし、各部が前記各脚部３３ｂと接触されるようにした。そして、導通部５０は銅箔（導電部材）にて形成されるとともに、前記領域Ｐ１〜Ｐ３に位置するレジスト５２は絶縁部材にて形成されるようにした。

この結果、本実施形態のコンデンサマイクロホン２１は、領域Ｐ１〜Ｐ３に位置するレジスト５２の部分は、絶縁部材にて形成されるため、コンデンサマイクロホン２１の浮遊容量が減らされ、回路基板２３に設けられる回路特性の悪影響を抑制することができる。

（８） 本実施形態のコンデンサマイクロホン２１では、導通部５０と、領域Ｐ１〜Ｐ３に位置するレジスト５２の部分とは、回路基板２３上で同じ高さとなるように形成されている。この結果、本実施形態では、導通部５０と、領域Ｐ１〜Ｐ３に位置するレジスト５２の部分に脚部３３ｂにて接触する保持部材３３（導通部材）の座りが良くなり、コンデンサ部と回路基板２３に設けられる回路との導通が安定して確保できるため、コンデンサマイクロホン２１のマイク特性を安定させることができる。

なお、この実施形態は、次のように変更して具体化することも可能である。
○ 前記実施形態ではバックプレート本体３１ａをステンレス鋼板から構成したが、真鍮板で構成したり、チタン板等により構成してもよい。

○ 振動膜３０をエレクトレット用の高分子フィルムにより構成したホイルエレクトレットタイプのコンデンサマイクロホンにおいてこの発明を具体化してもよい。
○ 昇圧回路を有するチャージポンプ型のコンデンサマイクにおいてこの発明を具体化してもよい。このように構成した場合には、エレクトレット層に替えて、振動膜３０及びバックプレート３１に互いに対向する電極が設けられる。

○ 又、前記実施形態では、バックエレクトレット型のエレクトレットコンデンサマイクロホンについて説明を行ったが、フロントエレクトレット型のエレクトレットコンデンサマイクロホンに当該発明を適応しても構わない。

○ 前記実施形態の回路基板２３に実装されるインピーダンス変換素子は例示であり、静電容量の変動を検出できる公知のものであれば、アナログ／デジタルの何れの動作方法を採るものであっても適用できる。

○ 前記実施形態では、保持部材３３の脚部３３ｂは４個としたが、３個でもよく、又、５個以上であってもよい。この場合、回路基板２３表面上には、１つの脚部３３ｂに対して接触されるとともに電界効果トランジスタ２６（インピーダンス変換素子）と導通する導通部５０を有する導体パターンを形成する。そして、回路基板２３表面上には、残りの脚部３３ｂに対応して接触する載置部を設けるようにする。

○ 又、前記実施形態では、電界効果トランジスタ２６の入力端子Ｇを有する導電パターン２３ａと中間層２３ｆとが重ならないように構成しているが、電界効果トランジスタ２６の入力端子Ｇを含む導電パターンの一部が中間層２３ｆが重ならないように構成してあれば、浮遊容量を減少させる効果は得られるものである。なお、前記実施形態のように電界効果トランジスタ２６の入力端子Ｇを有する導電パターン２３ａと中間層２３ｆとが完全に重ならないように構成することで浮遊容量を最大限減少させることが可能となる。

○ なお、導通部５０に接触する脚部３３ｂは１つである必要はなく、脚部３３ｂを３つ以上設けた場合、導通部５０を延出して、同導通部５０に対して２つの脚部３３ｂが接触するようにしてもよい。又、４つ以上の脚部３３ｂを保持部材３３に設けた場合においても、同様に導通部５０を延出して、同導通部５０に対して２つ、又は３つ等の脚部が同時に接続するようにしてもよい。これらの場合、いずれにしても導通部５０を有する導電パターン２３ａと相対しないように中間層２３ｆには孔や、切り欠き、凹部を設ける構成とする。

○ 又、脚部３３ｂは、例えば、保持部材３３の枠部３３ａの長手方向（図３（ａ）ではｙ軸方向）の両端において、それぞれ一対の脚部を設けてもよい。この場合、各脚部３３ｂは、保持部材３３が安定するように前記長手方向とは直交する方向において長く延出形成した導通部５０と、載置部とにそれぞれ接触するようにする。この場合、導通部５０を有する導電パターン２３ａと相対しないように中間層２３ｆには孔や、切り欠き、凹部を設ける構成とする。

○ 前記実施形態において、領域Ｐ１〜Ｐ３に位置するレジスト５２の部分は、導電パターン２３ａ〜２３ｃを覆う部分のレジスト５２と分離して設けても良い。
○ 前記実施形態では、静電容量型デバイスをコンデンサマイクロホンに具体化したが、静電容量型の加速度センサや音圧センサや、液圧センサ等の静電容量型デバイスに具体化することも可能である。

○ 本実施形態の構成は、ＭＥＭＳ（Micro Electro Mechanical System）技術により製造されるシリコンマイクロホンに具体化してもよい。
○ 前記実施形態では、電界効果トランジスタ２６の入力端子Ｇを有する導電パターン２３ａと重ならないように、導電パターン２３ａと相対する領域及びその周辺領域に孔２３ｉを透設したが、孔２３ｉの代わりに、凹部や、切り欠き部としてもよい。

○ 前記実施形態では、中間層２３ｆは１つとしたが、２以上で形成してもよい。この場合、２以上に形成された中間層はそれぞれ導電パターン２３ｄとスルーホールにより導通可能に形成して、各中間層には、導電パターン２３ａと重ならないように孔２３ｉを設けるものとする。

本発明の一実施形態のコンデンサマイクロホンを示す断面図。 図１のコンデンサマイクロホンの分解斜視図。 （ａ）は回路基板２３表面上の導電パターンを回路基板の表面側から見た平面図、（ｂ）は中間層（導電パターン）の回路基板の表面側から見た平面図、（ｃ）は回路基板２３表面上の導電パターンと中間層（導電パターン）とを重ねた状態を回路基板の表面側から見た平面図、（ｄ）は回路基板２３裏面上の導電パターンを裏面側から見た平面図。 コンデンサマイクロホンの電気回路。

符号の説明

２１…コンデンサマイクロホン、２３…回路基板、
２３ａ，２３ｂ，２３ｃ…回路基板表面に設けられた導電パターン、
２３ｄ，２３ｅ…回路基板裏面に設けられた導電パターン、
２３ｆ…中間層（回路基板の表裏面間に設けられた導電パターン）、
２６…電界効果トランジスタ（インピーダンス変換素子）、３０…振動膜、
３１…バックプレート（極板：バックプレートと振動膜３０とによりコンデンサ部が構成されている。）、
Ｇ…入力端子（高インピーダンス入力端子）。

Claims (4)

1. 振動膜と極板とが対向配置されてなるコンデンサ部と、前記コンデンサ部の静電容量の変化を電気インピーダンス変換するインピーダンス変換素子と、前記インピーダンス変換素子を実装する回路基板とを備え、
   前記回路基板の表裏面にはそれぞれ導体パターンが設けられ、かつ前記回路基板の表裏面間には導電パターンである中間層が設けられ、前記回路基板表面の導電パターンが前記インピーダンス変換素子の高インピーダンス入力端子を含む静電容量型デバイスにおいて、
   前記中間層が、前記回路基板の厚み方向において前記インピーダンス変換素子の高インピーダンス入力端子と重ならないように形成されていることを特徴とする静電容量型デバイス。
2. 前記回路基板の裏面の導電パターンは、前記回路基板の厚み方向において前記インピーダンス変換素子の高インピーダンス入力端子と重なる領域を有するように形成されていることを特徴とする請求項１に記載の静電容量型デバイス。
3. 前記回路基板の中間層がＧＮＤパターンであることを特徴とする請求項１又は請求項２に記載の静電容量型デバイス。
4. 前記回路基板の裏面の導電パターンには、前記中間層と導通する導電パターンを含むことを特徴とする請求項３に記載の静電容量型デバイス。

Images