JP2008135774A - 高耐圧半導体装置 - Google Patents
高耐圧半導体装置 Download PDFInfo
- Publication number
- JP2008135774A JP2008135774A JP2008005954A JP2008005954A JP2008135774A JP 2008135774 A JP2008135774 A JP 2008135774A JP 2008005954 A JP2008005954 A JP 2008005954A JP 2008005954 A JP2008005954 A JP 2008005954A JP 2008135774 A JP2008135774 A JP 2008135774A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion region
- semiconductor device
- layer
- voltage semiconductor
- impurity diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thyristors (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】p型半導体基板1の主表面上にはn-層2が形成される。このn-層2の表面にはp-拡散領域5が形成される。このp-拡散領域5の一方の端部に連なるようにp拡散領域6が形成される。p-拡散領域5内には、このp-拡散領域5よりも高濃度のp型の不純物を含むp拡散領域20が複数個形成される。p-拡散領域5と間隔をあけてp拡散領域3が形成される。このp拡散領域3とp-拡散領域5の間に位置するn-層2の表面上に酸化膜10を介在してゲート電極9が形成される。p拡散領域6の表面と接触してドレイン電極12が形成される。また、p拡散領域3と隣接してn拡散領域4が形成され、このn拡散領域4とp拡散領域3との双方の表面に接触してソース電極11が形成される。
【選択図】図1
Description
て、最終的には、n+埋込拡散領域8とp型半導体基板1との間の接合によって耐圧が決定される。このとき、n-層2とp-拡散領域5とはほとんど空乏化されている。このようにしてオフ状態を保つことが可能となる。
て説明する。図50と図51は、この第3の例における高耐圧半導体装置のオフ動作時の空乏層の状態を段階的に示す図である。これらの図を参照して、上記の第1の例における高耐圧半導体装置の場合と同様に、ドレイン電極12と基板電極13の電位を0Vとし、ゲート電極9とソース電極11とに正電位(+V)を印加する。それにより、p-拡散領域5とn-層2の界面のpn接合部およびp+拡散領域6とn-層2の界面のpn接合部から主に空乏層が伸びる。
高耐圧半導体装置の耐圧を低下させてしまうという問題が生じる。
て形成される。第4の不純物拡散領域は、第2の不純物拡散領域の表面に形成される。第5の不純物拡散領域は、第3の不純物拡散領域と間隔をあけて第1の不純物拡散領域の表面に形成される。制御電極は、第2と第3の不純物拡散領域の間に位置する第1の不純物拡散領域の表面上に絶縁層を介在して形成される。第1の電極層は、第2と第4の不純物拡散領域の表面と接触して形成される。第2の電極層は、第3の不純物拡散領域の表面と接触して形成される。第3の電極層は、第5の不純物拡散領域の表面と接触して形成される。そして、第3と第5の不純物拡散領域の間に位置する第1の不純物拡散領域は、相対的に低濃度の第2導電型の不純物を含む低濃度領域と、相対的に高濃度の第2導電型の不純物を含み間隔をあけて形成された複数の高濃度領域とを含む。
(実施の形態1)
図1は、この発明の実施の形態1を示す部分断面図である。より具体的には、本発明をpチャネルMOSデバイスに適用した場合の実施の形態が示されている。図1を参照して、p型半導体基板1の主表面上にはn-層2が形成される。このn-層2を貫通してp型半導体基板1に到達するようにp拡散領域7が形成される。n-層2の表面にはpチャネルMOSトランジスタ14が形成される。このpチャネルMOSトランジスタ14は、p-拡散領域5と、p+拡散領域3と、ゲート電極9とを備える。ゲート電極9は、p-拡散領域5とp+拡散領域3との間に位置するn-層2の表面上に酸化膜10を介在して形成され
る。
の形態1のようにp拡散領域20を設けた場合とを比較検討してみる。図5(a)〜(c)は、一様に高濃度化されたp拡散領域24を有する高耐圧半導体装置に、正電位(+V1<+V2<+V3)を順次印加した際の空乏層の状態を示す断面図である。図6は、実施の形態1における高耐圧半導体装置に上記の正電位+V1,+V2,+V3を順次印加した場合の空乏層の状態を示す図である。
次に、図7および図8を用いて、この発明の実施の形態2について説明する。図7は、この発明の実施の形態2における高耐圧半導体装置を示す部分断面図である。
次に、図9および図10を用いて、この発明の実施の形態3について説明する。図9は、この発明の実施の形態3における高耐圧半導体装置を示す部分断面図である。
。つまり、SOI(Semiconductor On Insulator)構造を有する高耐圧半導体装置が示されることになる。そして、n-層2を貫通するようにトレンチ22が設けられ、このトレンチ22内に酸化膜18とポリシリコン層19とが埋込まれる。それ以外の構造に関しては図1に示される実施の形態1における高耐圧半導体装置と同様である。
次に、図11〜図13を用いて、実施の形態4について説明する。図11は、この発明の実施の形態4における高耐圧半導体装置を示す部分断面斜視図である。
次に、図14および図15を用いて、この発明の実施の形態5について説明する。図14は、この発明の実施の形態5における高耐圧半導体装置を示す部分断面図である。より具体的には、本発明をIGBTに適用した場合の実施の形態が示されている。図14を参照して、この実施の形態5における高耐圧半導体装置と、図11に示される高耐圧半導体装置との相違は、n+埋込拡散領域8が形成されているか否かである。
次に、図16および図17を用いて、この発明の実施の形態6について説明する。図16は、この発明の実施の形態6における高耐圧半導体装置を示す部分断面図である。
次に、図18〜図21を用いて、この発明の実施の形態7について説明する。図18は、この発明の実施の形態7における高耐圧半導体装置を示す断面図である。より具体的には、本発明をnチャネルMOSデバイスに適用した場合の実施の形態が示されている。
物濃度の10から100倍程度である。
次に、図22および図23を用いて、この発明の実施の形態8について説明する。図22は、この発明の実施の形態8における高耐圧半導体装置を示す部分断面図である。図22を参照して、図18に示される高耐圧半導体装置と異なるのは、n+拡散領域15a直下に位置するn-層2の底部領域にn拡散領域23aが形成されている点である。それ以外の構造に関しては、図18に示される高耐圧半導体装置と同様である。
次に、図24および図25を用いて、この発明の実施の形態9について説明する。図24は、この発明の実施の形態9における高耐圧半導体装置を示す部分断面図である。
次に、図26を用いて、この発明の実施の形態10について説明する。図26は、この発明の実施の形態10における高耐圧半導体装置を示す部分断面図である。より具体的には、本発明の思想をpチャネルESTに適用した場合の実施の形態が示されている。
純物濃度は、好ましくは、p-拡散領域27に含まれるp型の不純物濃度の10から100倍程度以上である。また、このp+拡散領域33は、間隔をあけて複数個設けられることが好ましい。
次に、図27を用いて、この発明の実施の形態11について説明する。図11は、この発明の実施の形態11における高耐圧半導体装置を示す断面図である。図27を参照して、この実施の形態11における高耐圧半導体装置と、図26に示される実施の形態10における高耐圧半導体装置との構造上の違いは、n+拡散領域41がp+拡散領域29bの代わりに形成されていることである。それ以外の構造に関しては上記の実施の形態10における高耐圧半導体装置と同様である。
〈第1の変形例〉
まず図28を用いて、第1の変形例について説明する。図28は、p拡散領域20の第1の変形例を示す部分拡大断面図である。図28を参照して、p拡散領域20aとp-拡散領域5aとは交互に配置され、各々の拡散深さはほぼ等しいものとなっている。このような構造の場合も、図1に示される場合とほぼ同様の効果が得られる。
次に、図29を用いて、第2の変形例について説明する。図29は、p拡散領域20の第2の変形例を示す部分拡大断面図である。
次に、図30を用いて、p拡散領域20の第3の変形例について説明する。図30は、p拡散領域20の第3の変形例を示す部分拡大断面図である。
次に、図31を用いて、p拡散領域20の第4の変形例について説明する。図31は、
p拡散領域20の第4の変形例を示す部分拡大断面図である。
次に、図32を用いて、p拡散領域20の第5の変形例について説明する。図32は、p拡散領域20の第5の変形例を示す部分拡大断面図である。
によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
n拡散領域、5,27 p-拡散領域、8 n+埋込拡散領域、9 ゲート電極、10 酸化膜、11 ソース電極、12 ドレイン電極、13 基板電極、16 半導体基板、17 埋込酸化膜、21 空乏層端、30 未空乏化領域、31 間隙、32 電解集中点、34,34a ポリシリコン層、35 絶縁層。
Claims (2)
- 主表面を有する基板と、
前記基板の主表面上に形成された第1導電型の半導体層と、
前記半導体層の表面に形成された第2導電型の第1の不純物拡散領域と、
前記第1の不純物拡散領域の表面に間隔をあけて形成された第1導電型の第2と第3の不純物拡散領域と、
前記第2の不純物拡散領域の表面に形成された第2導電型の第4の不純物拡散領域と、
前記第3の不純物拡散領域と間隔をあけて前記第1の不純物拡散領域の表面に形成された第1導電型の第5の不純物拡散領域と、
前記第2と第3の不純物拡散領域の間に位置する前記第1の不純物拡散領域の表面上に絶縁層を介在して形成された制御電極と、
前記第2と第4の不純物拡散領域の表面と接触して形成された第1の電極層と、
前記第3の不純物拡散領域の表面と接触して形成された第2の電極層と、
前記第5の不純物拡散領域の表面と接触して形成された第3の電極層と、
を備え、
前記第3と第5の不純物拡散領域の間に位置する前記第1の不純物拡散領域は、相対的に低濃度の第2導電型の不純物を含む低濃度領域と、相対的に高濃度の第2導電型の不純物を含み互いに間隔をあけて形成された複数の高濃度領域とを含む、高耐圧半導体装置。 - 前記第3の不純物拡散領域表面には、第2導電型の第6の不純物拡散領域が形成され、前記第2の電極層は前記第6の不純物拡散領域の表面と接触する、請求項1に記載の高耐圧半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008005954A JP4767265B2 (ja) | 2008-01-15 | 2008-01-15 | 高耐圧半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008005954A JP4767265B2 (ja) | 2008-01-15 | 2008-01-15 | 高耐圧半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004061059A Division JP4357323B2 (ja) | 2004-03-04 | 2004-03-04 | 高耐圧半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008135774A true JP2008135774A (ja) | 2008-06-12 |
JP4767265B2 JP4767265B2 (ja) | 2011-09-07 |
Family
ID=39560339
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008005954A Expired - Fee Related JP4767265B2 (ja) | 2008-01-15 | 2008-01-15 | 高耐圧半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4767265B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011040016A1 (en) * | 2009-09-29 | 2011-04-07 | Fuji Electric Systems Co., Ltd. | High voltage semiconductor device and driving circuit |
JP2011097021A (ja) * | 2009-09-30 | 2011-05-12 | Denso Corp | 半導体装置およびその製造方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02185067A (ja) * | 1989-01-12 | 1990-07-19 | Nissan Motor Co Ltd | 横型絶縁ゲートバイポーラトランジスタ |
JPH036862A (ja) * | 1989-06-05 | 1991-01-14 | Toshiba Corp | ゲートターンオフサイリスタ |
WO1994015365A1 (de) * | 1992-12-28 | 1994-07-07 | Daimler-Benz Aktiengesellschaft | Feldeffektgesteuertes halbleiterbauelement |
EP0615291A1 (en) * | 1993-03-10 | 1994-09-14 | Hitachi, Ltd. | A high breakdown voltage semiconductor device having a semi-insulating layer |
JPH06318696A (ja) * | 1993-03-10 | 1994-11-15 | Toshiba Corp | 横型高耐圧半導体素子 |
JPH0778965A (ja) * | 1993-09-06 | 1995-03-20 | Toshiba Corp | 高耐圧半導体素子 |
JPH08330570A (ja) * | 1995-06-01 | 1996-12-13 | Hitachi Ltd | 複合半導体装置及びそれを使った電力変換装置 |
-
2008
- 2008-01-15 JP JP2008005954A patent/JP4767265B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02185067A (ja) * | 1989-01-12 | 1990-07-19 | Nissan Motor Co Ltd | 横型絶縁ゲートバイポーラトランジスタ |
JPH036862A (ja) * | 1989-06-05 | 1991-01-14 | Toshiba Corp | ゲートターンオフサイリスタ |
WO1994015365A1 (de) * | 1992-12-28 | 1994-07-07 | Daimler-Benz Aktiengesellschaft | Feldeffektgesteuertes halbleiterbauelement |
EP0615291A1 (en) * | 1993-03-10 | 1994-09-14 | Hitachi, Ltd. | A high breakdown voltage semiconductor device having a semi-insulating layer |
JPH06318696A (ja) * | 1993-03-10 | 1994-11-15 | Toshiba Corp | 横型高耐圧半導体素子 |
JPH0778965A (ja) * | 1993-09-06 | 1995-03-20 | Toshiba Corp | 高耐圧半導体素子 |
JPH08330570A (ja) * | 1995-06-01 | 1996-12-13 | Hitachi Ltd | 複合半導体装置及びそれを使った電力変換装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011040016A1 (en) * | 2009-09-29 | 2011-04-07 | Fuji Electric Systems Co., Ltd. | High voltage semiconductor device and driving circuit |
CN102349156A (zh) * | 2009-09-29 | 2012-02-08 | 富士电机株式会社 | 高电压半导体器件和驱动电路 |
JP2012519371A (ja) * | 2009-09-29 | 2012-08-23 | 富士電機株式会社 | 高耐圧半導体装置および駆動回路 |
US8674729B2 (en) | 2009-09-29 | 2014-03-18 | Fuji Electric Co., Ltd. | High voltage semiconductor device and driving circuit |
JP2011097021A (ja) * | 2009-09-30 | 2011-05-12 | Denso Corp | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4767265B2 (ja) | 2011-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3581447B2 (ja) | 高耐圧半導体装置 | |
JP4450241B2 (ja) | 炭化珪素半導体装置の製造方法 | |
US7928505B2 (en) | Semiconductor device with vertical trench and lightly doped region | |
JP4568325B2 (ja) | 半導体装置及びその製造方法 | |
WO2013046537A1 (ja) | 縦型半導体素子を備えた半導体装置 | |
JP5280056B2 (ja) | Mos電界効果トランジスタ | |
JP5136578B2 (ja) | 半導体装置 | |
KR20120123159A (ko) | 전하 균형 전계 효과 트랜지스터 | |
JP2009065117A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2012009671A (ja) | 半導体装置およびその製造方法 | |
JP2010135677A (ja) | 半導体装置 | |
US20100090270A1 (en) | Trench mosfet with short channel formed by pn double epitaxial layers | |
JP2011204808A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2005142243A (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
JP2001077354A (ja) | 縦型絶縁ゲート半導体装置 | |
US7008865B2 (en) | Method of manufacturing a semiconductor device having a high breakdown voltage and low on-resistance | |
KR20090092718A (ko) | 반도체 장치 및 그 제조 방법 | |
KR101360070B1 (ko) | 반도체 소자 및 그 제조 방법 | |
JP2007294759A (ja) | 半導体装置およびその製造方法 | |
JP5442951B2 (ja) | 半導体装置の製造方法 | |
JP2009141185A (ja) | 半導体装置及びその製造方法 | |
JP4767265B2 (ja) | 高耐圧半導体装置 | |
JP4735067B2 (ja) | 絶縁ゲート型半導体装置 | |
JP2008103378A (ja) | 半導体装置とその製造方法 | |
KR20100079548A (ko) | 엘디모스 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101101 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110322 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110516 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110607 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110614 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140624 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |