JP4357323B2 - 高耐圧半導体装置 - Google Patents
高耐圧半導体装置 Download PDFInfo
- Publication number
- JP4357323B2 JP4357323B2 JP2004061059A JP2004061059A JP4357323B2 JP 4357323 B2 JP4357323 B2 JP 4357323B2 JP 2004061059 A JP2004061059 A JP 2004061059A JP 2004061059 A JP2004061059 A JP 2004061059A JP 4357323 B2 JP4357323 B2 JP 4357323B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion region
- semiconductor device
- layer
- voltage semiconductor
- high voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 187
- 238000009792 diffusion process Methods 0.000 claims description 287
- 239000012535 impurity Substances 0.000 claims description 72
- 239000000758 substrate Substances 0.000 claims description 33
- 230000015556 catabolic process Effects 0.000 description 76
- 238000010586 diagram Methods 0.000 description 33
- 230000004048 modification Effects 0.000 description 27
- 238000012986 modification Methods 0.000 description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 26
- 229920005591 polysilicon Polymers 0.000 description 26
- 230000000694 effects Effects 0.000 description 25
- 238000000034 method Methods 0.000 description 15
- 230000005684 electric field Effects 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000001737 promoting effect Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 235000004522 Pentaglottis sempervirens Nutrition 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 240000004050 Pentaglottis sempervirens Species 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
図1は、この発明の実施の形態1を示す部分断面図である。より具体的には、本発明をpチャネルMOSデバイスに適用した場合の実施の形態が示されている。図1を参照して、p型半導体基板1の主表面上にはn-層2が形成される。このn-層2を貫通してp型半導体基板1に到達するようにp拡散領域7が形成される。n-層2の表面にはpチャネルMOSトランジスタ14が形成される。このpチャネルMOSトランジスタ14は、p-拡散領域5と、p+拡散領域3と、ゲート電極9とを備える。ゲート電極9は、p-拡散領域5とp+拡散領域3との間に位置するn-層2の表面上に酸化膜10を介在して形成される。
次に、図7および図8を用いて、この発明の実施の形態2について説明する。図7は、この発明の実施の形態2における高耐圧半導体装置を示す部分断面図である。
次に、図9および図10を用いて、この発明の実施の形態3について説明する。図9は、この発明の実施の形態3における高耐圧半導体装置を示す部分断面図である。
次に、図11〜図13を用いて、実施の形態4について説明する。図11は、この発明の実施の形態4における高耐圧半導体装置を示す部分断面斜視図である。
次に、図14および図15を用いて、この発明の実施の形態5について説明する。図14は、この発明の実施の形態5における高耐圧半導体装置を示す部分断面図である。より具体的には、本発明をIGBTに適用した場合の実施の形態が示されている。図14を参照して、この実施の形態5における高耐圧半導体装置と、図11に示される高耐圧半導体装置との相違は、n+埋込拡散領域8が形成されているか否かである。
次に、図16および図17を用いて、この発明の実施の形態6について説明する。図16は、この発明の実施の形態6における高耐圧半導体装置を示す部分断面図である。
次に、図18〜図21を用いて、この発明の実施の形態7について説明する。図18は、この発明の実施の形態7における高耐圧半導体装置を示す断面図である。より具体的には、本発明をnチャネルMOSデバイスに適用した場合の実施の形態が示されている。
次に、図22および図23を用いて、この発明の実施の形態8について説明する。図22は、この発明の実施の形態8における高耐圧半導体装置を示す部分断面図である。図22を参照して、図18に示される高耐圧半導体装置と異なるのは、n+拡散領域15a直下に位置するn-層2の底部領域にn拡散領域23aが形成されている点である。それ以外の構造に関しては、図18に示される高耐圧半導体装置と同様である。
次に、図24および図25を用いて、この発明の実施の形態9について説明する。図24は、この発明の実施の形態9における高耐圧半導体装置を示す部分断面図である。
次に、図26を用いて、この発明の実施の形態10について説明する。図26は、この発明の実施の形態10における高耐圧半導体装置を示す部分断面図である。より具体的には、本発明の思想をpチャネルESTに適用した場合の実施の形態が示されている。
次に、図27を用いて、この発明の実施の形態11について説明する。図11は、この発明の実施の形態11における高耐圧半導体装置を示す断面図である。図27を参照して、この実施の形態11における高耐圧半導体装置と、図26に示される実施の形態10における高耐圧半導体装置との構造上の違いは、n+拡散領域41がp+拡散領域29bの代わりに形成されていることである。それ以外の構造に関しては上記の実施の形態10における高耐圧半導体装置と同様である。
まず図28を用いて、第1の変形例について説明する。図28は、p拡散領域20の第1の変形例を示す部分拡大断面図である。図28を参照して、p拡散領域20aとp-拡散領域5aとは交互に配置され、各々の拡散深さはほぼ等しいものとなっている。このような構造の場合も、図1に示される場合とほぼ同様の効果が得られる。
次に、図29を用いて、第2の変形例について説明する。図29は、p拡散領域20の第2の変形例を示す部分拡大断面図である。
次に、図30を用いて、p拡散領域20の第3の変形例について説明する。図30は、p拡散領域20の第3の変形例を示す部分拡大断面図である。
次に、図31を用いて、p拡散領域20の第4の変形例について説明する。図31は、p拡散領域20の第4の変形例を示す部分拡大断面図である。
次に、図32を用いて、p拡散領域20の第5の変形例について説明する。図32は、p拡散領域20の第5の変形例を示す部分拡大断面図である。
Claims (1)
- 主表面を有する基板と、
前記基板の主表面上に形成された第1導電型の半導体層と、
前記半導体層の表面に形成された第2導電型の第1の不純物拡散領域と、
前記第1の不純物拡散領域と間隔をあけて前記半導体層内に間隙部を残して形成された第2導電型の第2の不純物拡散領域と、
前記第1と第2の不純物拡散領域間に位置する前記半導体層の表面上に絶縁層を介在して形成された制御電極と、
前記制御電極から離れた側の前記第2の不純物拡散領域の端部と連なる第2導電型の第3の不純物拡散領域と、
前記第1の不純物拡散領域の表面と前記第1の不純物拡散領域の近傍に位置する前記半導体層の表面との双方に接触して形成された第1の主電極と、
前記第3の不純物拡散領域表面に形成された第1導電型の第4の不純物拡散領域と、
前記第3の不純物拡散領域の表面と前記第4の不純物拡散領域の表面との双方に接触して形成された第2の主電極と、
を備え、
前記第2の不純物拡散領域の表面には、前記半導体層に含まれる第1導電型の不純物と同程度の濃度の第1導電型の不純物を含む第1導電型の第5の不純物拡散領域が形成され、前記第2の不純物拡散領域は側部に前記間隙部を有し、前記第5の不純物拡散領域は前記間隙部を介して前記半導体層と接続される、高耐圧半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004061059A JP4357323B2 (ja) | 2004-03-04 | 2004-03-04 | 高耐圧半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004061059A JP4357323B2 (ja) | 2004-03-04 | 2004-03-04 | 高耐圧半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21352395A Division JP3581447B2 (ja) | 1995-08-22 | 1995-08-22 | 高耐圧半導体装置 |
Related Child Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008005954A Division JP4767265B2 (ja) | 2008-01-15 | 2008-01-15 | 高耐圧半導体装置 |
JP2008005953A Division JP4767264B2 (ja) | 2008-01-15 | 2008-01-15 | 高耐圧半導体装置 |
JP2008180429A Division JP2008294458A (ja) | 2008-07-10 | 2008-07-10 | 高耐圧半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004200716A JP2004200716A (ja) | 2004-07-15 |
JP4357323B2 true JP4357323B2 (ja) | 2009-11-04 |
Family
ID=32768262
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004061059A Expired - Fee Related JP4357323B2 (ja) | 2004-03-04 | 2004-03-04 | 高耐圧半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4357323B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5307973B2 (ja) * | 2006-02-24 | 2013-10-02 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 半導体装置 |
-
2004
- 2004-03-04 JP JP2004061059A patent/JP4357323B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004200716A (ja) | 2004-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3581447B2 (ja) | 高耐圧半導体装置 | |
JP4450241B2 (ja) | 炭化珪素半導体装置の製造方法 | |
KR101296984B1 (ko) | 전하 균형 전계 효과 트랜지스터 | |
KR100859701B1 (ko) | 고전압 수평형 디모스 트랜지스터 및 그 제조 방법 | |
US7928505B2 (en) | Semiconductor device with vertical trench and lightly doped region | |
TWI524522B (zh) | 帶有累積增益植入物之橫向雙擴散金屬氧化物半導體及其製造方法 | |
KR20040033313A (ko) | 셀 트렌치 게이트 전계 효과 트렌지스터 및 그 제조 방법 | |
JP2009065117A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2012009671A (ja) | 半導体装置およびその製造方法 | |
US20100090270A1 (en) | Trench mosfet with short channel formed by pn double epitaxial layers | |
JP2001077354A (ja) | 縦型絶縁ゲート半導体装置 | |
JP2001085688A (ja) | 半導体装置及びその製造方法 | |
JP2005142243A (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
CN111725071B (zh) | 一种硅基结型积累层和缓冲层横向双扩散场效应晶体管及其制作方法 | |
US7008865B2 (en) | Method of manufacturing a semiconductor device having a high breakdown voltage and low on-resistance | |
KR20090092718A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2007294759A (ja) | 半導体装置およびその製造方法 | |
JP5442951B2 (ja) | 半導体装置の製造方法 | |
JP4735067B2 (ja) | 絶縁ゲート型半導体装置 | |
JP2004158680A (ja) | 半導体装置およびその製造方法 | |
JP4767265B2 (ja) | 高耐圧半導体装置 | |
JP2008103378A (ja) | 半導体装置とその製造方法 | |
KR20100079548A (ko) | 엘디모스 및 그 제조 방법 | |
JP2009038214A (ja) | 半導体装置 | |
JP2008294458A (ja) | 高耐圧半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071113 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080212 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080513 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090623 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090804 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130814 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |