JP2008125590A - 内視鏡装置 - Google Patents

Abstract

【課題】撮像信号に対する相関二重サンプリング処理を最適に行うことができ、且つ、信号品質の低下を防ぐことが可能な内視鏡装置を提供する。
【解決手段】電子内視鏡５０と、電子内視鏡５０と信号のやり取りを行う外部制御装置３０とを有する内視鏡装置であって、電子内視鏡５０は、撮像素子１１を含む先端部１０と、先端部１０と外部制御装置３０とを接続するための配線が収容されるケーブル２０とから構成され、先端部１０は、撮像素子１１から出力されるアナログ信号に対して相関二重サンプリング処理を行うＣＤＳ回路１２と、相関二重サンプリング処理後のアナログ信号をデジタル信号に変換するＡ／Ｄ変換部１４とを含む。
【選択図】図１

Description

本発明は、電子内視鏡と、前記電子内視鏡と信号のやり取りを行う外部制御装置とを有する内視鏡装置に関する。

図３は、従来の内視鏡装置の概略構成を示す図である。
図３に示す内視鏡装置は、体内に挿入される部分となる内視鏡１００と、内視鏡１００内の電気素子との信号のやり取りを行う外部制御装置４００とを備え、内視鏡１００が外部制御装置４００に図示しないコネクタを介して接続されて用いられる。

内視鏡１００は、その先端に設けられ、撮像素子２０１を含む各種電気素子が内蔵される先端部２００と、先端部２００内の電気素子と外部制御装置４００とを接続するための配線が収容される収容部であるケーブル３００とから構成される。通常、観察する部位によりケーブル３００の長さが異なるものが用意され、観察する部位に応じて長さが選べるようになっている。

撮像素子２０１は、半導体基板表面に形成された複数の光電変換素子と、複数の光電変換素子の各々で発生した電荷を垂直方向に転送する垂直電荷転送部（ＶＣＣＤ）と、ＶＣＣＤを転送されてきた電荷を垂直方向に直交する水平方向に転送する水平電荷転送部（ＨＣＣＤ）と、ＨＣＣＤを転送された電荷に応じた信号を出力する出力アンプとを備える。

外部制御装置４００は、撮像素子２０１から出力されるアナログの撮像信号に相関二重サンプリング処理を施すＣＤＳ回路４０１と、ＣＤＳ回路４０１の出力信号を増幅するＰＧＡ（Programmable Gain Amplifier）４０２と、ＰＧＡ４０２の出力信号をデジタル信号に変換するＡ／Ｄ変換部４０３と、Ａ／Ｄ変換後のデジタル信号に、γ補正処理やホワイトバランス調整処理等のデジタル信号処理を行ってビデオデータを生成する信号処理部４０４と、撮像素子２０１のＶＣＣＤを駆動するためのＶ駆動信号をＶＣＣＤに入力するＶ駆動部４０６と、撮像素子２０１のＨＣＣＤを駆動するためのＨ駆動信号をＨＣＣＤに入力するＨ駆動部４０７と、ＣＤＳ回路４０１、Ｖ駆動部４０６、及びＨ駆動部４０７の各々の動作タイミングを決定するためのタイミング信号を生成し、これをＣＤＳ回路４０１、Ｖ駆動部４０６、及びＨ駆動部４０７の各々に入力するタイミングジェネレータ（ＴＧ）４０５とを備える。

ＣＤＳ回路４０１では、撮像素子２０１の出力信号がクランプされると共に、画像情報が含まれる信号成分がサンプルホールドされる。クランプ及びサンプルホールドは、ＴＧ４０５から入力されるタイミング信号に基づいて行われ、この相関二重サンプリングにより、撮像信号内のノイズが良好に低減される。

信号処理部４０４で生成されたビデオデータに基づく動画は、外部制御装置４００に接続されたモニタ５００にて確認可能となっている。

ＣＤＳ４０１にて撮像素子２０１から出力される撮像信号をクランプし、サンプルホールドするためには、非常に正確なタイミング合わせが必要となるが、図３に示した内視鏡装置では、ケーブル３００の長さが数１０ｃｍ〜数ｍあり、そこに遅延時間が存在してしまう。このため、ＣＤＳ回路４０１にて撮像信号をクランプし、サンプルホールドするタイミングがずれ、ＣＤＳ回路４０１を有効に動作させることができなくなってしまう。

撮像素子２０１から出力される撮像信号は、図４に示すように、リセットパルス部２０２、フィードスルー部２０３、及びデータ部２０４からなり、非常に複雑な曲線をなしている。このような波形が数１０ＭＨｚの周期で繰り返し出力されるので、その帯域幅は非常に広帯域となる。図３に示す構成では、撮像素子２０１からＣＤＳ回路４０１までの距離が非常に長くなり、非常に広帯域な撮像信号を伝送するには不向きである。

具体的には、長い伝送線路に存在する寄生成分（抵抗、容量）により伝送帯域が狭くなり、撮像信号が図５のようにフィードスルー部及びデータ部の平坦性が得られなくなって、クランプ及びサンプルホールドのタイミングが非常に難しくなる。更に、クランプ及びサンプルホールドするためのパルスに存在するジッターの影響を受け、相関二重サンプリング処理が正確に実行できなくなる可能性もある。近年の高画素化の動きに伴い、ＨＣＣＤやＶＣＣＤの駆動速度が高速化しており、撮像信号はより広帯域化している。このため、撮像素子２０１からＣＤＳ回路４０１までの伝送路において信号帯域を確保することは非常に重要となってきている。

そこで、この信号帯域を確保するために、特許文献１に開示された構成を利用することが好ましい。特許文献１に開示された内視鏡装置は、図３に示す先端部２００内にＣＤＳ回路４０１を内蔵したものであり、これにより、信号帯域を十分に確保することが可能となる。

特公平３−７５１１１８号公報

しかし、図３において、先端部２００にＣＤＳ回路４０１を内蔵した構成としても、撮像素子２０１から出力されたアナログの撮像信号を、数１０ｃｍ〜数ｍあるケーブル３００を介して長距離伝送するため、この伝送中に信号の品質が低下する恐れがある。

本発明は、上記事情に鑑みてなされたものであり、撮像信号に対する相関二重サンプリング処理を最適に行うことができ、且つ、信号品質の低下を防ぐことが可能な内視鏡装置を提供することを目的とする。

本発明の内視鏡装置は、電子内視鏡と、前記電子内視鏡と信号のやり取りを行う外部制御装置とを有する内視鏡装置であって、前記電子内視鏡は、撮像素子を含む先端部と、前記先端部と前記外部制御装置とを接続するための配線が収容される収容部とから構成され、前記先端部は、前記撮像素子から出力されるアナログ信号に対して相関二重サンプリング処理を行う相関二重サンプリング処理手段と、前記相関二重サンプリング処理後のアナログ信号をデジタル信号に変換するＡ／Ｄ変換手段とを含む。

本発明の内視鏡装置は、前記先端部が、前記Ａ／Ｄ変換手段からパラレルで出力される複数ビットのデジタル信号をシリアル信号に変換する先端部側パラレルシリアル変換手段と、前記シリアル信号を前記外部制御装置に前記配線を介して送信する送信手段とを含み、前記外部制御装置が、前記送信手段から送信されてきた前記シリアル信号を受信する受信手段と、前記受信手段で受信したシリアル信号をパラレル信号に変換して前記Ａ／Ｄ変換後のデジタル信号を復元する外部制御装置側シリアルパラレル変換手段とを含む。

本発明の内視鏡装置は、前記撮像素子が、複数の光電変換素子と、前記複数の光電変換素子の各々で発生した電荷を垂直方向に転送する垂直電荷転送部と、前記垂直電荷転送部を転送された電荷を前記垂直方向に直交する水平方向に転送する水平電荷転送部とを含み、前記先端部が、前記水平電荷転送部を駆動するための複数相の水平駆動信号を前記水平電荷転送部に入力して前記水平電荷転送部を駆動する水平駆動手段を含む。

本発明の内視鏡装置は、前記外部制御装置が、前記垂直電荷転送部を駆動するための垂直駆動信号を前記垂直電荷転送部に入力して前記垂直電荷転送部を駆動する垂直駆動手段を含む。

本発明の内視鏡装置は、前記外部制御装置が、前記複数相の水平駆動信号を前記水平駆動手段が出力すべきタイミングを決定するための複数のタイミング信号を生成するタイミング信号生成手段と、前記タイミング信号生成手段からパラレル出力される前記複数のタイミング信号をシリアル信号に変換する外部制御装置側パラレルシリアル変換手段と、前記外部制御装置側パラレルシリアル変換手段で変換されたシリアル信号を前記先端部に前記配線を介して送信する送信手段とを含み、前記先端部が、前記送信手段から送信されてきた前記シリアル信号を受信する受信手段と、前記受信手段で受信されたシリアル信号をパラレル信号に変換して前記複数のタイミング信号を復元する先端部側シリアルパラレル変換手段とを含み、前記水平駆動手段が、前記復元された複数のタイミング信号にしたがって前記水平駆動信号を出力する。

本発明の内視鏡装置は、前記先端部内の前記撮像素子以外の構成要素が同一チップに集積化されたものである。

本発明によれば、撮像信号に対する相関二重サンプリング処理を最適に行うことができ、且つ、信号品質の低下を防ぐことが可能な内視鏡装置を提供することができる。

以下、本発明の実施形態について図面を参照して説明する。

（第一実施形態）
図１は、第一実施形態の内視鏡装置の概略構成を示す図である。
図１に示す内視鏡装置は、体内に挿入される部分となる内視鏡５０と、内視鏡５０内の電気素子との信号のやり取りを行う外部制御装置３０とを備え、内視鏡５０が外部制御装置３０に図示しないコネクタを介して接続されて用いられる。

内視鏡５０は、その先端に設けられ、撮像素子１１を含む各種電気素子が内蔵される先端部１０と、先端部１０内の電気素子と外部制御装置３０とを接続するための配線が収容される収容部であるケーブル２０とから構成される。観察する部位によりケーブル２０の長さが異なるものが用意され、観察する部位に応じて長さが選べるようになっている。ケーブル２０内には、観察対象を照明する光を先端部１０に供給するための光ファイバ等も収容される。

撮像素子１１は、半導体基板表面に形成された複数の光電変換素子と、複数の光電変換素子の各々の側部に配置され、複数の光電変換素子の各々で発生した電荷を垂直方向に転送する垂直電荷転送部（ＶＣＣＤ）と、ＶＣＣＤを転送されてきた電荷を垂直方向に直交する水平方向に転送する水平電荷転送部（ＨＣＣＤ）と、ＨＣＣＤを転送された電荷に応じた信号を出力する出力アンプとを備える。ＶＣＣＤは、例えば８相のＶ駆動信号で駆動され、ＨＣＣＤは複数相（例えば４相）のＨ駆動信号で駆動される。

先端部１０は、撮像素子１１と、撮像素子１１から出力されるアナログの撮像信号に相関二重サンプリング処理を施すＣＤＳ回路１２と、ＣＤＳ回路１２の出力信号を増幅するＰＧＡ１３と、ＰＧＡ１３の出力信号を複数ビットのデジタル信号に変換してパラレル出力するＡ／Ｄ変換部１４と、Ａ／Ｄ変換部１４から出力される複数ビットのデジタル信号をシリアル信号に変換するパラレルシリアル変換部（ＰＳ変換部）１５と、ＰＳ変換部１５で変換されたシリアル信号を、配線を介して外部制御装置３０に送信する送信部１６とを備える。

先端部１０内の撮像素子１１とＣＤＳ回路１２との距離、ＣＤＳ回路１２とＡ／Ｄ変換部１４との距離は、それぞれ、ケーブル２０の長さよりも十分に短く、ＣＤＳ回路１２は撮像素子１１に近接して配置され、Ａ／Ｄ変換部１４はＣＤＳ回路１２に近接して配置されている。

ＣＤＳ回路１２では、撮像素子１１の出力信号がクランプされると共に、画像情報が含まれる信号成分がサンプルホールドされる。クランプ及びサンプルホールドは、ＴＧ３４から入力されるタイミング信号に基づいて行われ、この相関二重サンプリングにより、撮像信号内のノイズが良好に低減される。

送信部１６は、外部制御装置３０の受信部３１と配線で接続され、デジタル信号の長距離伝送に適した技術として周知のＬＶＤＳ（Low Voltage Differential Signal）技術に基づいて信号を送信するものであり、ＰＳ変換部１５から入力されたシリアル信号を、配線を介して受信部３１に送信する。受信部３１のインピーダンスが１００Ω程度とすると、シングルエンド５０Ωのケーブルや１００Ωのツイストベア線を配線に用いることで、信号品質を劣化させずに伝送が可能である。

外部制御装置３０は、ＬＶＤＳ技術に基づく通信を行う受信部であって、送信部１６から送信されてきたシリアル信号を受信する受信部３１と、受信部３１で受信したシリアル信号をパラレル信号に変換して、Ａ／Ｄ変換部１４から出力される複数ビットの撮像信号を復元するシリアルパラレル（ＳＰ）変換部３２と、ＳＰ変換部３２で復元された複数ビットの撮像信号に、γ補正処理やホワイトバランス調整処理等のデジタル信号処理を行ってビデオデータを生成する信号処理部３３とを備える。

信号処理部３３で生成されたビデオデータに基づく動画は、外部制御装置３０に接続されたモニタ４０にて確認可能となっている。

外部制御装置３０は、更に、撮像素子１１のＶＣＣＤを駆動するための８相のＶ駆動信号をそれぞれＶＣＣＤに入力してＶＣＣＤを駆動するＶ駆動部３５と、撮像素子１１のＨＣＣＤを駆動するための４相のＨ駆動信号をそれぞれＨＣＣＤに入力してＨＣＣＤを駆動するＨ駆動部３６と、タイミングジェネレータ（ＴＧ）３４とを備える。

Ｖ駆動部３５は、ＴＧ３４から入力されるタイミング信号にしたがって、所定のタイミングで所定のレベルの８相のＶ駆動信号をＶＣＣＤの駆動電極に入力する。

Ｈ駆動部３６は、ＴＧ３４から入力されるタイミング信号にしたがって、所定のタイミングで所定のレベルの４相のＨ駆動信号をＨＣＣＤの駆動電極に入力する。

ＴＧ３４は、ＣＤＳ回路１２、Ｖ駆動部３５、及びＨ駆動部３６の各々の動作タイミングを決定するためのタイミング信号を生成する。ＴＧ３４で生成されたタイミング信号のうち、Ｈ駆動部３６からＨＣＣＤに入力すべき４相のＨ駆動信号の各々に対応した４つのタイミング信号は、パラレル出力されてＨ駆動部３６に入力される。ＴＧ３４で生成されたタイミング信号のうち、Ｖ駆動部３５からＶＣＣＤに入力すべき８相のＶ駆動信号の各々に対応した８つのタイミング信号は、パラレル出力されてＶ駆動部３５に入力される。

ＣＤＳ回路１２、ＰＧＡ１３、Ａ／Ｄ変換部１４、ＰＳ変換部１５、及び送信部１６は、それぞれが同一シリコン基板上に集積化されたＩＣ（Integrated Circuit）となっている。これにより、先端部１０の小型化が実現されている。先端部１０内のＩＣは、一般的なＣＭＯＳプロセスを使ってＩＣ化される。

受信部３１、ＳＰ変換部３２、ＴＧ３４、Ｖ駆動部３５、及びＨ駆動部３６は、それぞれが同一シリコン基板上に集積化されたＩＣとなっている。外部制御装置３０内のＩＣは、Ｖ駆動部３５が−８Ｖ〜１５Ｖまでの電圧を出力するため、一般的なＣＭＯＳプロセスでは実現できず、耐圧３０Ｖ以上の高耐圧ＣＭＯＳプロセスでＩＣ化する必要がある。このため、外部制御装置３０内のＩＣは、一般的なＣＭＯＳプロセスと高耐圧ＣＭＯＳプロセスとの混載プロセスによりＩＣ化される。

以上のように構成された内視鏡装置の動作を説明する。
撮像時、ＶＣＣＤの駆動タイミングを決定するタイミング信号がＶ駆動部３５に入力され、Ｖ駆動部３５から撮像素子１１にＶ駆動信号が入力される。又、ＨＣＣＤの駆動タイミングを決定するタイミング信号が、Ｈ駆動部３６に入力され、Ｈ駆動部３６から撮像素子１１にＨ駆動信号が入力される。このＶ駆動信号とＨ駆動信号により、撮像素子からは、露光中に光電変換素子に蓄積された電荷に応じたアナログの撮像信号が出力される。この撮像信号はＣＤＳ回路１２で相関二重サンプリング処理された後、ＰＧＡ１３にて増幅され、Ａ／Ｄ変換部１４にて複数ビットのデジタル信号に変換される。複数ビットのデジタル信号は、シリアル信号に変換された後、送信部１６から受信部３１へと送信される。受信部３１で受信されたシリアル信号はパラレル信号に変換され、各種信号処理が行われた後、信号処理後のビデオデータに基づく画像がモニタ４０に表示される。

図１に示した構成の内視鏡装置によれば、ＣＤＳ回路１２を撮像素子１１が内蔵される先端部１０内に設けているため、撮像素子１１とＣＤＳ回路１２との距離を極力小さくすることができる。このため、ＣＤＳ回路１２にて、撮像信号をクランプし、サンプリングホールドするタイミングがずれるのを抑制することができ、相関二重サンプリング処理を最適に行うことができる。

又、図１に示した構成の内視鏡装置によれば、Ａ／Ｄ変換部１４を撮像素子１１が内蔵される先端部１０内に設けているため、アナログの撮像信号が伝送される距離を極力短くすることができる。このため、アナログ信号が長距離伝送されることによる信号品質の劣化を防ぐことができる。

又、図１に示した構成の内視鏡装置によれば、Ａ／Ｄ変換部１４から出力される複数ビットの撮像信号がシリアル信号に変換されてから外部制御装置３０に送信されるため、Ａ／Ｄ変換部１４から出力される撮像信号のビット数がいくつであっても、送信部１６と受信部３１を接続する配線を２本にすることができ、ケーブル径を細くすることができる。

尚、図１においてＰＳ変換部１５と送信部１６と受信部３１とＳＰ変換部３２を削除し、Ａ／Ｄ変換部１４と信号処理部３３とを配線で直接接続する構成としても、本発明の課題を解決することは可能である。

（第二実施形態）
図１に示した構成では、撮像素子１１とＶ駆動部３５との距離、及び、撮像素子１１とＨ駆動部３６との距離が長くなるため、撮像素子１１とＶ駆動部３５との間の寄生成分の影響や、撮像素子１１とＨ駆動部３６との間の寄生成分の影響によって、撮像素子１１のＶＣＣＤとＨＣＣＤを良好に駆動することができなくなる可能性がある。そこで、本実施形態では、Ｖ駆動部３５とＨ駆動部３６を先端部１０内に設けることで、撮像素子１１の駆動を良好に行うことを可能にしている。

図２は、第二実施形態の内視鏡装置の概略構成を示す図である。図２において図１と同じ構成には同一符号を付してある。
図２に示す内視鏡装置は、図１の先端部１０内に、Ｖ駆動部３５と、Ｈ駆動部３６と、シリアルパラレル（ＳＰ）変換部４３，４５と、受信部４２，４４とを追加し、図１の外部制御装置３０内に、Ｖ駆動部３５及びＨ駆動部３６の代わりに、パラレルシリアル（ＰＳ）変換部３７，３８と、送信部３９，４１とを追加した構成となっている。

先端部１０内の撮像素子１１とＶ駆動部３５との距離、撮像素子１１とＨ駆動部３６との距離は、それぞれ、ケーブル２０の長さよりも十分に短く、Ｖ駆動部３５及びＨ駆動部３６は、それぞれ撮像素子１１に近接して配置されている。

ＰＳ変換部３７は、ＴＧ３４からパラレル出力されるＶ駆動部３５に供給されるべきタイミング信号をシリアル信号に変換する。

送信部３９は、先端部１０の受信部４２と配線で接続され、ＬＶＤＳ技術に基づいて信号を送信するものであり、ＰＳ変換部３７から入力されたシリアル信号を、配線を介して受信部４２に送信する。受信部４２のインピーダンスが１００Ω程度とすると、シングルエンド５０Ωのケーブルや１００Ωのツイストベア線を配線に用いることで、信号品質を劣化させずに伝送が可能である。

ＰＳ変換部３８は、ＴＧ３４からパラレル出力されるＨ駆動部３６に供給されるべきタイミング信号をシリアル信号に変換する。

送信部４１は、先端部１０の受信部４４と配線で接続され、ＬＶＤＳ技術に基づいて信号を送信するものであり、ＰＳ変換部３８から入力されたシリアル信号を、配線を介して受信部４４に送信する。受信部４４のインピーダンスが１００Ω程度とすると、シングルエンド５０Ωのケーブルや１００Ωのツイストベア線を配線に用いることで、信号品質を劣化させずに伝送が可能である。

受信部４２は、ＬＶＤＳ技術に基づく通信を行うものであり、送信部３９から送信されてきたシリアル信号を受信する。

ＳＰ変換部４３は、受信部４２で受信したシリアル信号をパラレル信号に変換して、ＴＧ３４で生成されてＰＳ変換部３７に入力されたタイミング信号を復元する。

Ｖ駆動部３５は、ＳＰ変換部４３で復元されたタイミング信号にしたがって、所定のタイミングで所定のレベルの８相のＶ駆動信号をＶＣＣＤの駆動電極に入力して、ＶＣＣＤを駆動する。

受信部４４は、ＬＶＤＳ技術に基づく通信を行うものであり、送信部４１から送信されてきたシリアル信号を受信する。

ＳＰ変換部４５は、受信部４４で受信したシリアル信号をパラレル信号に変換して、ＴＧ３４で生成されてＰＳ変換部３８に入力されたタイミング信号を復元する。

Ｈ駆動部３６は、ＳＰ変換部４５で復元されたタイミング信号にしたがって、所定のタイミングで所定のレベルの４相のＨ駆動信号をＨＣＣＤの駆動電極に入力して、ＨＣＣＤを駆動する。

ＣＤＳ回路１２、ＰＧＡ１３、Ａ／Ｄ変換部１４、ＰＳ変換部１５、送信部１６、Ｖ駆動部３５、Ｈ駆動部３６、ＳＰ変換部４３，４５、及び受信部４２，４４は、それぞれが同一シリコン基板上に集積化されたＩＣ（Integrated Circuit）となっている。これにより、小型化が実現されている。先端部１０内のＩＣは、Ｖ駆動部３５が−８Ｖ〜１５Ｖまでの電圧を出力するため、一般的なＣＭＯＳプロセスでは実現できず、耐圧３０Ｖ以上の高耐圧ＣＭＯＳプロセスでＩＣ化する必要がある。このため、先端部１０内のＩＣは、一般的なＣＭＯＳプロセスと高耐圧ＣＭＯＳプロセスとの混載プロセスによりＩＣ化される。

受信部３１、ＳＰ変換部３２、ＴＧ３４、ＰＳ変換部３７，３８、及び送信部３９，４１は、それぞれが同一シリコン基板上に集積化されたＩＣとなっている。外部制御装置３０内のＩＣは、一般的なＣＭＯＳプロセスを使ってＩＣ化される。

以上のように構成された内視鏡装置の動作を説明する。
撮像時、ＶＣＣＤの駆動タイミングを決定するタイミング信号がシリアル信号に変換され、これが外部制御装置３０から先端部１０へと送信され、先端部１０の受信部４２で受信されたシリアル信号がパラレル信号に変換され、このパラレル信号にしたがって、Ｖ駆動部３５から撮像素子１１にＶ駆動信号が入力される。又、ＨＣＣＤの駆動タイミングを決定するタイミング信号がシリアル信号に変換され、これが外部制御装置３０から先端部１０へと送信され、先端部１０の受信部４４で受信されたシリアル信号がパラレル信号に変換され、このパラレル信号にしたがって、Ｈ駆動部３６から撮像素子１１にＨ駆動信号が入力される。このＶ駆動信号とＨ駆動信号により、撮像素子からは、露光中に光電変換素子に蓄積された電荷に応じたアナログの撮像信号が出力される。この後の動作は、第一実施形態と同様である。

以上のように、図２に示した構成の内視鏡装置によれば、Ｈ駆動部３６を撮像素子１１が内蔵される先端部１０内に設けているため、撮像素子１１とＨ駆動部３６との距離を極力小さくすることができる。このため、撮像素子１１とＨ駆動部３６との間の伝送線路に存在する寄生成分を極力小さくすることができ、Ｈ転送パルスの波形が鈍るのを防ぐことができる。この結果、Ｈ駆動部３６を外部制御装置３０に内蔵する場合に比べて、Ｈ転送パルスの立ち上がり時間と立ち下がり時間を早くすることができ、転送効率を向上させることができる。

又、Ｈ駆動部３６から出力されるＨ転送パルスは、ＣＤＳ回路１２に供給されるタイミング信号（クランプパルスやサンプルホールドパルス）と連動するため、その出力タイミングを厳しく管理する必要がある。図２に示す構成によれば、Ｈ駆動部３６が撮像素子１１の直近に配置されるため、Ｈ転送パルスの出力タイミングがずれるのを防ぐことができ、ＣＤＳ回路１２にて相関二重サンプリング処理を最適に行うことができる。

又、図２に示した構成の内視鏡装置によれば、Ｖ駆動部３５を撮像素子１１が内蔵される先端部１０内に設けているため、撮像素子１１とＶ駆動部３５との距離を極力小さくすることができる。このため、撮像素子１１とＶ駆動部３５との間の伝送線路に存在する寄生成分を極力小さくすることができ、Ｖ転送パルスの波形が鈍るのを防ぐことができる。この結果、Ｖ駆動部３５を外部制御装置３０に内蔵する場合に比べて、Ｖ転送パルスの立ち上がり時間と立ち下がり時間を早くすることができ、転送効率を向上させることができる。

尚、図２に示した内視鏡装置では、Ｖ駆動部３５を、先端部１０ではなく外部制御装置３０内に設けることが好ましい。これは以下の理由（１）〜（３）による。

（１）ＶＣＣＤの駆動電極は、数１０００ｐＦ程度の容量性負荷であり、Ｖ駆動部３５とＶＣＣＤとの間の伝送線路に存在する寄生容量に比べて遥かに大きいため、寄生容量の影響をほとんど受けることなくＶＣＣＤを駆動することができる。
（２）Ｖ駆動部３５の出力オン抵抗値は約６０Ωであり、Ｖ駆動部３５とＶＣＣＤとの間の伝送線路に寄生抵抗が存在していたとしても高々数Ωであるため、こちらもほとんど影響を受けることなくＶＣＣＤを駆動することができる。

（３）Ｖ駆動部３５は、高耐圧ＣＭＯＳプロセスで形成する必要があるが、高耐圧ＣＭＯＳプロセスでは、高耐圧を得るための最小ゲート幅が一般のＣＭＯＳプロセスに比べて太いため、回路サイズが大きくなってしまう。

つまり、Ｖ駆動部３５は、先端部１０に設けなくても伝送線路の寄生成分の影響が小さく、又、先端部１０に設けた場合には内視鏡５０の小型化を阻害してしまうため、外部制御装置３０内に設けることが好ましい。一方、Ｈ駆動部３６は、Ｖ駆動部３５に比べて寄生成分の影響が大きく、又、回路サイズも小さいため、先端部１０内に設けることが好ましい。このように、先端部１０内にＨ駆動部３６を設け、外部制御装置３０内にＶ駆動部３５を設けることで、転送効率の低下を招くことなく、極力小型化した内視鏡を実現することが可能となる。

Ｖ駆動部３５を外部制御装置３０内に設ける場合には、ＳＰ変換部４３、受信部４２、送信部３９、及びＰＳ変換部３７はもちろん省略可能である。

又、図２に示した構成の内視鏡装置によれば、Ｈ駆動部３６に入力されるタイミング信号が、シリアル信号に変換された上で外部制御装置３０から先端部１０に送信されるため、ＴＧ３４からＨ駆動部３６に供給すべきタイミング信号の数がいくつであっても、ＴＧ３４とＨ駆動部３６とを接続する配線のうち、ケーブル２０内に収容される配線を２本にすることができる。近年、ＨＣＣＤの駆動電極の多数化が進み、６電極や８電極のものが主流であり、これに合わせてタイミング信号の数も６つや８つとなっているが、このような場合でも、Ｈ駆動部３６に供給するタイミング信号を外部制御装置３０から先端部１０へ伝送するための配線は常に２つにすることができ、ケーブル径を細くすることができる。

又、図２に示した構成の内視鏡装置によれば、Ｖ駆動部３５に入力されるタイミング信号が、シリアル信号に変換された上で外部制御装置３０から先端部１０に送信されるため、ＴＧ３４からＶ駆動部３５に供給すべきタイミング信号の数がいくつであっても、ＴＧ３４とＶ駆動部３５とを接続する配線のうち、ケーブル２０内に収容される配線を２本にすることができる。ＶＣＣＤの駆動電極の数はＨＣＣＤに比べて多いため、ケーブル２０の細径化により貢献できる。

尚、図２の構成では、ケーブル２０を細くするために、ＳＰ変換部４３，４５と受信部４２，４４と送信部３９，４１とＰＳ変換部３７，３８とを設けているが、ケーブル２０の細さにこだわらなければ、ＳＰ変換部４３，４５と受信部４２，４４と送信部３９，４１とＰＳ変換部３７，３８は省略しても構わない。

第一実施形態の内視鏡装置の概略構成を示す図 第二実施形態の内視鏡装置の概略構成を示す図 従来の内視鏡装置の概略構成を示す図 撮像素子から出力される信号の波形を示す図 撮像素子から出力される信号の波形を示す図

符号の説明

１０ 先端部
２０ ケーブル
３０ 外部制御装置
１１ 撮像素子
１２ ＣＤＳ回路
１３ ＰＧＡ
１４ Ａ／Ｄ変換部

Claims (6)

1. 電子内視鏡と、前記電子内視鏡と信号のやり取りを行う外部制御装置とを有する内視鏡装置であって、
   前記電子内視鏡は、撮像素子を含む先端部と、前記先端部と前記外部制御装置とを接続するための配線が収容される収容部とから構成され、
   前記先端部は、前記撮像素子から出力されるアナログ信号に対して相関二重サンプリング処理を行う相関二重サンプリング処理手段と、前記相関二重サンプリング処理後のアナログ信号をデジタル信号に変換するＡ／Ｄ変換手段とを含む内視鏡装置。
2. 請求項１記載の内視鏡装置であって、
   前記先端部が、前記Ａ／Ｄ変換手段からパラレルで出力される複数ビットのデジタル信号をシリアル信号に変換する先端部側パラレルシリアル変換手段と、前記シリアル信号を前記外部制御装置に前記配線を介して送信する送信手段とを含み、
   前記外部制御装置が、前記送信手段から送信されてきた前記シリアル信号を受信する受信手段と、前記受信手段で受信したシリアル信号をパラレル信号に変換して前記Ａ／Ｄ変換後のデジタル信号を復元する外部制御装置側シリアルパラレル変換手段とを含む内視鏡装置。
3. 請求項１又は２記載の内視鏡装置であって、
   前記撮像素子が、複数の光電変換素子と、前記複数の光電変換素子の各々で発生した電荷を垂直方向に転送する垂直電荷転送部と、前記垂直電荷転送部を転送された電荷を前記垂直方向に直交する水平方向に転送する水平電荷転送部とを含み、
   前記先端部が、前記水平電荷転送部を駆動するための複数相の水平駆動信号を前記水平電荷転送部に入力して前記水平電荷転送部を駆動する水平駆動手段を含む内視鏡装置。
4. 請求項３記載の内視鏡装置であって、
   前記外部制御装置が、前記垂直電荷転送部を駆動するための垂直駆動信号を前記垂直電荷転送部に入力して前記垂直電荷転送部を駆動する垂直駆動手段を含む内視鏡装置。
5. 請求項３又は４記載の内視鏡装置であって、
   前記外部制御装置が、前記複数相の水平駆動信号を前記水平駆動手段が出力すべきタイミングを決定するための複数のタイミング信号を生成するタイミング信号生成手段と、前記タイミング信号生成手段からパラレル出力される前記複数のタイミング信号をシリアル信号に変換する外部制御装置側パラレルシリアル変換手段と、前記外部制御装置側パラレルシリアル変換手段で変換されたシリアル信号を前記先端部に前記配線を介して送信する送信手段とを含み、
   前記先端部が、前記送信手段から送信されてきた前記シリアル信号を受信する受信手段と、前記受信手段で受信されたシリアル信号をパラレル信号に変換して前記複数のタイミング信号を復元する先端部側シリアルパラレル変換手段とを含み、
   前記水平駆動手段が、前記復元された複数のタイミング信号にしたがって前記水平駆動信号を出力する内視鏡装置。
6. 請求項１〜５のいずれか１項記載の内視鏡装置であって、
   前記先端部内の前記撮像素子以外の構成要素が同一チップに集積化された内視鏡装置。

Images