JP2008124659A - 薄膜圧電共振器の製造方法及び薄膜圧電共振器 - Google Patents

Abstract

【課題】歩留を上げることが可能な薄膜圧電共振器の製造方法及び薄膜圧電共振器を提供する。
【解決手段】半導体基板１１の上面に第１の側壁１３及び第１の底面１４を有する空洞１２ａを形成する工程と、第１の底面１３に対して９０度以上の角度で交わる面を有する第２の側壁２５及び第２の底面２６を有する溝１２ｂを形成する工程と、溝１２ｂにボイド２８を有し、第１の底面１３上に半導体基板１１の上面を越える膜厚のＣＶＤ酸化膜２７を減圧雰囲気で形成する工程と、半導体基板１１の上面と実質同一面となるようにＣＶＤ酸化膜２７を加工し、半導体基板１１の上面及びＣＶＤ酸化膜２７上に、ＣＶＤ酸化膜２７に通じ、溝１２ｂに対向する位置に開口を有する貫通孔３４を備えた共振部が配設された上部部材３１を形成する工程と、貫通孔３４を介して、エッチャントを導入して、ＣＶＤ酸化膜２７をエッチング除去する工程とを具備する。
【選択図】図５

Description

本発明は、中空構造を有する薄膜圧電共振器の製造方法及び薄膜圧電共振器に関する。

微細技術の進展に伴い、いわゆるマイクロマシン（ＭＥＭＳ）技術を用いた小型機器が注目されている。ＭＥＭＳ技術とは、主に機械的な微小構造をシリコン基板等の半導体基板または他の基板上に作り付け、極小のアクチュエータやセンサ、共振器等のデバイスを作製するものである。機械的構造を導入することで、半導体デバイスでは得ることのできない高い性能とサイズの小型化を同時に実現する可能性を有している。例えば、共振器構造の薄膜圧電共振器（ＦＢＡＲ、Film Bulk Acoustic Resonator）等が実用化され、特性向上やコスト削減を目指した開発が進められている。

薄膜圧電共振器においては、圧電膜を自由に振動させるために、例えば、共振器の両面を空中に配置する構造が採られる。圧電膜等を半導体基板上に形成することが多く、半導体基板に接触している片面を空中に配置するために、半導体基板に空洞（キャビティ）を設けることが必要となる。

空洞の構造に関して、例えば、半導体基板上にエッチングストッパ層とこのエッチングストッパ層よりもエッチングレートの高い、第１の半導体層（ＧａＡｓ）を結晶成長により形成した後、第１の半導体層上に絶縁膜を形成し、この絶縁膜上の所定の領域に第１の電極，圧電体薄膜、第２の電極を順次形成し、上記第１の電極の近傍の絶縁膜に開口部を設け、この開口部より上記第１の半導体層を上記エッチングストッパ層に対して選択的にウェットまたはドライエッチングして、第１の電極の下部に空洞部を設ける方法が開示されている（例えば、特許文献１参照。）。

開示された技術では、空洞を形成するためのエッチングの開始点は、第１の電極の近傍の開口部であり、エッチングの終点は第１の電極の下部の第１の半導体層の中央部となる。従って、１辺が１００μｍ前後の第１の電極の下部の第１の半導体層を開始点からエッチャントを供給して、第１の電極の下部に空洞を形成するには多くの時間が必要であり、薄膜圧電共振器の特性劣化を引き起こして、歩留を悪化させるという問題がある。また、歩留の悪化及び長い製造工程はコストの上昇を引き起こすことになる。
特開平９−８３０２９号公報（第８、９頁、図２）

本発明は、歩留を上げることが可能な薄膜圧電共振器の製造方法及び薄膜圧電共振器を提供する。

本発明の一態様の薄膜圧電共振器の製造方法は、半導体基板の上面に第１の側壁及び第１の底面を有する空洞を形成する工程と、前記第１の底面下に、前記第１の底面に対して９０度以上の角度をなす面を有する第２の側壁及び第２の底面を備えた溝を前記第１の底面下に形成する工程と、前記溝にボイドを有し、前記第１の底面上に前記半導体基板の上面を越える膜厚の絶縁膜を減圧雰囲気で形成する工程と、前記半導体基板の上面と実質同一面となるように前記絶縁膜を加工し、前記半導体基板の上面及び前記絶縁膜上に、前記絶縁膜に通じ、前記溝に対向する位置に開口を有する貫通孔を備えた共振部が配設された上部部材を形成する工程と、前記貫通孔を介して、エッチャントを導入して、前記絶縁膜をエッチング除去する工程とを具備していることを特徴とする。

また、本発明の別態様の薄膜圧電共振器は、上面及び前記上面に対向する下面を有し、前記上面にほぼ平行で前記下面側に近い第１の底面、前記上面と前記第１の底面とを接続する第１の側壁、前記第１の底面より前記下面側に近い第２の底面、及び、前記第１の底面と前記第２の底面とを接続し、前記第１の底面側に先細りとなる溝を有し、連接された前記溝により前記第１の底面を島状に分離する第２の側壁を備える底部基板と、前記上面に固定され、前記溝に対向する位置に開口を有する貫通孔を有し、下部電極、圧電膜、及び上部電極が積層された共振部を有する上部部材とを具備していることを特徴とする。

本発明によれば、歩留を上げることが可能な薄膜圧電共振器の製造方法及び薄膜圧電共振器を提供することが可能である。

以下、本発明の実施例について、図面を参照しながら説明する。各図では、同一の構成要素には同一の符号を付す。

本発明の実施例１に係る薄膜圧電共振器の製造方法及び薄膜圧電共振器について、図１乃至図５を参照しながら説明する。図１は薄膜圧電共振器の構造を模式的に示す図であって、図１（ａ）は平面図、図１（ｂ）は図１（ａ）のＡ−Ａ線に沿った断面図である。図２は薄膜圧電共振器の主要部をなす中空構造体の構造を模式的に示す図であって、図２（ａ）は一部を切り欠いて示す平面図、図２（ｂ）は図２（ａ）の折れ線をなすＢ−Ｂ線に沿った断面図である。図３は中空構造体の製造方法を工程順に模式的に示す、図２（ａ）のＢ−Ｃ線に沿った断面に相当する位置の層構造断面図である。図４は図３に示す工程に引き続き、中空構造体の製造方法を工程順に模式的に示す層構造断面図である。図５は図４に示す工程に引き続き、中空構造体の製造方法を工程順に模式的に示す層構造断面図である。

図１に示すように、薄膜圧電共振器１は、凹部１２を有する底部基板である半導体基板１１、及び、半導体基板１１の上面に、凹部１２を覆うまたは蓋をするように成膜された共振部を有する上部部材３１を備えている。上部部材３１は凹部１２の一部を覆う構成でも差し支えない。

更に、半導体基板１１の凹部１２は、半導体基板１１の下面側に近い位置に第１の底面１４、上面と第１の底面１４とを接続する第１の側壁１３、第１の底面１４より下面側に近い位置に第２の底面２６、及び、第１の底面１４と第２の底面２６とを接続し、第１の底面１４側に先細りとなる空間（後述の溝）を形成する第２の側壁２５で形成されている。第１の底面１４及び第２の底面２６は、半導体基板１１の上面にほぼ平行である。

上部部材３１は、下部電極４１、圧電膜４２、及び上部電極４３を有している。下部電極４１は第１の底面１４と対向し、半導体基板１１の上面に延在している。圧電膜４２は、下部電極４１の上に接して、凹部１２の上方に配設されている。上部電極４３は圧電膜４２の上に接して、半導体基板１１の上面に延在している。そして、上部部材３１は、第１の側壁１３に接近して凹部１２に通じる貫通孔３４を有している。凹部１２上の上部部材３１が共振部を構成する。

上述のように、薄膜圧電共振器１は、上部部材３１の下に凹部１２を特徴的に有している。以下、図２に示すように、薄膜圧電共振器１の凹部１２及びその周辺部を、中空構造体２として取り出して説明する。中空構造体２は、薄膜圧電共振器１と同じ構成要素からなる。

半導体基板１１は、例えば、シリコン基板である。凹部１２は２段の底面を有し、半導体基板１１の上面側にある空洞１２ａ及び半導体基板１１の下面側にある溝１２ｂに区分して説明する。空洞１２ａは、第１の側壁１３、第１の底面１４及びその延長面、上部部材３１の下面及びその延長面等で構成される概略的に直方体をなす境界で囲まれた空間である。第１の底面１４及びその延長面の１辺の長さは、数１００μｍ、例えば、１５０μｍである。第１の側壁１３の長さ（高さ）は、数μｍ、例えば、２μｍである。

溝１２ｂは、第１の底面１４に対して９０度以上の傾斜を有する第２の側壁２５、第２の底面２６、及び、第１の底面１４の延長面で構成され、第１の底面１４側に向かって先細りとなる空間である。空洞１２ａをなす直方体の底面側の直交する２辺にそれぞれほぼ平行に伸長した溝１２ｂは、碁盤格子状に一定間隔で配置され、第１の底面１４をほぼ矩形の島状に分離している。なお、第２の側壁２５は、第１の底面１４と第２の底面２６との間のいずれかの部分に逆テーパをなす面を有している。

上部部材３１は、例えば、単層または複数層の金属からなる下部電極４１、ＡｌＮからなる圧電膜４３、及び金属からなる上部電極４３が積層されて、共振部を形成している。貫通孔３４は、上部部材３１の表面に垂直で、空洞１２ａをなす直方体の四隅に近接して開口され、溝１２ｂの交点のほぼ直上部に位置するように、例えば、４個配設されている。

次に、中空構造体２、すなわち、薄膜圧電共振器１の製造方法について説明する。まず、図３（ａ）に示すように、半導体基板１１を用意し、上面に熱酸化膜２１を形成する。熱酸化膜２１に代わって、ＣＶＤ（Chemical Vapor Deposition）酸化膜であってもよい。

図３（ｂ）に示すように、フォトリソグラフィ技術を用いて、熱酸化膜２１にパターニングして、マスクとなる部分を形成する。

図３（ｃ）に示すように、パターニングされた熱酸化膜２１をマスクとして、半導体基板１１をエッチングして第１の側壁１３及び第１の底面１４を形成する。第１の側壁１３の高さ、すなわち、エッチング深さを、例えば、約２μｍとする。ここに、空洞１２ａが形成される。

図３（ｄ）に示すように、半導体基板１１の表面にＣＶＤ酸化膜２３を形成する。

図４（ａ）に示すように、フォトリソグラフィ技術を用いて、第１の底面１４上に、碁盤格子状のレジストパターン（図示略）を形成し、ＣＶＤ酸化膜２３に転写して開口２４を形成する。

ＣＶＤ酸化膜２３をマスクとして、半導体基板１１の第１の底面１４をＮＦ３、ＨＢｒ及びＯ２の混合ガスを用いて、ドライエッチングする。その後、ＣＶＤ酸化膜２３を除去すると、図４（ｂ）に示すように、第１の底面１４に対して９０度以上の角度で交わる面を有する第２の側壁２５及び第２の底面２６を形成し、溝１２ｂが形成される。溝１２ｂは、第１の底面１４での開口寸法が、数μｍ、例えば、約１μｍであり、このときの第２の底面２６側の最大の開口寸法が約１．３μｍである。また、溝１２ｂ同士の繰り返し距離（ピッチ）は、後述の所望のエッチング速度に合わせて変更可能であり、例えば、約２μｍである。空洞１２ａ及び縦横に伸びた溝１２ｂを有する凹部１２の形成が終了する。なお、第１の底面１４と第２の側壁２５との交わる部分は丸みを持って形成されても、第２の側壁２５の第２の底面２６側に逆テーパの面が形成されていれば差し支えない。また、エッチングガスは、ＳＦ６及びＯ２の混合ガスであってもよい。

図４（ｃ）に示すように、ＬＰ−ＣＶＤ（Low Pressure CVD）法により、第１の底面１４上の膜厚が第１の側壁１３の高さより高く、例えば、３０％高くなるように、絶縁膜である、いわゆる、犠牲膜となるＣＶＤ酸化膜２７を堆積する。第１の底面１４の延長面、第２の側壁２５、及び第２の底面２６で囲まれた溝１２ｂにボイド（空洞）２８を残してＣＶＤ酸化膜２７は堆積される。ボイド２８は、周知のように、第２の底面２６より第１の底面１４側の開口（入口）が狭いために、ＣＶＤ酸化膜２７が、溝１２ｂ内に堆積されるより早く、入口に堆積されて、入口を塞いでしまうために起こる。ボイド２８は、溝１２ｂに沿って縦横に分布し、ＬＰ−ＣＶＤの雰囲気である減圧状態に維持される。

図４（ｄ）に示すように、半導体基板１１の上面と実質同一面となるように、ＣＶＤ酸化膜２７をＣＭＰ（Chemical Mechanical Polishing）にて加工する。ＣＶＤ酸化膜２７は、図４（ｂ）に示す凹部１２にのみ残される。

図５（ａ）に示すように、半導体基板１１の上面及びＣＶＤ酸化膜２７上に、上部部材３１を、例えば、スパッタ法にて成膜する。上部部材３１の下部電極４１及び上部電極４３は、タングステンまたはモリブデン等の金属等、圧電膜４２はＡｌＮ等である。図示を省略するが、上部部材３１は、フォトリソグラフィ技術及びＲＩＥ等により所望の形状に形成され、半導体基板１１の上面に接して、ＣＶＤ酸化膜２７を密封する。

図５（ｂ）に示すように、開口３３が形成されたレジスト３２をマスクとして、上部部材３１に、ＣＶＤ酸化膜２７に通ずる１辺が約１５μｍ程度の矩形の貫通孔３４を、例えば、第１の側壁１３に接近した四隅に近い部分に形成する。貫通孔３４の形成は、使用材料に合わせて、周知のハロゲン系ガス、酸素等を主成分として、適宜組み合わせて実施可能であり、例えば、ＡｌＮに対しては、Ｃｌ_２とＢＣｌ_３の混合ガス等と用いて実施することが可能である。貫通孔３４の位置は、上部部材３１の共振器特性に影響が少ない部分であって、貫通孔３４の開口はＣＶＤ酸化膜２７の周辺部にあり、溝１２ｂ同士の間隔が大きい場合には、溝１２ｂが交互に交わっている箇所に対向する上部が好ましい。

次に、レジスト３２を付けた状態で、バッファード弗酸溶液中に浸して、ＣＶＤ酸化膜２７をエッチングする。バッファード弗酸溶液中に投入して、比較的短い時間経過後、図５（ｃ）に示すように、バッファード弗酸溶液は、溝１２ｂのボイド２８を介して、ＣＶＤ酸化膜２７の、例えば、中央部に達して、ＣＶＤ酸化膜２７をエッチングし始める。この後、バッファード弗酸溶液中に浸した状態でＣＶＤ酸化膜２７をエッチングし、エッチングが完了した後、水洗等を行い、レジスト３２を除去する。なお、中空構造体２は、水洗して乾燥する前に、低表面張力液により置換されることは好ましい。そして、図１に示すように、中空構造体２、すなわち、薄膜圧電共振器１が完成する。なお、ＣＶＤ酸化膜２７のエッチングは、ＨＦとアルコールの混合ガスを用いたドライエッチングであっても差し支えなく、この場合、貫通孔３４の径を小さくすることが可能である。

上述したように、薄膜圧電共振器１（中空構造体２）は、共振器をなす上部部材３１の下に、２段の底面を有する凹部１２を設け、下面側の逆テーパを有する第２の側面２５を有する縦横に形成された溝１２ｂに、連続したボイド２８を有するＣＶＤ酸化膜２７を堆積して、貫通孔３４から供給されるエッチャントを、ボイド２８を介してＣＶＤ酸化膜２７全体により短時間で行き渡らせて、ＣＶＤ酸化膜２７をエッチング除去する工程を採用して、形成される。ボイド２８が形成されないＣＶＤ酸化膜を、薄膜圧電共振器１と同様な貫通孔からエッチングする場合、例えば、数時間を必要とするが、これと比較して、薄膜圧電共振器１（中空構造体２）の製造方法では、１０分の１から数１０分の１のエッチング時間となり得る。貫通孔３１に代わって、引用文献のような溝状のエッチャント導入口を形成して、エッチングする場合に比較して、数分の１から数１０分の１のエッチング時間とすることが可能となる。

その結果、薄膜圧電共振器１は、例えば、バッファード弗酸溶液に浸される時間を、大幅に短縮でき、上部部材３１が、レジスト３２との界面等から滲入するバッファード弗酸溶液によって侵されて、初期特性または長期安定性等が損なわれる割合を低減、すなわち、歩留低下を抑制することが可能となる。

また、溝１２ｂは、上部部材３１の下面に対向する第１の底面１４を島状に分離する。ＣＶＤ酸化膜２７がエッチングして除去された後、上部部材３１の下面と第１の底面１４とが、例えば、洗浄水の表面張力等により、引き寄せられて、接触することが起こり得る。しかしながら、第１の底面１４が島状に分離されているので、接触する面積が小さくなり、上部部材３１の下面と第１の底面１４が張り付く（スティッキング）頻度を低減することが可能となる。

また、薄膜圧電共振器１は、上部部材３１の下面と第１の底面１４とが分離して形成された後、衝撃や静電気等で、接触することが起こり得るが、第１の底面１４が島状に分離されているので、対向する上部部材３１の下面と接触しても、スティッキングを起こす頻度を低減することが可能となる。

本発明の実施例２に係る薄膜圧電共振器の製造方法及び薄膜圧電共振器について、図６を参照しながら説明する。図６は薄膜圧電共振器の主要部をなす中空構造体の構造を模式的に示す図であって、図６（ａ）は一部を切り欠いて示す平面図、図６（ｂ）は図６（ａ）のＤ−Ｄ線に沿った断面図である。実施例１の薄膜圧電共振器１とは、溝が交差する第１の底面の角に、突起が形成されている点が異なる。なお、実施例１と同一構成部分には同一の符号を付して、その説明は省略する。

図６に示すように、中空構造体３、すなわち、本実施例の薄膜圧電共振器（図示略）の半導体基板１１の凹部５２は、実施例１の中空構造体２と同様な空洞１２ａ、及び、交差する部分で対角方向に突き出した突起５１を新たに有した溝５２ｂで構成される。対角方向に対向する突起５１の先端の間隔は、交差部以外の溝５２ｂの間隔とほぼ同様である。

図６（ｂ）に示すように、交差する部分を対角方向に見た第１の底面１４に垂直な断面では、破線で示した実施例１の第２の側壁２５に対して、本実施例の第２の側壁５５は、第１の底面１４に沿って、対角方向に張り出している。第２の底面２６は、実施例１の場合と同様である。従って、本実施例の第２の側壁５５は、交差する部分において、突出した分だけ、第１の底面１４に対して９０度を越えて大きく傾いて（逆テーパの度合いが大きくなって）いる。交差する部分以外では、第２の側壁５５は実施例１の第２の側壁２５と同様である。

次に、中空構造体３の製造方法について説明する。実施例１の中空構造体２と同様の製造工程で進めて、図４（ａ）に示すフォトリソグラフィ技術を用いて、第１の底面１４上に、碁盤格子状のレジストパターン（図示略）を形成する段階で、突起５１を有するレジストパターンを形成する。すなわち、突起５１は、第１の底面１４上の溝の交差部となる予定の開口２４の頂角に、その対向する頂角方向に一定の図形、例えば、矩形または台形等の一部を付加して形成される。以降の工程は、実施例１の中空構造体２と同様の製造工程で進めて、中空構造体３、すなわち、本実施例の薄膜圧電共振器が完成する。

上述したように、本実施例の溝５２ｂは、最も間隔の大きくなる交差部の対角線方向において、実施例１の中空構造体２の溝１２ｂより間隔を狭めてある。溝１２ｂ、５２ｂの深さが一定の場合、ＣＶＤ酸化膜２７は、入口（間隔）の寸法が大きくなるほど、ボイドを形成しにくくなることが知られている。実施例１の溝１２ｂでは、交差部において、交差部以外のボイド２８より小さくなる場合があったが、本実施例の溝５２ｂは、交差部及び交差部以外においても同様な大きさのボイド２８を得ることができる。ボイド２８が溝の途中で狭められることがない場合、エッチャントのＣＶＤ酸化膜２７内部への浸透は速やかに進む。

その結果、本実施例の薄膜圧電共振器は、例えば、バッファード弗酸溶液に浸される時間を、実施例１の薄膜圧電共振器１よりも短縮でき、上部部材３１が、レジスト３２との界面等から滲入するバッファード弗酸溶液によって侵されて、初期特性または長期安定性等が損なわれる割合を低減、すなわち、歩留の低下を更に抑制することが可能となる。

本実施例の薄膜圧電共振器は、その他に、実施例１の薄膜圧電共振器１と同様な効果を有している。

本発明は、上述した実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で、種々、変形して実施することができる。

例えば、実施例では、溝は格子状、特に、碁盤格子状に形成される例を示したが、貫通孔の位置及び個数と貫通孔から最も遠い被エッチング材までの距離等を鑑みて、溝を形成することは可能である。例えば、貫通孔の直下から最も遠い被エッチング材の位置まで直線状に結ぶ溝を構成することは可能である。そして、この直線状の溝に対して、交わるように別の溝を形成することによって、碁盤格子状以外の縞模様をなしても差し支えない。溝の深さ、本数、間隔等もより適するものとすることが可能である。

本発明の実施例１に係る薄膜圧電共振器の構造を模式的に示す図であって、図１（ａ）は平面図、図１（ｂ）は図１（ａ）のＡ−Ａ線に沿った断面図。 本発明の実施例１に係る薄膜圧電共振器の主要部をなす中空構造体の構造を模式的に示す図であって、図２（ａ）は一部を切り欠いて示す平面図、図２（ｂ）は図２（ａ）の折れ線をなすＢ−Ｂ線に沿った断面図。 本発明の実施例１に係る中空構造体の製造方法を工程順に模式的に示す、図２（ａ）のＢ−Ｃ線に沿った断面に相当する位置の層構造断面図。 本発明の実施例１に係る中空構造体の製造方法を、図３に示す工程に引き続き、工程順に模式的に示す層構造断面図。 本発明の実施例１に係る中空構造体の製造方法を、図４に示す工程に引き続き、工程順に模式的に示す層構造断面図。 本発明の実施例２に係る薄膜圧電共振器の主要部をなす中空構造体の構造を模式的に示す図であって、図６（ａ）は一部を切り欠いて示す平面図、図６（ｂ）は図６（ａ）Ｄ−Ｄ線に沿った断面図。

符号の説明

１ 薄膜圧電共振器
２、３ 中空構造体
１１ 半導体基板
１２、５２ 凹部
１２ａ 空洞
１２ｂ、５２ｂ 溝
１３ 第１の側壁
１４ 第１の底面
２１ 熱酸化膜
２３、２７ ＣＶＤ酸化膜
２４、３３ 開口
２５、５５ 第２の側壁
２６ 第２の底面
２８ ボイド
３１ 上部部材
３２ レジスト
３４ 貫通孔
４１ 下部電極
４２ 圧電膜
４３ 上部電極
５１ 突起

Claims (5)

1. 半導体基板の上面に第１の側壁及び第１の底面を有する空洞を形成する工程と、
   前記第１の底面下に、前記第１の底面に対して９０度以上の角度をなす面を有する第２の側壁及び第２の底面を備えた溝を前記第１の底面下に形成する工程と、
   前記溝にボイドを有し、前記第１の底面上に前記半導体基板の上面を越える膜厚の絶縁膜を減圧雰囲気で形成する工程と、
   前記半導体基板の上面と実質同一面となるように前記絶縁膜を加工し、前記半導体基板の上面及び前記絶縁膜上に、前記絶縁膜に通じ、前記溝に対向する位置に開口を有する貫通孔を備えた共振部が配設された上部部材を形成する工程と、
   前記貫通孔を介して、エッチャントを導入して、前記絶縁膜をエッチング除去する工程と、
   を具備していることを特徴とする薄膜圧電共振器の製造方法。
2. 前記第１の底面は、前記溝によって、島状に分離されていることを特徴とする請求項１に記載の薄膜圧電共振器の製造方法。
3. 前記ボイドは、連接された前記溝に沿って、連続して配置されていることを特徴とする請求項２に記載の薄膜圧電共振器の製造方法。
4. 前記第１の底面は、前記溝が格子状に交わる交差部において、対向する対角線方向に突出していることを特徴とする請求項１乃至３のいずれか１項に記載の薄膜圧電共振器の製造方法。
5. 上面及び前記上面に対向する下面を有し、前記上面にほぼ平行で前記下面側に近い第１の底面、前記上面と前記第１の底面とを接続する第１の側壁、前記第１の底面より前記下面側に近い第２の底面、及び、前記第１の底面と前記第２の底面とを接続し、前記第１の底面側に先細りとなる溝を有し、連接された前記溝により前記第１の底面を島状に分離する第２の側壁を備える底部基板と、
   前記上面に固定され、前記溝に対向する位置に開口を有する貫通孔を有し、下部電極、圧電膜、及び上部電極が積層された共振部を有する上部部材と、
   を具備していることを特徴とする薄膜圧電共振器。

Images