JP2008123642A - 負電位モニターパッド制御回路及びそれを備えた不揮発性メモリ - Google Patents
負電位モニターパッド制御回路及びそれを備えた不揮発性メモリ Download PDFInfo
- Publication number
- JP2008123642A JP2008123642A JP2006309201A JP2006309201A JP2008123642A JP 2008123642 A JP2008123642 A JP 2008123642A JP 2006309201 A JP2006309201 A JP 2006309201A JP 2006309201 A JP2006309201 A JP 2006309201A JP 2008123642 A JP2008123642 A JP 2008123642A
- Authority
- JP
- Japan
- Prior art keywords
- negative potential
- monitor
- pad
- negative
- generating means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
Abstract
【解決手段】第1の負電位発生手段100と、第1のモニタースイッチ手段105と、第2の負電位発生手段110と、第2のモニタースイッチ手段115と、負電位モニターパッド30とを有し、第1及び第2のモニタースイッチイネーブル信号により第1及び第2のモニタースイッチ手段105、115のオン・オフ制御を行うことで、第1及び第2の負電位発生手段と負電位モニターパッドとの接続を制御する。
【選択図】 図1
Description
11 第1の負電位制御手段
12 第1のNMOSトランジスタ
13 第2のNMOSトランジスタ
14、15 レベルシフター
16 NMOSトランジスタ
17 レベルシフター
18 インバーター
20 第2のチャージポンプ
21 第2の負電位制御手段
22 第3のNMOSトランジスタ
23 第4のNMOSトランジスタ
24、25 レベルシフター
26 NMOSトランジスタ
27 レベルシフター
28 インバーター
30 負電位モニターパッド
31 NMOSトランジスタ
32 レベルシフター
33 NOR回路
34、35 スイッチ群
100 第1の負電位発生手段
103、113 放電手段
105 第1のモニタースイッチ手段
110 第2の負電位発生手段
115 第2のモニタースイッチ手段
120 フローティング防止手段
VNEG1 第1の負電圧
VNEG2 第2の負電圧
ACT1、2 制御信号
MSW1EN 第1のモニタースイッチイネーブル信号
MSW2EN 第2のモニタースイッチイネーブル信号
CPEN1 第1のチャージポンプイネーブル制御信号
CPEN2 第2のチャージポンプイネーブル制御信号
Claims (8)
- 負電位をモニターする負電位モニターパッド制御回路であって、
複数の負電位発生手段と、
一端が第1のPウエルに接続された第1のNMOSトランジスタの他端と、一端が第2のPウエルに接続された第2のNMOSトランジスタの他端とが互いに接続され、各々のゲートが所定のモニタースイッチイネーブル信号により制御されてスイッチ動作を行う複数のモニタースイッチ手段と、
負電位モニターパッドと、を有し、
前記複数の内の任意の負電位発生手段の出力端と、前記複数の内の任意のモニタースイッチ手段の前記第2のNMOSトランジスタの前記一端とが接続され、前記第1のNMOSトランジスタの前記一端と前記負電位モニターパッドとが接続されて、前記負電位モニターパッドは前記複数の負電位発生手段との接続を構成し、
前記所定のモニタースイッチイネーブル信号により、前記複数の内の任意のモニタースイッチ手段のそれぞれをオン・オフ制御することで、任意の前記複数の負電位発生手段と前記負電位モニターパッドとの接続を制御することを特徴とする負電位モニターパッド制御回路。 - 負電位をモニターする負電位モニターパッド制御回路であって、
複数の負電位発生手段と、
一端が第1のPウエルに接続された第1のNMOSトランジスタの他端と、一端が第2のPウエルに接続された第2のNMOSトランジスタの他端とが互いに接続され、各々のゲートが所定のモニタースイッチイネーブル信号により制御されてスイッチ動作を行う複数のモニタースイッチ手段と、
負電位モニターパッドと、を有し、
前記複数の内の任意の負電位発生手段の出力端と前記負電位モニターパッドとが接続され、且つ、前記複数の内の他の任意の負電位発生手段の出力端と前記複数の内の任意のモニタースイッチ手段の前記第2のNMOSトランジスタの前記一端とが接続され、前記第1のNMOSトランジスタの前記一端と前記負電位モニターパッドとが接続されて、前記負電位モニターパッドは前記複数の負電位発生手段との接続を構成し、
前記所定のモニタースイッチイネーブル信号により前記複数の内の任意のモニタースイッチ手段のオン・オフ制御を行うことで、前記複数の内の他の任意の負電位発生手段と前記負電位モニターパッドとの接続を制御することを特徴とする負電位モニターパッド制御回路。 - 前記所定のモニタースイッチイネーブル信号により前記複数の内の任意のモニタースイッチ手段がオンし、前記複数の内の他の任意の負電位発生手段が前記負電位モニターパッドに所定の負電圧を出力するとき、前記複数の内の任意の負電位発生手段はディスエーブルとなることを特徴とする請求項2に記載の負電位モニターパッド制御回路。
- 負電位をモニターする負電位モニターパッド制御回路であって、
複数の負電位発生手段と、
一端が第1のPウエルに接続された第1のNMOSトランジスタの他端と、一端が第2のPウエルに接続された第2のNMOSトランジスタの他端とが互いに接続され、各々のゲートが所定のモニタースイッチイネーブル信号により制御されてスイッチ動作を行う複数のモニタースイッチ手段と、
負電位モニターパッドと、を有し、
前記複数の内の任意の負電位発生手段の出力端と前記負電位モニターパッドとが接続され、且つ、前記複数の内の他の任意の負電位発生手段の出力端と前記複数の内の任意のモニタースイッチ手段の前記第2のNMOSトランジスタの前記一端とが接続され、前記第1のNMOSトランジスタの前記一端と前記負電位モニターパッドとが接続されて、前記負電位モニターパッドは前記複数の負電位発生手段との接続を構成し、
前記複数の負電位発生手段は、所定のチャージポンプイネーブル信号によりそれぞれの前記複数の負電位発生手段の出力を検出し、且つ、所定の負電圧を発生させる共通の負電位制御手段を有し、
前記所定のモニタースイッチイネーブル信号により前記複数の内の任意のモニタースイッチ手段のオン・オフ制御を行うことで、前記所定のチャージポンプイネーブル信号により制御される前記複数の内の他の任意の負電位発生手段と前記負電位モニターパッドとの接続を制御することを特徴とする負電位モニターパッド制御回路。 - 前記所定のモニタースイッチイネーブル信号により前記複数の内の任意のモニタースイッチ手段がオンし、前記所定のチャージポンプイネーブル信号により制御される前記複数の内の他の任意の負電位発生手段が前記負電位モニターパッドに所定の負電圧を出力するとき、前記複数の内の任意の負電位発生手段は、ディスエーブルとなることを特徴とする請求項4に記載の負電位モニターパッド制御回路。
- 前記複数の内の任意の負電位発生手段が前記所定のチャージポンプイネーブル信号によりイネーブルされ、前記共通の負電位制御手段により制御されて前記負電位モニターパッドに所定の負電位を出力するとき、前記複数の内の他の任意の負電位発生手段と前記複数の内の任意のモニタースイッチ手段とは、ディスエーブルとなることを特徴とする請求項4に記載の負電位モニターパッド制御回路。
- 前記負電位モニターパッドは、前記負電位モニターパッドの配線ラインとグランドとの間に接続されたフローティング防止手段を有することを特徴とする請求項1乃至6のいずれかに記載の負電位モニターパッド制御回路。
- 請求項1乃至7に記載のいずれかの負電位モニターパッド制御回路を備えることを特徴とする不揮発性メモリ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006309201A JP2008123642A (ja) | 2006-11-15 | 2006-11-15 | 負電位モニターパッド制御回路及びそれを備えた不揮発性メモリ |
KR1020070113350A KR20080044163A (ko) | 2006-11-15 | 2007-11-07 | 음전압 모니터 패드 제어회로 및 그것을 갖춘 비휘발성메모리 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006309201A JP2008123642A (ja) | 2006-11-15 | 2006-11-15 | 負電位モニターパッド制御回路及びそれを備えた不揮発性メモリ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008123642A true JP2008123642A (ja) | 2008-05-29 |
Family
ID=39508223
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006309201A Pending JP2008123642A (ja) | 2006-11-15 | 2006-11-15 | 負電位モニターパッド制御回路及びそれを備えた不揮発性メモリ |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2008123642A (ja) |
KR (1) | KR20080044163A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101132105B1 (ko) * | 2009-12-31 | 2012-04-05 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 그 동작 방법 |
KR20150002007A (ko) | 2013-06-28 | 2015-01-07 | 에스케이하이닉스 주식회사 | 반도체 장치 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59186411A (ja) * | 1983-04-08 | 1984-10-23 | Hitachi Ltd | 可変利得増幅回路 |
JPH0193920A (ja) * | 1987-10-05 | 1989-04-12 | Mitsubishi Electric Corp | 半導体装置 |
JPH07105447B2 (ja) * | 1988-12-15 | 1995-11-13 | 株式会社東芝 | 伝送ゲート |
JPH08106799A (ja) * | 1994-10-04 | 1996-04-23 | Mitsubishi Electric Corp | 半導体集積回路装置 |
JP2002074996A (ja) * | 2000-08-25 | 2002-03-15 | Mitsubishi Electric Corp | 半導体集積回路 |
JP2002246551A (ja) * | 2001-02-15 | 2002-08-30 | Hitachi Ltd | 半導体装置 |
-
2006
- 2006-11-15 JP JP2006309201A patent/JP2008123642A/ja active Pending
-
2007
- 2007-11-07 KR KR1020070113350A patent/KR20080044163A/ko not_active Application Discontinuation
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59186411A (ja) * | 1983-04-08 | 1984-10-23 | Hitachi Ltd | 可変利得増幅回路 |
JPH0193920A (ja) * | 1987-10-05 | 1989-04-12 | Mitsubishi Electric Corp | 半導体装置 |
JPH07105447B2 (ja) * | 1988-12-15 | 1995-11-13 | 株式会社東芝 | 伝送ゲート |
JPH08106799A (ja) * | 1994-10-04 | 1996-04-23 | Mitsubishi Electric Corp | 半導体集積回路装置 |
JP2002074996A (ja) * | 2000-08-25 | 2002-03-15 | Mitsubishi Electric Corp | 半導体集積回路 |
JP2002246551A (ja) * | 2001-02-15 | 2002-08-30 | Hitachi Ltd | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
KR20080044163A (ko) | 2008-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7149113B2 (en) | Semiconductor integrated circuit device | |
JP3683915B2 (ja) | 半導体記憶装置 | |
US7102413B2 (en) | Semiconductor integrated circuit device | |
JP2010113746A (ja) | 不揮発性半導体記憶装置 | |
JP5590842B2 (ja) | 半導体記憶装置および半導体記憶装置の制御方法 | |
WO2013054389A9 (ja) | 半導体装置 | |
US7598794B1 (en) | Well bias architecture for integrated circuit device | |
US20060171205A1 (en) | Flash cell fuse circuit and method of fusing a flash cell | |
JP2008123642A (ja) | 負電位モニターパッド制御回路及びそれを備えた不揮発性メモリ | |
US7876619B2 (en) | Nonvolatile semiconductor memory device | |
US8406043B2 (en) | Phase change memory apparatus having global bit line and method for driving the same | |
US11205488B2 (en) | Apparatuses and methods for transistor protection by charge sharing | |
KR20120109205A (ko) | 반도체 집적회로 | |
JP6103815B2 (ja) | 不揮発性メモリ回路、及び半導体装置 | |
JP2010232848A (ja) | 半導体メモリの内部電源のスタートアップ回路 | |
US8120976B2 (en) | Line defect detection circuit for detecting weak line | |
US7425840B2 (en) | Semiconductor device with multipurpose pad | |
JP2006114804A (ja) | 半導体集積回路 | |
JP2007257739A (ja) | 不揮発性半導体記憶装置 | |
KR20080053547A (ko) | 패드 수를 감소시킨 반도체 메모리 장치 | |
JP2008298630A (ja) | 半導体集積回路 | |
US20200083235A1 (en) | Semiconductor integrated circuit | |
CN117636992A (zh) | 半导体存储装置 | |
JP4152422B2 (ja) | 半導体集積回路装置 | |
US20070007561A1 (en) | Discharge circuit for a word-erasable flash memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101025 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120410 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120508 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121009 |