JP2008123642A - 負電位モニターパッド制御回路及びそれを備えた不揮発性メモリ - Google Patents

負電位モニターパッド制御回路及びそれを備えた不揮発性メモリ Download PDF

Info

Publication number
JP2008123642A
JP2008123642A JP2006309201A JP2006309201A JP2008123642A JP 2008123642 A JP2008123642 A JP 2008123642A JP 2006309201 A JP2006309201 A JP 2006309201A JP 2006309201 A JP2006309201 A JP 2006309201A JP 2008123642 A JP2008123642 A JP 2008123642A
Authority
JP
Japan
Prior art keywords
negative potential
monitor
pad
negative
generating means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006309201A
Other languages
English (en)
Inventor
Masao Kuriyama
正男 栗山
Yuichiro Nakagaki
雄一朗 中垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Priority to JP2006309201A priority Critical patent/JP2008123642A/ja
Priority to KR1020070113350A priority patent/KR20080044163A/ko
Publication of JP2008123642A publication Critical patent/JP2008123642A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/30Power supply circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor

Abstract

【課題】複数の負電位をモニターするパッドを共有化し、チップ面積の増大を防ぎ、且つ、同測テストにおける同測チップ数の減少を最小限に抑える負電位モニターパッド制御回路及びそれを備えた不揮発性メモリを提供することを目的とする。
【解決手段】第1の負電位発生手段100と、第1のモニタースイッチ手段105と、第2の負電位発生手段110と、第2のモニタースイッチ手段115と、負電位モニターパッド30とを有し、第1及び第2のモニタースイッチイネーブル信号により第1及び第2のモニタースイッチ手段105、115のオン・オフ制御を行うことで、第1及び第2の負電位発生手段と負電位モニターパッドとの接続を制御する。
【選択図】 図1

Description

本発明は、不揮発性メモリの負電位発生回路に係り、詳しくは、複数の負電圧のモニターに要するパッドの制御回路及びそれを備えた不揮発性メモリに関する。
不揮発性メモリの書き込み動作において、セルのワード線に2〜9Vの高電位を印加し、ドレインには4V、ソースには0V、基板には−1Vを印加し、セルのチャネル部に発生したホットエレクトロンをフローティングゲートに注入することによって行われる。消去動作は、ワード線に−9V、ドレインとソースとをフローティング、基板に5〜9Vの高電位を印加することでフローティングゲート中の電子を引き抜くことで行われる。このように複数の負電位をセルに印加する不揮発性メモリにおいて、これらの電位が正常に出力されていることを確認する手段としてチップ内に負電位モニター用のパッドを用意する必要がある。
図7は、従来の負電位制御回路を示す回路ブロック図である。図7において、第1の負電圧VNEG1を発生する第1の負電位発生手段100は、第1のチャージポンプ10と第1の負電位制御手段11と放電手段103とから構成され、第1の負電位モニターパッド30により負電圧がモニターされる。負電位制御手段11は、第1の制御信号ACT1がハイレベルのとき活性化されて第1のチャージポンプ10の出力端の電圧を検出し、第1のチャージポンプ10の出力が所定の第1の負電圧VNEG1となるよう制御する。
放電手段103は、NMOSトランジスタ16の一端が第1のチャージポンプ10の出力端に接続され、他端がグランドに接続され、ゲートにインバーター18とレベルシフター17とが直列に接続されて構成されている。インバーター18に入力される第1の制御信号ACT1がハイレベルのとき、NMOSトランジスタ16はオフする。これにより第1の負電圧VNEG1は、複数の負電位供給スイッチ群34を介してそれぞれ所定の回路に供給される。
第1の制御信号ACT1がローレベルのとき、負電位制御手段11は第1のチャージポンプ10の動作を停止させ、NMOSトランジスタ16はオンして第1のチャージポンプ10の出力端の電位をグランドに放電する。この一連の動作による第1の負電圧VNEG1の変化が第1の負電位モニターパッド30からモニターされる。
第2の負電圧VNEG2を発生する第2の負電位発生手段は、第2のチャージポンプ20と第2の負電位制御手段21と放電手段113とから構成され、第2の負電位モニターパッド31により負電位がモニターされる。第1の負電位発生手段と同様の動作により、第2の負電圧VNEG2は複数の負電位供給スイッチ群35を介してそれぞれ所定の回路に供給される。また第2の負電圧VNEG2の変化が同様に第2の負電位モニターパッド31からモニターされる。
一般に正電位のモニターにおいては、特許文献1に記載されているチップ制御に用いられる入力パッドと共用する技術が知られている。しかし、この入力パッドには外部より不意に印加される静電気の電荷に対する保護素子を付加する必要がある。この保護素子はダイオードもしくはNMOSが使用され、ダイオードもしくはNMOSの一端にはチップの基準電位であるVss電位が接続される。そのため、入力パッドに負電位を接続した場合、この保護素子の持つ寄生pnダイオードにより負電位が流れ出し、所定の電位をパッドに出力することが困難となる。
このため、負電位発生回路を持つチップにおいて負電位が正常に出力されていることを確認するために、上記のように各負電位系ごとに複数のモニターパッドを付加していた。このモニターパッドはテストのためだけに供されるものであり、チップ面積の増大による製造コストの増大を招く。またLSIのテスト工程においては、テストに用いる入出力数を通常動作時より削減し、一方で多数のチップを同時に駆動、テストすることでテストコストを削減する技術が用いられている。ところが負電位モニターだけのために追加パッドが多数必要になると、この複数同時テストにおける同測チップ数が減少し、テストコストの増大を招くことになる。
特開2002−74996号公報
本発明は、このような問題を解決するためになされたものであり、複数の負電位をモニターするパッドを共有化し、チップ面積の増大を防ぎ、且つ同測テストにおける同測チップ数の減少を最小限に抑える負電位モニターパッド制御回路及びそれを備えた不揮発性メモリを提供することを目的とする。
本発明の負電位モニターパッド制御回路は、負電位をモニターする負電位モニターパッド制御回路であって、複数の負電位発生手段と、一端が第1のPウエルに接続された第1のNMOSトランジスタの他端と、一端が第2のPウエルに接続された第2のNMOSトランジスタの他端とが互いに接続され、各々のゲートが所定のモニタースイッチイネーブル信号により制御されてスイッチ動作を行う複数のモニタースイッチ手段と、負電位モニターパッドと、を有し、複数の内の任意の負電位発生手段の出力端と、複数の内の任意のモニタースイッチ手段の第2のNMOSトランジスタの一端とが接続され、第1のNMOSトランジスタの一端と前記負電位モニターパッドとが接続されて、負電位モニターパッドは複数の負電位発生手段との接続を構成し、所定のモニタースイッチイネーブル信号により、複数の内の任意のモニタースイッチ手段のそれぞれをオン・オフ制御することで、任意の複数の負電位発生手段と負電位モニターパッドとの接続を制御すること特徴とする。
本発明の負電位モニターパッド制御回路は、負電位をモニターする負電位モニターパッド制御回路であって、複数の負電位発生手段と、一端が第1のPウエルに接続された第1のNMOSトランジスタの他端と、一端が第2のPウエルに接続された第2のNMOSトランジスタの他端とが互いに接続され、各々のゲートが所定のモニタースイッチイネーブル信号により制御されてスイッチ動作を行う複数のモニタースイッチ手段と、負電位モニターパッドと、を有し、複数の内の任意の負電位発生手段の出力端と負電位モニターパッドとが接続され、且つ、複数の内の他の任意の負電位発生手段の出力端と複数の内の任意のモニタースイッチ手段の第2のNMOSトランジスタの一端とが接続され、第1のNMOSトランジスタの一端と負電位モニターパッドとが接続されて、負電位モニターパッドは複数の負電位発生手段との接続を構成し、所定のモニタースイッチイネーブル信号により複数の内の任意のモニタースイッチ手段のオン・オフ制御を行うことで、他の任意の複数の負電位発生手段と負電位モニターパッドとの接続を制御することを特徴とする。
本発明の負電位モニターパッド制御回路は、所定のモニタースイッチイネーブル信号により複数の内の任意のモニタースイッチ手段がオンし、複数の内の他の任意の負電位発生手段が負電位モニターパッドに所定の負電圧を出力するとき、複数の内の任意の負電位発生手段はディスエーブルとなることを特徴とする。
本発明の負電位モニターパッド制御回路は、負電位をモニターする負電位モニターパッド制御回路であって、複数の負電位発生手段と、一端が第1のPウエルに接続された第1のNMOSトランジスタの他端と、一端が第2のPウエルに接続された第2のNMOSトランジスタの他端とが互いに接続され、各々のゲートが所定のモニタースイッチイネーブル信号により制御されてスイッチ動作を行う複数のモニタースイッチ手段と、負電位モニターパッドと、を有し、複数の内の任意の負電位発生手段の出力端と負電位モニターパッドとが接続され、且つ、複数の内の他の任意の負電位発生手段の出力端と複数の内の任意のモニタースイッチ手段の第2のNMOSトランジスタの一端とが接続され、第1のNMOSトランジスタの一端と負電位モニターパッドとが接続されて、負電位モニターパッドは複数の負電位発生手段との接続を構成し、複数の負電位発生手段は、所定のチャージポンプイネーブル信号によりそれぞれの複数の負電位発生手段の出力を検出し、且つ、所定の負電圧を発生させる共通の負電位制御手段を有し、所定のモニタースイッチイネーブル信号により複数の内の任意のモニタースイッチ手段のオン・オフ制御を行うことで、所定のチャージポンプイネーブル信号により制御される複数の内の他の任意の負電位発生手段と負電位モニターパッドとの接続を制御することを特徴とする。
本発明の負電位モニターパッド制御回路は、所定のモニタースイッチイネーブル信号により複数の内の任意のモニタースイッチ手段がオンし、所定のチャージポンプイネーブル信号により制御される複数の内の他の任意の負電位発生手段が負電位モニターパッドに所定の負電圧を出力するとき、複数の内の任意の負電位発生手段は、ディスエーブルとなることを特徴とする。
本発明の負電位モニターパッド制御回路は、複数の内の任意の負電位発生手段が所定のチャージポンプイネーブル信号によりイネーブルされ、共通の負電位制御手段により制御されて負電位モニターパッドに所定の負電位を出力するとき、複数の内の他の任意の負電位発生手段と複数の内の任意のモニタースイッチ手段とは、ディスエーブルとなることを特徴とする。
本発明の負電位モニターパッド制御回路の負電位モニターパッドは、負電位モニターパッドの配線ラインとグランドとの間に接続されたフローティング防止手段を有することを特徴とする。
不揮発性メモリが、本発明の負電位モニターパッド制御回路を備えることを特徴とする。
本発明によれば、複数の負電位をモニターするパッドが、一つのパッドに共有化されるため、チップ面積の増大を防ぐことができる。またこれにより、試験時のピン数の増大による複数同時テストの困難度の増大を防ぎ、同測テストにおける同測チップ数の減少を最小限に抑える負電位モニターパッド制御回路が可能になり、これを備えた不揮発性メモリを提供することが可能となる。
本発明による負電位モニターパッド制御回路の実施の形態について、負電位発生手段が2つの場合を図を用いて説明する。図1は、本発明による負電位モニターパッド制御回路の第1の実施例を示す回路ブロック図である。図1において、負電位モニターパッド制御回路は、負電位モニターパッド30と第1及び第2の負電位発生手段100、110と第1及び第2のモニタースイッチ手段105、115とフローティング防止手段120とから構成されている。負電位モニターパッド30と第1及び第2の負電位発生手段100、110と負電位供給スイッチ群34、35は、図7で説明したものと同じであるため、説明を省略する。
第1のモニタースイッチ手段105は、一端が第1のPウエルに接続された第1のNMOSトランジスタ13の他端と、一端が第2のPウエルに接続された第2のNMOSトランジスタ12の他端とが接続され、各々のゲートがそれぞれレベルシフター15、14に接続され、レベルシフター14、15には、共通の第1のモニタースイッチイネーブル信号MSW1ENが入力されている。
第2のモニタースイッチ手段115は、一端が第3のPウエルに接続された第3のNMOSトランジスタ23の他端と、一端が第4のPウエルに接続された第4のNMOSトランジスタ22の他端とが接続され、各々のゲートがそれぞれレベルシフター25、24に接続され、レベルシフター24、25には、共通の第2のモニタースイッチイネーブル信号MSW2ENが入力されている。
負電位モニターパッド制御回路において、第1の負電位発生手段100の出力端は、第1のモニタースイッチ手段105の第2のNMOSトランジスタ12の一端に接続され、第2の負電位発生手段110の出力端は、第2のモニタースイッチ手段115の第4のNMOSトランジスタ22の一端に接続され、負電位モニターパッド30は、第1のNMOSトランジスタ13の一端と第3のNMOSトランジスタ23の一端とに接続され、フローティング防止手段120は負電位モニターパッド30に接続されている。
第1のモニタースイッチ手段105において、第1のモニタースイッチイネーブル信号MSW1ENがレベルシフター14、15に入力され、その出力が第1のNMOSトランジスタ13と、第2のNMOSトランジスタ12とをオン・オフ制御する。これにより第1の負電位発生手段100の第1の負電圧VNEG1は、第1のモニタースイッチイネーブル信号MSW1ENに応じて負電位モニターパッド30に出力されると共に、複数の負電位供給スイッチ群34を介してそれぞれ所定の回路に供給される。
第2のモニタースイッチ手段115において、第2のモニタースイッチイネーブル信号MSW2ENがレベルシフター24、25に入力され、その出力が第3のNMOSトランジスタ23と、第4のNMOSトランジスタ22とをオン・オフ制御する。これにより第2の負電位発生手段110の第2の負電圧VNEG2は、第2のモニタースイッチイネーブル信号MSW2ENに応じて負電位モニターパッド30に出力されると共に複数の負電位供給スイッチ群35を介してそれぞれ所定の回路に供給される。
フローティング防止手段120は、NMOSトランジスタ31の一端が負電位モニターパッド30の配線ラインに接続され、他端がグランドに接続され、ゲートにNOR回路33とレベルシフター32とが直列に接続されて構成されている。NOR回路33に入力される第1のモニタースイッチイネーブル信号MSW1EN及び第2のモニタースイッチイネーブル信号MSW2ENのいずれかがハイレベルのとき、NMOSトランジスタ31はオフし、第1の負電位発生手段100の第1の負電圧VNEG1又は第2の負電位発生手段110の第2の負電圧VNEG2が負電位モニターパッド30に供給される。
またモニターを行わない場合はいずれもローレベルとなるため、NMOSトランジスタ31はオンし、負電位モニターパッド30とその配線ラインの電位はグランドレベルとなる。このとき、第1のモニタースイッチ手段105及び第2のモニタースイッチ手段115もオフ状態となるため、第1の負電位発生手段100の第1の負電圧VNEG1及び第2の負電位発生手段110の第2の負電圧VNEG2は、それぞれ複数の負電位供給スイッチ群34、35を介して所定の回路に供給される。ただし負電位モニターパッド制御回路の動作おいて、第1のモニタースイッチイネーブル信号MSW1ENと第2のモニタースイッチイネーブル信号MSW2ENとが、共にハイレベルとなるステートは存在しない。これにより、第1の負電圧VNEG1、及び第2の負電圧VNEG2は、それぞれ独立に負電位モニターパッド30から安定にモニターされ、且つ同時に安定に所定の回路に供給される。
次に第1のモニタースイッチ手段105及び第2のモニタースイッチ手段115の動作を詳しく説明する。図2は、本発明による負電位モニターパッド制御回路のモニタースイッチ手段の構造図であり、第1のモニタースイッチ手段105及び第2のモニタースイッチ手段115は、同じ構造をしている。N型半導体基板40にPウエル41、接続用Pウエル拡散層42、ドレイン用N拡散層43、ソース用N拡散層44及びゲート45が形成され、第1のNMOSトランジスタ12、または第3のNMOSトランジスタ22を構成している。同様に、Pウエル46、接続用Pウエル拡散層47、ドレイン用N拡散層49、ソース用N拡散層48及びゲート45が形成され、第2のNMOSトランジスタ13、または第4のNMOSトランジスタ23を構成している。
接続用Pウエル拡散層42及びドレイン用N拡散層43は、負電位モニターパッド30の配線ラインと共に、図3に示すレベルシフター14又は24の第1の入力電圧端64に接続されている。ゲート45は、レベルシフター14又は24の出力端67に接続され、ソース用N拡散層44は、ドレイン用N拡散層49に接続されている。また、接続用Pウエル拡散層47及びドレイン用N拡散層48は、第1の負電位発生手段100の出力端または第2の負電位発生手段110の出力端と共に、レベルシフター15又は25の第1の入力電圧端64に接続されている。ゲート50は、レベルシフター15又は25の出力端67に接続されている。
レベルシフター14、15、24及び25については図3において詳しく説明されるが、第2の入力電圧端65にはVccが入力され、信号入力端66には、第1又は第2のモニタースイッチイネーブル信号MSW1EN、MSW2ENが入力されている。第1の負電位発生手段100の負出力電圧VNEG1または第2の負電位発生手段110の負出力電圧VNEG2が、負電位モニターパッド30へ供給される場合、レベルシフター14、15又は24、25はゲート45及びゲート50に電圧Vccを供給し、第1のNMOSトランジスタ13、第3のNMOSトランジスタ23、又は第2のNMOSトランジスタ12、又は第4のNMOSトランジスタ22をオンさせる。これにより負電位モニターパッド30から負電位をモニターすることができる。
負出力電圧VNEG1の供給が停止される場合、レベルシフター14は負電位モニターパッド30の負電位VNEG1をゲート45に供給し、レベルシフター15は、負出力電圧VNEG1をゲート50に供給する。これにより第1のNMOSトランジスタ13及び第2のNMOSトランジスタ12がオフし負出力電圧VNEG1の供給が停止される。
次に負出力電圧VNEG2の供給が停止される場合、レベルシフター24は負電位モニターパッド30の負電位VNEG2をゲート45に供給し、レベルシフター25は、負出力電圧VNEG2をゲート50に供給する。これにより第3のNMOSトランジスタ23及び第4のNMOSトランジスタ22がオフし負出力電圧VNEG2の供給が停止される。この動作は、負出力電圧VNEG1、又は負出力電圧VNEG2の電圧が負電位モニターパッド30に供給された後、停止されることによる。これにより負電位モニターパッド30の電位状態に影響されることなく、第1又は第2のモニタースイッチ手段105、115がオフされる。
図3は、負電位モニターパッド制御回路のレベルシフターを示す回路図である。図3においてレベルシフター14、15、24、及び25は、PMOSトランジスタ60、61の一端が第2の入力電圧端65に接続され、第2の入力電圧端65には電圧Vccが供給されている。PMOSトランジスタ60のゲートはインバーター63の信号入力端66に接続され、第1又は第2のモニタースイッチイネーブル信号MSW1EN、MSW2ENが供給される。PMOSトランジスタ60の他端はNMOSトランジスタ62のゲートとNMOSトランジスタ68の一端とに接続されている。NMOSトランジスタ62の一端とPMOSトランジスタ61の他端とNMOSトランジスタ68のゲートとは出力端67に接続され、NMOSトランジスタ62とNMOSトランジスタ68の他端は第1の入力電圧端64に接続されている。第1の入力電圧端64は、負電圧モニターパッド30の配線ライン又は第1の負電位発生手段100又は第2の負電位発生手段110に接続されている。
インバーター63の信号入力端66に供給される第1又は第2のモニタースイッチイネーブル信号MSW1EN、MSW2ENがハイであれば、PMOSトランジスタ60がオフすることでNMOSトランジスタ62がオフする。このときインバーター63の出力はローレベルとなるため、PMOSトランジスタ61がオンし、出力端67に電圧Vccが出力される。これにより図2で説明した第1のNMOSトランジスタ12、第3のNMOSトランジスタ22、又は第2のNMOSトランジスタ13、第4のNMOSトランジスタ23をオンさせ、負電位モニターパッド30から負電位をモニターすることができる。
また第1又は第2のモニタースイッチイネーブル信号MSW1EN、MSW2ENがローであれば、PMOSトランジスタ60がオンすることでNMOSトランジスタ62がオンし、出力端67に負電圧モニターパッド30又は第1の負電位発生手段100又は第2の負電位発生手段110の電位VNEGが出力される。これにより図2で説明した第1のNMOSトランジスタ13、第3のNMOSトランジスタ23、及び第2のNMOSトランジスタ12、第4のNMOSトランジスタ22をオフさせ、負電位モニターパッド30の電位状態に影響されることなく、第1又は第2のモニタースイッチ手段105、115がオフされる。このときインバーター63の出力はハイレベルとなるため、PMOSトランジスタ61はオフされている。
複数の負電位発生回路が同時に負電位を発生しない場合、第1、又は第2のモニタースイッチ手段105、115のいずれかを省略することが可能となる。図4は、本発明の負電位モニターパッド制御回路の第2の実施例であって、他の任意の複数の負電位発生手段が一つの場合を示す回路ブロック図である。図4は第2のモニタースイッチ手段115を省略した場合を示し、負電位モニターパッド制御回路は、負電位モニターパッド30と第1及び第2の負電位発生手段100、110と第1のモニタースイッチ手段105とから構成されている。
負電位モニターパッド30と第1の負電位発生手段100と負電位供給スイッチ群34、35は、図7で説明したものと同じであるため説明を省略する。また第1のモニタースイッチ手段105は、図1で説明したものと同じであるため説明は省略する。第2の負電位発生手段110は、第2のチャージポンプ20と第2の負電位制御手段21とから成るところは図1の場合と同様であるが、放電手段113がフローティング防止手段120に置き換えられているところが異なっている。
図4において、第1の制御信号ACT1がハイレベルのとき、第1の負電位発生手段100は図7の場合と同様に動作し、負電圧VNEG1が第1のモニタースイッチ手段105に供給される。第1のモニタースイッチ手段105はモニタースイッチイネーブル信号MSWENがハイレベルであるため、図2及び3で説明したとおりオンとなり、負電圧VNEG1は負電位モニターパッド30に供給されると共に、複数の負電位供給スイッチ群34を介してそれぞれ所定の回路に供給される。このとき第2の制御信号ACT2はローレベルであるため、第2の負電位制御手段21とフローティング防止手段120がオフとなり、第2の負電位発生手段110は動作を停止する。
第1の制御信号ACT1がローレベルのとき、第1の負電位発生手段100は動作を停止し、第1のモニタースイッチ手段105はオフとなる。このとき第2の制御信号ACT2はハイレベルであるため、第2の負電位発生手段110は図7の場合と同様に動作し、負電圧VNEG2が負電位モニターパッド30に供給されると共に、複数の負電位供給スイッチ群35を介してそれぞれ所定の回路に供給される。第1の制御信号ACT1及び第2の制御信号ACT2が共にローレベルであるとき、第2の負電位発生手段110は動作を停止し、フローティング防止手段120がオンすることで、負電位モニターパッド30の電位はグランドレベルとなる。このときモニタースイッチイネーブル信号MSWENもローレベルとなり、第1のモニタースイッチ手段105はオフする。これにより、第1の負電圧VNEG1、及び第2の負電圧VNEG2は、それぞれ独立に負電位モニターパッド30から安定にモニターされ、且つ独立して安定に所定の回路に供給される。
図5は、本発明の負電位モニターパッド制御回路の第3の実施例であって、他の任意の複数の負電位発生手段が一つの場合を示す回路ブロック図である。図5は、図4と同様に第2のモニタースイッチ手段115を省略した場合を示し、負電位モニターパッド制御回路は、負電位モニターパッド30と第1及び第2の負電位発生手段100、110と第1のモニタースイッチ手段105とから構成されている。
負電位モニターパッド30、第1の負電位発生手段100、第1のモニタースイッチ手段105及び負電位供給スイッチ群34、35は、図4で説明したものと同じであるため説明を省略する。第2の負電位発生手段110は、第2のチャージポンプ20と放電手段113とから成るところは図4の場合と同様であるが、第2の負電位制御手段21は第1の負電位制御手段11を共用するため削除されているところが異なっている。このため第1のチャージポンプイネーブル信号CPEN1が第1のチャージポンプ10と第1の負電位制御手段11とに入力され、第2のチャージポンプイネーブル信号CPEN2が第2のチャージポンプ20に入力されている。
図6は、図5における制御信号と負電圧の関係を示す図である。図5において、第1のチャージポンプイネーブル信号CPEN1がハイレベルのとき、第1のチャージポンプ10と負電位制御手段11とが起動し、負電位制御手段11は、第1のチャージポンプ10の出力端の電圧を検出し、第1のチャージポンプ10の出力が所定の第1の負電圧VNEG1となるよう制御する。このとき第1の制御信号ACT1はハイレベルであり、放電手段103はオフしている。また第2のチャージポンプイネーブル信号CPEN1はローレベルであり、第2のチャージポンプ20はオフしている。
このときモニタースイッチイネーブル信号MSWENと第2の制御信号ACT2がローであると、第1のモニタースイッチ手段105がオフ、放電手段113がオンするため、第1の負電圧VNEG1が出力され、複数の負電位供給スイッチ群34を介してそれぞれ所定の回路に供給されると共に、第2の負電圧VNEG2はグランドレベルとなる。モニタースイッチイネーブル信号MSWENと第2の制御信号ACT2がハイであると、第2の負電圧VNEG2側も第1の負電圧VNEG1レベルとなり、負電位モニターパッド30で負電圧を検出できると共に、複数の負電位供給スイッチ群35を介してそれぞれ所定の回路に供給することができる。
第1のチャージポンプイネーブル信号CPEN1がローレベル、第2のチャージポンプイネーブル信号CPEN2がハイレベルで、且つ、第1、2の制御信号ACT1、2とモニタースイッチイネーブル信号MSWENとがハイレベルであると、第1のチャージポンプ10はオフする。このとき、第2のチャージポンプ20と負電位制御手段11とが起動し、負電位制御手段11は、第2のチャージポンプ20の出力端の電圧を検出し、第2のチャージポンプ20の出力が所定の第2の負電圧VNEG2となるよう制御する。また、第1のモニタースイッチ手段105はオンとなるため、第1、2の負電圧VNEG1、2は共に負電圧VNEG2となり、負電位モニターパッド30で負電圧を検出できると共に、複数の負電位供給スイッチ群34、35を介してそれぞれ所定の回路に供給することができる。また、第1、2のチャージポンプイネーブル信号CPEN1、2と第1、2の制御信号ACT1、2がローであると、第1、2の負電圧VNEG1、2はグランドレベルとなり、モニタースイッチイネーブル信号MSWENは関係しなくなる。
以上説明したように、本発明によると、複数の負電位発生手段が同時、又は単独に動作するいずれの場合においても、負電位をモニターするパッドを共有化することが可能となり、チップ面積の増大を防ぐことができる。またこれにより、試験時のピン数の増大による複数同時テストの困難度の増大を防ぎ、同測テストにおける同測チップ数の減少を最小限に抑える負電位モニターパッド制御回路が可能になり、これを備えた不揮発性メモリの提供が可能となる。
本発明による負電位モニターパッド制御回路の第1の実施例を示す回路ブロック図。 本発明によるモニタースイッチ手段の構造図。 負電位モニターパッド制御回路のレベルシフターを示す回路図 本発明による負電位モニターパッド制御回路の第2の実施例を示す回路ブロック図。 本発明による負電位モニターパッド制御回路の第3の実施例を示す回路ブロック図。 制御信号と負電圧の関係を示す図。 従来の負電位制御回路を示す回路ブロック図。
符号の説明
10 第1のチャージポンプ
11 第1の負電位制御手段
12 第1のNMOSトランジスタ
13 第2のNMOSトランジスタ
14、15 レベルシフター
16 NMOSトランジスタ
17 レベルシフター
18 インバーター
20 第2のチャージポンプ
21 第2の負電位制御手段
22 第3のNMOSトランジスタ
23 第4のNMOSトランジスタ
24、25 レベルシフター
26 NMOSトランジスタ
27 レベルシフター
28 インバーター
30 負電位モニターパッド
31 NMOSトランジスタ
32 レベルシフター
33 NOR回路
34、35 スイッチ群
100 第1の負電位発生手段
103、113 放電手段
105 第1のモニタースイッチ手段
110 第2の負電位発生手段
115 第2のモニタースイッチ手段
120 フローティング防止手段
VNEG1 第1の負電圧
VNEG2 第2の負電圧
ACT1、2 制御信号
MSW1EN 第1のモニタースイッチイネーブル信号
MSW2EN 第2のモニタースイッチイネーブル信号
CPEN1 第1のチャージポンプイネーブル制御信号
CPEN2 第2のチャージポンプイネーブル制御信号

Claims (8)

  1. 負電位をモニターする負電位モニターパッド制御回路であって、
    複数の負電位発生手段と、
    一端が第1のPウエルに接続された第1のNMOSトランジスタの他端と、一端が第2のPウエルに接続された第2のNMOSトランジスタの他端とが互いに接続され、各々のゲートが所定のモニタースイッチイネーブル信号により制御されてスイッチ動作を行う複数のモニタースイッチ手段と、
    負電位モニターパッドと、を有し、
    前記複数の内の任意の負電位発生手段の出力端と、前記複数の内の任意のモニタースイッチ手段の前記第2のNMOSトランジスタの前記一端とが接続され、前記第1のNMOSトランジスタの前記一端と前記負電位モニターパッドとが接続されて、前記負電位モニターパッドは前記複数の負電位発生手段との接続を構成し、
    前記所定のモニタースイッチイネーブル信号により、前記複数の内の任意のモニタースイッチ手段のそれぞれをオン・オフ制御することで、任意の前記複数の負電位発生手段と前記負電位モニターパッドとの接続を制御することを特徴とする負電位モニターパッド制御回路。
  2. 負電位をモニターする負電位モニターパッド制御回路であって、
    複数の負電位発生手段と、
    一端が第1のPウエルに接続された第1のNMOSトランジスタの他端と、一端が第2のPウエルに接続された第2のNMOSトランジスタの他端とが互いに接続され、各々のゲートが所定のモニタースイッチイネーブル信号により制御されてスイッチ動作を行う複数のモニタースイッチ手段と、
    負電位モニターパッドと、を有し、
    前記複数の内の任意の負電位発生手段の出力端と前記負電位モニターパッドとが接続され、且つ、前記複数の内の他の任意の負電位発生手段の出力端と前記複数の内の任意のモニタースイッチ手段の前記第2のNMOSトランジスタの前記一端とが接続され、前記第1のNMOSトランジスタの前記一端と前記負電位モニターパッドとが接続されて、前記負電位モニターパッドは前記複数の負電位発生手段との接続を構成し、
    前記所定のモニタースイッチイネーブル信号により前記複数の内の任意のモニタースイッチ手段のオン・オフ制御を行うことで、前記複数の内の他の任意の負電位発生手段と前記負電位モニターパッドとの接続を制御することを特徴とする負電位モニターパッド制御回路。
  3. 前記所定のモニタースイッチイネーブル信号により前記複数の内の任意のモニタースイッチ手段がオンし、前記複数の内の他の任意の負電位発生手段が前記負電位モニターパッドに所定の負電圧を出力するとき、前記複数の内の任意の負電位発生手段はディスエーブルとなることを特徴とする請求項2に記載の負電位モニターパッド制御回路。
  4. 負電位をモニターする負電位モニターパッド制御回路であって、
    複数の負電位発生手段と、
    一端が第1のPウエルに接続された第1のNMOSトランジスタの他端と、一端が第2のPウエルに接続された第2のNMOSトランジスタの他端とが互いに接続され、各々のゲートが所定のモニタースイッチイネーブル信号により制御されてスイッチ動作を行う複数のモニタースイッチ手段と、
    負電位モニターパッドと、を有し、
    前記複数の内の任意の負電位発生手段の出力端と前記負電位モニターパッドとが接続され、且つ、前記複数の内の他の任意の負電位発生手段の出力端と前記複数の内の任意のモニタースイッチ手段の前記第2のNMOSトランジスタの前記一端とが接続され、前記第1のNMOSトランジスタの前記一端と前記負電位モニターパッドとが接続されて、前記負電位モニターパッドは前記複数の負電位発生手段との接続を構成し、
    前記複数の負電位発生手段は、所定のチャージポンプイネーブル信号によりそれぞれの前記複数の負電位発生手段の出力を検出し、且つ、所定の負電圧を発生させる共通の負電位制御手段を有し、
    前記所定のモニタースイッチイネーブル信号により前記複数の内の任意のモニタースイッチ手段のオン・オフ制御を行うことで、前記所定のチャージポンプイネーブル信号により制御される前記複数の内の他の任意の負電位発生手段と前記負電位モニターパッドとの接続を制御することを特徴とする負電位モニターパッド制御回路。
  5. 前記所定のモニタースイッチイネーブル信号により前記複数の内の任意のモニタースイッチ手段がオンし、前記所定のチャージポンプイネーブル信号により制御される前記複数の内の他の任意の負電位発生手段が前記負電位モニターパッドに所定の負電圧を出力するとき、前記複数の内の任意の負電位発生手段は、ディスエーブルとなることを特徴とする請求項4に記載の負電位モニターパッド制御回路。
  6. 前記複数の内の任意の負電位発生手段が前記所定のチャージポンプイネーブル信号によりイネーブルされ、前記共通の負電位制御手段により制御されて前記負電位モニターパッドに所定の負電位を出力するとき、前記複数の内の他の任意の負電位発生手段と前記複数の内の任意のモニタースイッチ手段とは、ディスエーブルとなることを特徴とする請求項4に記載の負電位モニターパッド制御回路。
  7. 前記負電位モニターパッドは、前記負電位モニターパッドの配線ラインとグランドとの間に接続されたフローティング防止手段を有することを特徴とする請求項1乃至6のいずれかに記載の負電位モニターパッド制御回路。
  8. 請求項1乃至7に記載のいずれかの負電位モニターパッド制御回路を備えることを特徴とする不揮発性メモリ。
JP2006309201A 2006-11-15 2006-11-15 負電位モニターパッド制御回路及びそれを備えた不揮発性メモリ Pending JP2008123642A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006309201A JP2008123642A (ja) 2006-11-15 2006-11-15 負電位モニターパッド制御回路及びそれを備えた不揮発性メモリ
KR1020070113350A KR20080044163A (ko) 2006-11-15 2007-11-07 음전압 모니터 패드 제어회로 및 그것을 갖춘 비휘발성메모리

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006309201A JP2008123642A (ja) 2006-11-15 2006-11-15 負電位モニターパッド制御回路及びそれを備えた不揮発性メモリ

Publications (1)

Publication Number Publication Date
JP2008123642A true JP2008123642A (ja) 2008-05-29

Family

ID=39508223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006309201A Pending JP2008123642A (ja) 2006-11-15 2006-11-15 負電位モニターパッド制御回路及びそれを備えた不揮発性メモリ

Country Status (2)

Country Link
JP (1) JP2008123642A (ja)
KR (1) KR20080044163A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101132105B1 (ko) * 2009-12-31 2012-04-05 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 동작 방법
KR20150002007A (ko) 2013-06-28 2015-01-07 에스케이하이닉스 주식회사 반도체 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59186411A (ja) * 1983-04-08 1984-10-23 Hitachi Ltd 可変利得増幅回路
JPH0193920A (ja) * 1987-10-05 1989-04-12 Mitsubishi Electric Corp 半導体装置
JPH07105447B2 (ja) * 1988-12-15 1995-11-13 株式会社東芝 伝送ゲート
JPH08106799A (ja) * 1994-10-04 1996-04-23 Mitsubishi Electric Corp 半導体集積回路装置
JP2002074996A (ja) * 2000-08-25 2002-03-15 Mitsubishi Electric Corp 半導体集積回路
JP2002246551A (ja) * 2001-02-15 2002-08-30 Hitachi Ltd 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59186411A (ja) * 1983-04-08 1984-10-23 Hitachi Ltd 可変利得増幅回路
JPH0193920A (ja) * 1987-10-05 1989-04-12 Mitsubishi Electric Corp 半導体装置
JPH07105447B2 (ja) * 1988-12-15 1995-11-13 株式会社東芝 伝送ゲート
JPH08106799A (ja) * 1994-10-04 1996-04-23 Mitsubishi Electric Corp 半導体集積回路装置
JP2002074996A (ja) * 2000-08-25 2002-03-15 Mitsubishi Electric Corp 半導体集積回路
JP2002246551A (ja) * 2001-02-15 2002-08-30 Hitachi Ltd 半導体装置

Also Published As

Publication number Publication date
KR20080044163A (ko) 2008-05-20

Similar Documents

Publication Publication Date Title
US7149113B2 (en) Semiconductor integrated circuit device
JP3683915B2 (ja) 半導体記憶装置
US7102413B2 (en) Semiconductor integrated circuit device
JP2010113746A (ja) 不揮発性半導体記憶装置
JP5590842B2 (ja) 半導体記憶装置および半導体記憶装置の制御方法
WO2013054389A9 (ja) 半導体装置
US7598794B1 (en) Well bias architecture for integrated circuit device
US20060171205A1 (en) Flash cell fuse circuit and method of fusing a flash cell
JP2008123642A (ja) 負電位モニターパッド制御回路及びそれを備えた不揮発性メモリ
US7876619B2 (en) Nonvolatile semiconductor memory device
US8406043B2 (en) Phase change memory apparatus having global bit line and method for driving the same
US11205488B2 (en) Apparatuses and methods for transistor protection by charge sharing
KR20120109205A (ko) 반도체 집적회로
JP6103815B2 (ja) 不揮発性メモリ回路、及び半導体装置
JP2010232848A (ja) 半導体メモリの内部電源のスタートアップ回路
US8120976B2 (en) Line defect detection circuit for detecting weak line
US7425840B2 (en) Semiconductor device with multipurpose pad
JP2006114804A (ja) 半導体集積回路
JP2007257739A (ja) 不揮発性半導体記憶装置
KR20080053547A (ko) 패드 수를 감소시킨 반도체 메모리 장치
JP2008298630A (ja) 半導体集積回路
US20200083235A1 (en) Semiconductor integrated circuit
CN117636992A (zh) 半导体存储装置
JP4152422B2 (ja) 半導体集積回路装置
US20070007561A1 (en) Discharge circuit for a word-erasable flash memory device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101025

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121009