JP2008118124A - 薄膜トランジスタ基板、および表示デバイス - Google Patents
薄膜トランジスタ基板、および表示デバイス Download PDFInfo
- Publication number
- JP2008118124A JP2008118124A JP2007265810A JP2007265810A JP2008118124A JP 2008118124 A JP2008118124 A JP 2008118124A JP 2007265810 A JP2007265810 A JP 2007265810A JP 2007265810 A JP2007265810 A JP 2007265810A JP 2008118124 A JP2008118124 A JP 2008118124A
- Authority
- JP
- Japan
- Prior art keywords
- nitrogen
- oxygen
- containing layer
- thin film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】薄膜トランジスタの半導体層33と、ソース−ドレイン電極28,29とを有する薄膜トランジスタ基板において、ソース−ドレイン電極28,29は、窒素を含有する窒素含有層、または窒素及び酸素を含有する酸素窒素含有層28a、29aと、純Cu又はCu合金の薄膜28b、29bとからなっている。窒素含有層を構成する窒素の一部若しくは全部、または、酸素窒素含有層を構成する窒素または酸素の一部若しくは全部は、薄膜トランジスタの半導体層33のSiと結合している。また、純CuまたはCu合金の薄膜28b、29bは、窒素含有層または酸素窒素含有層28a、29aを介して薄膜トランジスタの半導体層33と接続している。
【選択図】図8
Description
本発明に用いられるソース・ドレイン電極28、29は、図8に示すように、窒素/酸素窒素含有層28a、29aと、Cu系合金薄膜28b、29bとからなる。窒素/酸素窒素含有層28a、29aは、TFTの半導体層33を覆うように形成されており、例えば、窒素含有層の窒素原子(N)、または酸素窒素含有層の窒素原子(N)及び酸素原子(O)の一部または全部は、半導体層のSiと結合した状態で存在している。窒素含有層を構成するN、または酸素窒素含有層を構成するN及びOは、半導体層を構成するSiよりもCuとの密着性に優れており、パターニング後の電極の剥離が生じない。更に、窒素/酸素窒素含有層28a、29aは、Cu系合金28b、29bとTFTの半導体層33との界面におけるCuとSiとの相互拡散を防止するためのバリア(拡散バリア)として作用する。これらの作用は、Oに比べ、Nの方が優れているため、本発明では、少なくとも、窒素を含有していることが必要である。
原子(N)及び酸素原子(O)の一部または全部は、半導体層のSiと結合し、主に、Si酸窒化物(SiON)となっている。Si窒化物は、例えば、Si半導体層の表面を窒化することによって得られる。Si酸窒化物は、例えば、Si窒化物の形成過程などで不可避的に導入される酸素や窒素と結合して得られる。
プラズマ窒化法は、プラズマを利用するものであり、後述する実施形態および実施例1に示すように、窒素含有ガスを用いることが好ましい。窒素含有ガスとしては、N2、NH3、NF3などのガスが挙げられる。これらは、単独で、もしくは二種以上の混合ガスとして使用される。具体的には、窒素を含有するプラズマ源の近傍にTFTの半導体層を設置することが好ましい。ここで、プラズマ源と半導体層との距離は、プラズマの種類や、プラズマ発生条件[パワー(投入電力)、圧力、温度、照射時間、ガス組成など]などに応じて適宜適切な範囲に設定すればよいが、おおむね、数十cmの範囲であることが好ましい。このようなプラズマ近傍には、高エネルギーの窒素原子が存在しており、これにより、半導体層表面に所望の窒素/酸素窒素含有層を容易に形成することができる。
熱窒化法は、皮膜のつきまわりが良いなどの理由によって汎用されている。具体的には、例えば、窒素ガス雰囲気下で、400℃以下の温度で加熱することが好ましい。加熱温度が高いと、半導体層への損傷が大きくなり、一方、加熱温度が低い場合、所望の窒素/酸素窒素含有層を十分形成できない恐れがある。加熱温度は、200℃以上380℃以下に制御することがより好ましく、250℃以上350℃以下に制御することがさらに好ましい。上記の加熱処理は、前述したプラズマ窒化法と併用してもよく、これにより、窒素/酸素窒素含有層の形成を更に促進することができる。
アミノ化法は、光の作用によってガスの分解または反応を促進し、窒素/酸素窒素含有層を生成する方法であり、通常、紫外線領域の波長(約200nm〜400nm)の光が用いられる。光源としては、水銀ランプ(低圧水銀灯:波長254nm、高圧水銀灯:365nm)やエキシマレーザー(ArF:194nm、KrF:248nm)などを利用すればよい。具体的には、窒素含有ガス雰囲気下でより短波長の紫外線を用いることが好ましく、これにより、高いエネルギーを付与することができる。
図3は、本発明に係るアモルファスシリコンTFT基板の実施形態を説明する概略断面図である。図3では、従来のTFT基板を示す前述した図2と同じ番号を付している。本実施形態によれば、以下に詳述するように、窒素および酸素を含有する層(酸素窒素含有層)の形成が確認されている。
以下の実施例1〜2では、酸素窒素含有層を有するCu合金薄膜のソース−ドレイン電極を用いれば、バリアメタル層を省略しても、半導体層へのCuの拡散が抑制され、良好なTFT特性が得られることを調べる目的で、種々の実験を行った。実施例1および実施例2では、前述した実施形態1と同様のプラズマ窒化法を用いて酸素窒素含有層を形成した。具体的な実験条件および評価方法は以下の通りである。
実施例1では、ソース−ドレイン電極用の配線材料として、前述した実施形態1に記載のCu−0.34原子%Niを用いた。
これに対し、比較例1では、窒素/酸素窒素含有層の形成は見られなかった。
ここでは、TFT特性を簡易に調べるため、実施形態1の図4(g)に示すTFTに対し、種々の熱処理(150℃で30分間、200℃で30分間、250℃で30分間、300℃で30分間)を行ったものを実験に供した。この熱処理条件は、TFT基板の製造工程で、熱履歴が最大となるSi窒化膜(保護膜)の成膜工程の加熱処理を想定して設定されたものである。本実施例に供したTFTは、現実のTFT基板のように種々の成膜工程が施されて完成されたものではないが、上記のアニールを行ったTFTは、実際のTFT基板のTFT特性をほぼ反映していると考えられる。
実施例1、実施例2、比較例1のそれぞれについて、実施形態1の図4(g)に示すTFTを作製し、アモルファスシリコンチャネル薄膜との界面を観察し、アモルファスシリコン中のSiとCuとの相互拡散の有無を調べた。
詳細には、TFT作製直後の各試料、及びTFTに対して窒素雰囲気中にて350℃で30分間熱処理した各試料のそれぞれに、ついてGD−OES分析を行い、深さ方向の元素組成分析を行った。GD―OES分析は、成膜完了後の試料の膜表面(上層)から、高周波スパッタによって膜を削りながら膜を分析する手法である。GD―OESの分析条件は以下の通りである。
ガス圧力300Pa、電力20W、周波数500Hz、
デューティーサイクル0.125
成膜後の各試料におけるGD−OES分析の結果を図5〜図7に示す。詳細には、図5に比較例1(純Cuのみ)の結果を、図6に実施例1の結果を、図7に実施例2の結果を、それぞれ、示す。
本実施例では、前述した実施例2(純Cuを使用)において、プラズマ窒化法を、表1に示す種々の条件(条件1〜条件5)下で行なって酸素窒素含有層を形成したこと以外は、実施例1と同様にしてTFTを作製し、このTFTに対し、実施例1と同様にして種々の熱処理を行なった。比較のため、熱処理を行なわなかったものも用意した。いずれの条件下でも、キャリアガスとして窒素を用いた。
増加の範囲内(1×10−11A以下)に含まれるものを良好(○)、上記範囲を超える
ものを不良(×)とした。また、オン電流が熱処理条件により上記基準値(1×10−6
A)以上となるものを良好(○)、上記範囲よりもオン電流が小さくなるものを不良(×
)とした。更に、総合評価として、オン電流、オフ電流とも良好なものを◎、どちらか一方が良好で他方が不良なものを×とした。
本実施例では、前述した実施例2において、純Cuの代わりに、表3に記載のCu−X合金(X=Ni、Zn、Mn、Mg、Ge)を使用したソース−ドレイン電極を用いたこと、および以下に示す条件で窒素プラズマ処理を行なったこと以外は、実施例1と同様にしてTFTを作製し、このTFTに対し、実施例1と同様にして種々の熱処理を行なった。比較のため、熱処理を行なわなかったものも用意した。更に、参考のため、純Cuを使用したソース−ドレイン電極についても、上記と同様の実験を行なった。
プラズマ条件
温度:320℃、圧力:133Pa、投入電力:100W、照射時間:60秒、
キャリアガス:窒素
2 対向電極
3 液晶層
4 薄膜トランジスタ(TFT)
5 透明画素電極
6 配線部
7 共通電極
8 カラーフィルタ
9 遮光膜
10a、10b 偏光板
11 配向膜
12 TABテープ
13 ドライバ回路
14 制御回路
15 スペーサー
16 シール材
17 保護膜
18 拡散板
19 プリズムシート
20 導光板
21 反射板
22 バックライト
23 保持フレーム
24 プリント基板
25 走査線
26 ゲート電極
27 ゲート絶縁膜(Si窒化膜)
28 ソース電極
29 ドレイン電極
28a、29a 窒素/酸素窒素含有層
28b、29b Cu系合金薄膜
30 保護膜(Si窒化膜)
31 フォトレジスト
32 コンタクトホール
33 アモルファスシリコンチャネル膜(活性半導体膜)
34 信号線(ソース−ドレイン配線)
51、52、53 バリアメタル層
55 アンドープト水素化アモルファスシリコン膜(a−Si−H)
56 n+型水素化アモルファスシリコン膜(n+a−Si−H)
60 酸素窒素含有層
61 Cu−2.0原子%Nd合金膜
62 レジスト
63 Cu−2.0原子%Ni合金膜
100 液晶ディスプレイパネル
Claims (5)
- 薄膜トランジスタの半導体層と、ソース−ドレイン電極とを有する薄膜トランジスタ基板において、
前記ソース−ドレイン電極は、窒素を含有する窒素含有層、または窒素及び酸素を含有する酸素窒素含有層と、純Cu又はCu合金の薄膜とからなり、
前記窒素含有層を構成する窒素の一部若しくは全部、または、前記酸素窒素含有層を構成する窒素または酸素の一部若しくは全部は、前記薄膜トランジスタの前記半導体層のSiと結合しており、
前記純CuまたはCu合金の薄膜は、前記窒素含有層または前記酸素窒素含有層を介して前記薄膜トランジスタの前記半導体層と接続していることを特徴とする薄膜トランジスタ基板。 - 前記窒素含有層を構成する窒素原子数([N])とSi原子数([Si])との比([N]/[Si])の最大値は、0.2以上2.0以下の範囲内であり、前記酸素窒素含有層を構成する窒素原子数([N])と酸素原子数([O])の和と、Si原子数との比〔([N]+[O])/[Si]〕の最大値は、0.2以上2.0以下の範囲内である請求項1に記載の薄膜トランジスタ基板。
- 前記窒素含有層または前記酸素窒素含有層の厚さは、0.8nm以上3.5nm以下の範囲内である請求項1または2に記載の薄膜トランジスタ基板。
- 前記薄膜トランジスタの前記半導体層は、アモルファスシリコンまたは多結晶シリコンからなる請求項1〜3のいずれかに記載の薄膜トランジスタ基板。
- 請求項4に記載の薄膜トランジスタ基板を備えた表示デバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007265810A JP4746021B2 (ja) | 2006-10-13 | 2007-10-11 | 薄膜トランジスタ基板の製造方法、および表示デバイス |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006280532 | 2006-10-13 | ||
JP2006280532 | 2006-10-13 | ||
JP2007265810A JP4746021B2 (ja) | 2006-10-13 | 2007-10-11 | 薄膜トランジスタ基板の製造方法、および表示デバイス |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008215448A Division JP2009016860A (ja) | 2006-10-13 | 2008-08-25 | 薄膜トランジスタ基板、および表示デバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008118124A true JP2008118124A (ja) | 2008-05-22 |
JP4746021B2 JP4746021B2 (ja) | 2011-08-10 |
Family
ID=39503786
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007265810A Expired - Fee Related JP4746021B2 (ja) | 2006-10-13 | 2007-10-11 | 薄膜トランジスタ基板の製造方法、および表示デバイス |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4746021B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010001998A1 (ja) * | 2008-07-03 | 2010-01-07 | 株式会社神戸製鋼所 | 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置 |
JP2010192554A (ja) * | 2009-02-17 | 2010-09-02 | Hitachi Cable Ltd | 配線材料、tft回路基板、及びターゲット材 |
JP2011171581A (ja) * | 2010-02-19 | 2011-09-01 | Kobe Steel Ltd | 薄膜トランジスタ基板および表示デバイス |
JP2014060405A (ja) * | 2009-08-07 | 2014-04-03 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
RU2633799C1 (ru) * | 2016-06-07 | 2017-10-18 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" (ФГБОУ ВО "Чеченский государственный университет") | Способ изготовления полупроводникового прибора |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63308384A (ja) * | 1987-06-10 | 1988-12-15 | Fujitsu Ltd | 薄膜トランジスタ |
JP2006080495A (ja) * | 2004-08-03 | 2006-03-23 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法、並びにテレビジョン |
-
2007
- 2007-10-11 JP JP2007265810A patent/JP4746021B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63308384A (ja) * | 1987-06-10 | 1988-12-15 | Fujitsu Ltd | 薄膜トランジスタ |
JP2006080495A (ja) * | 2004-08-03 | 2006-03-23 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法、並びにテレビジョン |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010001998A1 (ja) * | 2008-07-03 | 2010-01-07 | 株式会社神戸製鋼所 | 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置 |
JP2010245495A (ja) * | 2008-07-03 | 2010-10-28 | Kobe Steel Ltd | 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置 |
US20110121297A1 (en) * | 2008-07-03 | 2011-05-26 | Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) | Wiring structure, thin film transistor substrate, method for manufacturing thin film transistor substrate, and display device |
US8535997B2 (en) | 2008-07-03 | 2013-09-17 | Kobe Steel, Ltd. | Wiring structure, thin film transistor substrate, method for manufacturing thin film transistor substrate, and display device |
JP2010192554A (ja) * | 2009-02-17 | 2010-09-02 | Hitachi Cable Ltd | 配線材料、tft回路基板、及びターゲット材 |
JP2014060405A (ja) * | 2009-08-07 | 2014-04-03 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
US8759132B2 (en) | 2009-08-07 | 2014-06-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US9171867B2 (en) | 2009-08-07 | 2015-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9954005B2 (en) | 2009-08-07 | 2018-04-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising oxide semiconductor layer |
JP2011171581A (ja) * | 2010-02-19 | 2011-09-01 | Kobe Steel Ltd | 薄膜トランジスタ基板および表示デバイス |
RU2633799C1 (ru) * | 2016-06-07 | 2017-10-18 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" (ФГБОУ ВО "Чеченский государственный университет") | Способ изготовления полупроводникового прибора |
Also Published As
Publication number | Publication date |
---|---|
JP4746021B2 (ja) | 2011-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009016860A (ja) | 薄膜トランジスタ基板、および表示デバイス | |
TWI425640B (zh) | 薄膜電晶體基板,及顯示元件 | |
JP5106136B2 (ja) | 半導体装置の作製方法 | |
TW473800B (en) | Method of manufacturing a semiconductor device | |
TW586141B (en) | Semiconductor device and method of manufacturing the same | |
JP4926329B2 (ja) | 半導体装置およびその作製方法、電気器具 | |
TWI362231B (en) | Display device | |
US7709894B2 (en) | Semiconductor device including a transistor with a gate electrode having a taper portion | |
JP4993810B2 (ja) | 半導体装置の作製方法 | |
TW200947525A (en) | Method for manufacturing semiconductor device | |
JP5288597B2 (ja) | 半導体装置の作製方法 | |
JP4746021B2 (ja) | 薄膜トランジスタ基板の製造方法、および表示デバイス | |
JP2008010801A (ja) | ソース−ドレイン電極、薄膜トランジスタ基板およびその製造方法、並びに表示デバイス | |
KR100998159B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP4216003B2 (ja) | 半導体装置の作製方法 | |
JP4176362B2 (ja) | 半導体装置の作製方法 | |
JP4212844B2 (ja) | 半導体装置の作製方法 | |
JP4498840B2 (ja) | 窒化ケイ素膜の作製方法および発光装置の作製方法 | |
JP2009016862A (ja) | ソース−ドレイン電極、薄膜トランジスタ基板およびその製造方法、並びに表示デバイス | |
JP4346852B2 (ja) | 半導体装置の作製方法 | |
JP4837871B2 (ja) | 半導体装置の作製方法 | |
JP4342843B2 (ja) | 半導体装置の作製方法 | |
JP4267253B2 (ja) | 半導体装置の作製方法 | |
JP4176366B2 (ja) | 半導体装置の作製方法 | |
WO2009122609A1 (ja) | 半導体装置、その製造方法及び表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080228 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080624 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080825 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081008 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20090306 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110407 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110512 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4746021 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |