JP2008118124A - 薄膜トランジスタ基板、および表示デバイス - Google Patents

薄膜トランジスタ基板、および表示デバイス Download PDF

Info

Publication number
JP2008118124A
JP2008118124A JP2007265810A JP2007265810A JP2008118124A JP 2008118124 A JP2008118124 A JP 2008118124A JP 2007265810 A JP2007265810 A JP 2007265810A JP 2007265810 A JP2007265810 A JP 2007265810A JP 2008118124 A JP2008118124 A JP 2008118124A
Authority
JP
Japan
Prior art keywords
nitrogen
oxygen
containing layer
thin film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007265810A
Other languages
English (en)
Other versions
JP4746021B2 (ja
Inventor
Aya Hino
綾 日野
Yasushi Goto
裕史 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Priority to JP2007265810A priority Critical patent/JP4746021B2/ja
Publication of JP2008118124A publication Critical patent/JP2008118124A/ja
Application granted granted Critical
Publication of JP4746021B2 publication Critical patent/JP4746021B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】バリアメタル層を省略しても優れたTFT特性を発揮し得、ソース−ドレイン配線をTFTの半導体層に直接かつ確実に接続することができる技術を提供する。
【解決手段】薄膜トランジスタの半導体層33と、ソース−ドレイン電極28,29とを有する薄膜トランジスタ基板において、ソース−ドレイン電極28,29は、窒素を含有する窒素含有層、または窒素及び酸素を含有する酸素窒素含有層28a、29aと、純Cu又はCu合金の薄膜28b、29bとからなっている。窒素含有層を構成する窒素の一部若しくは全部、または、酸素窒素含有層を構成する窒素または酸素の一部若しくは全部は、薄膜トランジスタの半導体層33のSiと結合している。また、純CuまたはCu合金の薄膜28b、29bは、窒素含有層または酸素窒素含有層28a、29aを介して薄膜トランジスタの半導体層33と接続している。
【選択図】図8

Description

本発明は、液晶ディスプレイ、半導体、光学部品などに使用される薄膜トランジスタ基板、および表示デバイスに関し、特に、ソース−ドレイン電極を薄膜トランジスタの半導体層と直接接続することが可能な新規な薄膜トランジスタ基板に関するものである。
小型の携帯電話から、30インチを超す大型テレビに至るまで様々な分野に用いられている液晶ディスプレイは、画素の駆動方法によって、単純マトリックス型液晶ディスプレイとアクティブマトリックス型液晶ディスプレイに分けられる。このうちスイッチング素子として薄膜トランジスタ(Thin Film Transistor、以下、TFTと呼ぶ。)を有するアクティブマトリックス型液晶ディスプレイは、高精度の画質を実現でき、高速の動画にも対応できるため、汎用されている。
図1を参照しながら、アクティブマトリクス型液晶ディスプレイに適用される代表的な液晶ディスプレイの構成および動作原理を説明する。ここでは、活性半導体層として水素アモルファスシリコンを用いたTFT基板(以下、アモルファスシリコンTFT基板と呼ぶ場合がある。)の例を説明する。
図1に示すように、液晶ディスプレイパネル100は、TFT基板1と、TFT基板1に対向して配置された対向基板2と、TFT基板1と対向基板2との間に配置され、光変調層として機能する液晶層3とを備えている。TFT基板1は、絶縁性のガラス基板1a上に配置されたTFT4、透明画素電極5、走査線や信号線を含む配線部6を有している。透明画素電極5は酸化インジウム(In)中に酸化錫(SnO)を10質量%程度含む酸化インジウム錫(ITO)膜などから形成されている。TFT基板1は、TABテープ12を介して連結されたドライバ回路13および制御回路14によって駆動される。
対向基板2は、TFT基板1側に絶縁性のガラス基板1bの全面に形成された共通電極7と、透明画素電極5に対向する位置に配置されたカラーフィルタ8と、TFT基板1上のTFT4および配線部6に対向する位置に配置された遮光膜9とを有している。対向基板2は、液晶層3に含まれる液晶分子(不図示)を所定の向きに配向させるための配向膜11を更に有している。
TFT基板1および対向基板2の外側(液晶層3側とは反対側)には、それぞれ、偏光板10a、10bが配置されている。
液晶パネル100では、対向基板2と透明画素電極5との間に形成される電界によって液晶層3における液晶分子の配向が制御され、液晶層3を通過する光が変調される。これにより、対向基板2を透過する光の透過量が制御され、画像として表示される。
次に、図2を参照しながら液晶パネルに好適に用いられる従来のアモルファスシリコンTFT基板の構成および動作原理を詳しく説明する。図2は図1中、Aの要部拡大図である。
図2では、ガラス基板(不図示)上に走査線(ゲート薄膜配線)25が形成されており、走査線25の一部はTFTのオン・オフを制御するゲート電極26として機能する。ゲート電極26を覆うようにしてゲート絶縁膜(Si窒化膜)27が形成されている。ゲート絶縁膜27を介して走査線25と交差するように信号線(ソース−ドレイン配線)34が形成され、信号線34の一部は、TFTのソース電極28として機能する。ゲート絶縁膜27上に、アモルファスシリコンチャネル膜(活性半導体膜)33、信号線(ソース−ドレイン配線)34、層間絶縁Si窒化膜(保護膜)30が順次形成されている。このタイプは一般にボトムゲート型とも呼ばれる。
アモルファスシリコンチャネル膜33は、P(リン)がドープされたドープド相(n層)と、Pがドープされていないイントリンシック層(i層、ノンドーピング層とも呼ばれる)とからなる。ゲート絶縁膜27上の画素領域には、例えばIn中にSnOを含むITO膜によって形成された透明画素電極5が配置されている。TFTのドレイン電極29は、透明画素電極5に直接コンタクトして電気的に接続される。
走査線25を介してゲート電極26にゲート電圧が供給されると、TFT4はオン状態となり、予め信号線34に供給された駆動電圧は、ソース電極28から、ドレイン電極29を介して透明画素電極5へ供給される。そして、透明画素電極5に所定レベルの駆動電圧が供給されると、図1で説明したように、透明画素電極5と対向電極2との間に電位差が生じる結果、液晶層3に含まれる液晶分子が配向して光変調が行われる。
TFT基板1において、ソース−ドレイン電極に電気的に接続されるソース−ドレイン配線34、ゲート電極26に電気的に接続される走査線25は、従来、加工が容易であるなどの理由により、Al−NdなどのAl合金(以下、これらをAl系合金と呼ぶ。)の薄膜から形成されている。ところが、液晶ディスプレイの大型化に伴い、配線のRC遅延(配線を伝わる電気信号が遅れる現象)などの問題が顕在化しており、より低抵抗な配線材料へのニーズが高まっている。そこで、Al−2.0at%NdなどのAl系合金に比べて電気抵抗が小さい純CuまたはCu−Ni合金などのCu合金が注目されている。
純Cuなどを配線に使用するときには、ソース−ドレイン配線34、ゲート電極26、および走査線25の下部には、それぞれ、図2に示すように、Mo、Cr、Ti、Wなどの高融点金属からなるバリアメタル層51、52、53が形成されている。特許文献1〜6には、このようなバリアメタル層を有するソース−ドレイン電極などの技術が記載されており、代表的には例えば、厚さ約50nmのMo層(下部バリアメタル層)、厚さ約150nmの純CuやCu合金が順次形成された二層構造の積層配線が挙げられる。
ここで、図2に示すように、アモルファスシリコンチャネル層33と純CuやCu合金からなるソース−ドレイン配線34との間に下部バリアメタル層53を介在させる主な理由は、純Cuなどの薄膜とアモルファスシリコンチャネル薄膜との界面(以下、単に界面と呼ぶ場合がある。)において、SiとCuとが相互に拡散するのを防止するためである。
つまり、純Cu薄膜やCu合金薄膜をアモルファスシリコンチャネル薄膜と直接接合した状態で、TFTの後工程において、シンタリングやアニールなどの熱処理を行うと、純CuやCu合金のCuがアモルファスシリコン中に拡散したり、アモルファスシリコンのSiがCu中に拡散したりする。その結果、アモルファスシリコンの半導体性能が著しく劣化し、オン電流が低下したり、TFTのスイッチングのオフ時に流れるリーク電流(オフ電流)が上昇したり、TFTのスイッチング速度の低下を招く。そのため所望のTFT特性を得ることができず、表示装置としての性能や品質が低下する。下部バリアメタル層53は、このようなCuとSiとの相互拡散を抑制するのに有効である。
また、配線材料として純CuやCu合金を使用する場合、アモルファスシリコンチャネル薄膜33から配線が浮き上がり、断線するなどの不良が生じる。これは、Cuとアモルファスシリコンチャネル薄膜との密着性が悪いためであり、そのため、アモルファスシリコンチャネル薄膜33と純CuやCu合金との間に下部バリアメタル層53を介在させて密着性を高めている。
しかし、上記のように下部のバリアメタル層53を形成するためには、純CuやCu合金の配線形成用の成膜装置に加え、バリアメタル形成用の成膜装置が別途必要になる。具体的には、バリアメタル形成用の成膜チャンバーをそれぞれ余分に装備した成膜装置(代表的には、複数の成膜チャンバーがトランスファーチャンバーに接続されたクラスタツール)を用いなければならない。液晶ディスプレイの大量生産に伴なって低コスト化が進むにつれて、バリアメタル層の形成にともなう製造コストの上昇や生産性の低下は軽視できなくなっている。
このように、下部バリアメタル層を形成するためには、ゲート電極やソース電極、更にはドレイン電極の形成に必要な成膜用スパッタ装置に加えて、バリアメタル形成用の成膜チャンバーを余分に装備しなければならず、製造コストの上昇や生産性の低下を招く。
そのため、バリアメタル層の形成を省略でき、ソース−ドレイン電極をアモルファスシリコンチャネル薄膜などの半導体層と直接接合し得る電極材料が切望されている。例えば、特許文献7〜特許文献11には、純CuやCu合金ではないが、純AlまたはAl合金を配線材料として用いた場合におけるバリアメタル層の省略技術が開示されている。
上記では、液晶表示装置を代表的に取り上げて説明したが、前述した課題は液晶表示装置に限定されず、アモルファスシリコンTFT基板に共通して見られる。また、上記課題は、TFTの半導体層として、アモルファスシリコンのほか、多結晶シリコンを用いたTFT基板においても見られる。
特開平7−66423号公報 特開2001−196371号公報 特開2002−353222号公報 特開2004−133422号公報 特開2004−212940号公報 特開2005−166757号公報 特開平11−337976号公報 特開平11−283934号公報 特開平11−284195号公報 特開2004−214606号公報 特開2003−273109号公報
本発明は上記のような事情に着目してなされたものであって、その目的は、ソース−ドレイン電極とTFTの半導体層との間に通常設けられるバリアメタル層を省略しても優れたTFT特性を発揮し得、ソース−ドレイン配線をTFTの半導体層に直接かつ確実に接続することができる技術を提供することにある。
上記課題を解決することのできた本発明の薄膜トランジスタ基板は、薄膜トランジスタの半導体層と、ソース−ドレイン電極とを有する薄膜トランジスタ基板において、窒素を含有する窒素含有層、または窒素及び酸素を含有する酸素窒素含有層と、純Cu又はCu合金の薄膜とからなり、前記窒素含有層を構成する窒素の一部若しくは全部、または、前記酸素窒素含有層を構成する窒素または酸素の一部若しくは全部は、前記薄膜トランジスタの前記半導体層のSiと結合しており、前記純CuまたはCu合金の薄膜は、前記窒素含有層または前記酸素窒素含有層を介して前記薄膜トランジスタの半導体層と接続していることに要旨を有している。
好ましい実施形態において、前記窒素含有層を構成する窒素原子数([N])とSi原子数([Si])との比([N]/[Si])の最大値は、0.2以上2.0以下の範囲内であり、前記酸素窒素含有層を構成する窒素原子数([N])と酸素原子数([O])の和と、Si原子数との比〔([N]+[O])/[Si]〕の最大値は、0.2以上2.0以下の範囲内である。
好ましい実施形態において、前記窒素含有層または前記酸素窒素含有層の厚さは、0.8nm以上3.5nm以下の範囲内である。
好ましい実施形態において、前記薄膜トランジスタの前記半導体層は、アモルファスシリコンまたは多結晶シリコンからなる。
本発明の表示デバイスは、上記の薄膜トランジスタ基板を備えている。
本発明の薄膜トランジスタ基板は、上記の構成を有しているため、従来のようにソース−ドレイン電極とTFTの半導体層との間にバリアメタル層を形成しなくても、優れたTFT特性が得られる。
本発明に用いられるソース−ドレイン電極用配線材料としては、純Cuや、合金成分として、Ni,Zn,Mg,Mn,Ir,Ge,Nb,Cr,および希土類元素からなる群(グループX)から選択される少なくとも一種の元素を含有するCu−X合金を用いることができる。
本発明の薄膜トランジスタ基板を用いれば、生産性に優れ、安価で且つ高性能の表示デバイスが得られる。
本発明者は、TFTの半導体層に直接接続可能なソース−ドレイン電極を備えた新規な薄膜トランジスタ基板提供するため、検討してきた。詳細には、従来のように、ソース−ドレイン電極と半導体層との間にバリアメタル層を介在させなくても優れたTFT特性を発揮し得る薄膜トランジスタ基板を提供するため、検討を行った。
その結果、ソース−ドレイン電極用の配線材料として、窒素を含有する窒素含有層、または窒素及び酸素を含有する酸素窒素含有層と、純CuまたはCu−X合金(以下、Cu系合金と呼ぶ場合がある。)の薄膜とからなる材料を用い、上記窒素含有層を構成する窒素の一部若しくは全部、または、上記酸素窒素含有層を構成する窒素または酸素の一部若しくは全部が、薄膜トランジスタの半導体層のSiと結合するような構成(半導体層側からみれば、Si半導体層の表層の少なくとも一部が窒化または酸窒化されている)とすれば、所期の目的が達成されることを見出し、本発明を完成した。これにより、Cu系合金の薄膜は、窒素含有層または酸素窒素含有層を介してTFTの半導体層と直接接続されるようになる。
本明細書において、「ソース・ドレイン電極」は、ソース・ドレイン電極自体と、ソース・ドレイン配線の両方を含んでいる。すなわち、本発明のソース・ドレイン電極は、ソース・ドレイン電極とソース・ドレイン配線とが一体に形成されたものであり、ソース・ドレイン配線はソース・ドレイン領域に接している。
また、以下では、説明の便宜上、本発明を特徴付ける「窒素含有層」または「酸素窒素含有層」をまとめて、「窒素/酸素窒素含有層」と呼ぶ場合がある。後に詳しく説明するように、例えば、窒素プラズマを用いて窒素含有層を形成する場合であっても、チャンバー内や配管内に吸着した酸素原子などからの酸素の混入が避けられない場合があり、結果的に、窒素含有層中に酸素も含む酸素窒素含有層が形成されることもある(後記する実施形態1、実施例1〜実施例3)。実施形態1、実施例1〜3では、実験によって酸素を含む層が確認されたことから、ここでは、具体的に「酸素窒素含有層」と記載している。
(本発明に用いられるソース・ドレイン電極)
本発明に用いられるソース・ドレイン電極28、29は、図8に示すように、窒素/酸素窒素含有層28a、29aと、Cu系合金薄膜28b、29bとからなる。窒素/酸素窒素含有層28a、29aは、TFTの半導体層33を覆うように形成されており、例えば、窒素含有層の窒素原子(N)、または酸素窒素含有層の窒素原子(N)及び酸素原子(O)の一部または全部は、半導体層のSiと結合した状態で存在している。窒素含有層を構成するN、または酸素窒素含有層を構成するN及びOは、半導体層を構成するSiよりもCuとの密着性に優れており、パターニング後の電極の剥離が生じない。更に、窒素/酸素窒素含有層28a、29aは、Cu系合金28b、29bとTFTの半導体層33との界面におけるCuとSiとの相互拡散を防止するためのバリア(拡散バリア)として作用する。これらの作用は、Oに比べ、Nの方が優れているため、本発明では、少なくとも、窒素を含有していることが必要である。
本発明によれば、後記する実施例で実証するように、従来のようにMoなどのバリアメタル層を形成しなくても、優れたTFT特性が得られる。また、窒素/酸素窒素含有層は、後で詳しく説明するように、半導体層を形成した後であって、Cu系合金層を形成する前に、例えば、プラズマ法などによって簡便に作製できるため、従来のように、バリアメタル形成用の特別な成膜装置は不要である。
本発明を特徴付ける窒素/酸素窒素含有層の詳細は、以下のとおりである。
窒素含有層の窒素原子(N)の窒素原子(N)の一部または全部は、半導体層のSiと結合し、主に、Si窒化物(Six1−x)となっている。また、酸素窒素含有層の窒素
原子(N)及び酸素原子(O)の一部または全部は、半導体層のSiと結合し、主に、Si酸窒化物(SiON)となっている。Si窒化物は、例えば、Si半導体層の表面を窒化することによって得られる。Si酸窒化物は、例えば、Si窒化物の形成過程などで不可避的に導入される酸素や窒素と結合して得られる。
上記の窒素含有層(Si窒化物)または酸素窒素含有層(Si酸窒化物)はいずれも、Cuとの密着性に優れており、アモルファスシリコン(a−Si)よりもCu系合金との密着力が強い。Si窒化物やSi酸窒化物は、バリアメタル層に用いられている代表的な高融点金属(Mo)に比べて密着性の程度は若干劣るものの、液晶パネルなどの製造においては、実用上何ら問題のないレベルにあることを、以下に示すテープテストによる密着性試験によって確認している。
ここで、「テープテスト」とは、アモルファスシリコン上に成膜した被験材料をカッターなどで1mm×1mmの碁盤目にカットし、その上に粘着テープ(クリーンルーム用セロテープ代替品、ULTRA TAPE社製「ウルトラテープ#6570」)を貼り付けた後、粘着テープを一気に剥がし、アモルファスシリコンと被験材料との密着性を簡易に評価する方法である。ここでは、アモルファスシリコンに直接接触させる被験材料として、純Cu膜(窒素/酸素窒素含有層なし、後記する比較例1)、および酸素窒素含有層(Si酸窒化物)を有する純Cu膜(後記する実施例2)を用いた。
その結果、酸素窒素含有層を有する純Cu膜を用いれば、窒素/酸素窒素含有層を有しない従来の純Cu膜に比べ、アモルファスシリコンとの密着性に優れていることが確認された。
上記の窒素/酸素窒素含有層は、以下の要件を更に満足していることが好ましい。
窒素含有層を構成する窒素原子数([N])とSi原子数([Si])との比([N]/[Si]、以下、便宜上、P値と呼ぶ場合がある。)の最大値、および酸素窒素含有層を構成する窒素原子数([N])と酸素原子数([O])の和と、Si原子数との比{〔([N]+[O])/[Si]〕、以下、便宜上、Q値と呼ぶ場合がある。}の最大値は、いずれも、0.2以上2.0以下の範囲内であることが好ましい。これにより、TFT特性を劣化させることなく、窒素/酸素窒素含有層によるバリア作用を有効に発揮させることができる。P値およびQ値の最大値は、いずれも、0.6以上であることがより好ましく、0.7以上であることが更に好ましい。
なお、窒素/酸素窒素含有層によるバリア作用は、前述したように、酸素原子に比べて窒素原子の方が優れているため、酸素原子よりも窒素原子ができるだけ多く含まれている方が好ましいが、酸素原子を含む場合であっても、Q値が0.2〜2.0の範囲内であれば本発明の作用に悪影響を及ぼさないという意味で、Q値を規定した。
P値およびQ値の好ましい下限(0.2)は、アモルファスシリコン表面酸化による拡散抑制時の「O/Si」から類推して設定したものである。一方、P値およびQ値の好ましい上限(2.0)は、SiO形成時における「O/Si」の最大値がほぼ2.0であると考え、設定したものである。
P値およびQ値の最大値は、窒素/酸素窒素含有層の形成工程(後述する。)において、例えば、プラズマ照射時間を概ね5秒間から20分間の範囲内に制御することによって調節することができる。
P値およびQ値は、窒素/酸素窒素含有層の深さ方向の元素(NおよびSi)をRBS法(Rutherford Backscattering Spectrometry,ラザフォード後方散乱分光法)によって分析することによって算出される。
窒素/酸素窒素含有層の厚さは、0.8nm以上3.5nm以下の範囲内であることが好ましい。上記厚さの下限(0.8nm)は、おおむね、SiNの格子定数(SiN1原子層)に相当する。上記の厚さは、P値またはQ値が0.2以上を満足する層の厚さを意味し、P値またはQ値が0.2未満の層の厚さは除外している。
前述したように、窒素/酸素窒素含有層は、Cu系合金層とTFTの半導体層との界面におけるCuとSiとの相互拡散を防止するためのバリア層として有用であり、TFTの半導体層表面に、ほぼ、SiNの1原子層程度形成されていれば優れたバリア性を発揮するが、窒素/酸素窒素含有層が厚くなりすぎるとTFT特性が劣化する。窒素/酸素窒素含有層の厚さを上記範囲内に制御することにより、窒素/酸素窒素含有層の形成による電気抵抗の上昇を、TFT特性に悪影響を及ぼさない範囲内に抑えられる。窒素/酸素窒素含有層の厚さは3.0nm以下であることがより好ましく、2.5nm以下が更に好ましい。
窒素/酸素窒素含有層の厚さは、種々の物理分析手法によって求めることができる。例えば、前述したRBS法のほか、XPS(X線光電子分光分析)法、SIMS(二次イオン質量分析)法、GD−OES(高周波グロー放電発光分光分析)法などを利用することができる。
窒素/酸素窒素含有層は、例えば、半導体層の上部に窒化処理を行うことによって形成される。これらの処理方法は特に限定されず、例えば、(i)プラズマを用いる方法、(ii)加熱による方法、(iii)アミノ化法などの方法を採用することができる。
上記(i)のようにプラズマを用いる場合、例えば、窒素ガスを用いて窒素含有層を、窒素ガスと酸素ガスとの混合ガスを用いて酸素窒素含有層を、それぞれ、形成すればよい。ただし、窒素ガスを用いた場合でも、不可避的に混入し得る酸素原子によって酸素窒素含有層が形成される場合があることは、前述したとおりである。プラズマ処理に用いられる窒素ガスや酸素ガスは、Arなどの不活性ガスで希釈してもよい。窒素酸素含有プラズマ源から窒素や酸素を供給する場合、窒素イオン、窒素イオンと酸素イオンとの混合イオンを用いたイオン注入法を利用することもできる。
また、上記(ii)のように加熱を行う場合、窒素ガス、または窒素ガスと酸素ガスとの混合ガスの雰囲気中でSi半導体層を加熱すればよく、これにより、窒素含有層または酸素窒素含有層が得られる。加熱処理に用いられる窒素ガスや酸素ガスは、Arなどの不活性ガスで希釈してもよい。
また、上記(iii)のようにアミノ化法を用いる場合は、光化学反応などを応用し、Si半導体層の表面にアミノ基(−NH)などのN原子含有置換基を化学吸着させ、これにCu系合金を蒸着することによって所望の窒素含有層または酸素窒素含有層を形成することができる。
上記方法のほか、例えば、ソース−ドレイン電極の形成過程で、Si半導体層の表面に存在するN原子やO原子がCu系合金薄膜などに拡散し、窒素含有層または酸素窒素含有層を形成することもあり得るが、このような自然拡散法を利用することもできる。
以下、上記(i)〜(iii)について、詳細に説明する。
(i)プラズマ窒化法
プラズマ窒化法は、プラズマを利用するものであり、後述する実施形態および実施例1に示すように、窒素含有ガスを用いることが好ましい。窒素含有ガスとしては、N、NH、NFなどのガスが挙げられる。これらは、単独で、もしくは二種以上の混合ガスとして使用される。具体的には、窒素を含有するプラズマ源の近傍にTFTの半導体層を設置することが好ましい。ここで、プラズマ源と半導体層との距離は、プラズマの種類や、プラズマ発生条件[パワー(投入電力)、圧力、温度、照射時間、ガス組成など]などに応じて適宜適切な範囲に設定すればよいが、おおむね、数十cmの範囲であることが好ましい。このようなプラズマ近傍には、高エネルギーの窒素原子が存在しており、これにより、半導体層表面に所望の窒素/酸素窒素含有層を容易に形成することができる。
窒素含有プラズマ源などから窒素を供給する場合、イオン注入法を利用することもできる。イオン注入法によれば、電界によって加速されたイオンは、長距離を移動できるため、プラズマ源と半導体層との距離を任意に設定することが可能である。イオン注入法は、プラズマ近傍に設置された半導体層に負の高電圧パルスを印加することにより、半導体層の表面全体にイオンを注入することが好ましい。あるいは、専用のイオン注入装置を用いてイオン注入を行ってもよい。
なお、TFT特性の更なる向上を目的として、窒素/酸素窒素含有層の窒素の面密度(N)と酸素の面密度(O)との比(N/O)を0.5以上にするためには、例えば、プラズマのガス圧力やガス組成、処理温度などのプラズマ発生条件を以下のように制御して行うことが好ましい。これにより、半導体層の酸化が効果的に抑えられるほか、窒化反応が促進され、生成効率が高められる(後記する実施例を参照)。
まず、処理温度は300℃以上であることが好ましい。処理温度が300℃未満の場合、窒化反応の進行が遅く、拡散バリアとして有効に作用し得る窒素/酸素窒素含有層の形成に長時間を要するほか、窒化反応よりも酸化反応が顕著に進行し、より良好なTFT特性を得ることが難しくなる。ただし、温度が高くなり過ぎると、処理対象である半導体層の変質や半導体層への損傷を招くため、おおむね、360℃以下であることが好ましい。
また、圧力に関しては、55Pa以上の圧力下で行うことが好ましい。圧力が55Pa未満の場合、窒化反応の進行が遅く、拡散バリアとして有効に作用し得る窒素/酸素窒素含有層層の形成に長時間を要する。圧力を高くすれば酸化反応よりも窒化反応が進行し、TFT特性が向上する。上記の観点からすれば、圧力は高いほど良く、例えば、60Pa以上であることがより好ましく、66Pa以上であることが更に好ましい。なお、圧力の上限は、使用する装置の性能などに依存するために一義的に決定し難いが、プラズマを安定して供給するという観点からすれば、おおむね、400Pa以下であることが好ましく、266Pa以下であることがより好ましい。
プラズマ照射時間は、10分以下とすることが好ましい。プラズマ照射時間が10分超の場合、アモルファスシリコン表面に形成された窒素/酸素含有層による電圧降下が無視できなくなり、TFT特性が低下する。プラズマ照射時間は、7分以下であることがより好ましく、5分以下であることが一層好ましい。プラズマ照射時間の下限に関しては、アモルファスシリコン表面に一層程度の窒素/酸素窒素含有層が形成されていれば本発明の効果は充分発揮されると考えられることを勘案すれば、少なくとも、アモルファスシリコン表面に窒素/酸素含有層が一層程度形成される時間以上とすれば良い。プラズマ照射時間は、1秒以上であることが好ましく、5秒以上であることがより好ましい。後記する実施例では、プラズマ照射時間が5秒程度で充分な拡散バリア特性が得られることを確認している。
また、投入電力は、50W以上とすることが好ましい。投入電力が50W未満の場合、窒化反応の進行が遅く、拡散バリアとして有効に作用し得る窒素含有層の形成に長時間を要するほか、窒化反応よりも酸化反応が顕著に進行し、TFT特性が低下する。上記の観点からすれば、投入電力は高いほど良く、例えば、60W以上であることがより好ましく、75W以上であることが更に好ましい。
ガス組成は、前述した窒素含有ガス(N、NH、NFなど)のみであっても良いが、窒素含有ガスと、還元性元素含有ガスとの混合ガスであることが好ましく、これにより、半導体層の酸化が一層有効に抑えられる。還元性ガスとしては、例えば、NHやHなどが挙げられる。このうちNHは、還元作用を有するだけでなく窒素含有ガスとしても作用するため、単独で用いることもできるが、Hと混合して用いることもできる。
(ii)熱窒化法
熱窒化法は、皮膜のつきまわりが良いなどの理由によって汎用されている。具体的には、例えば、窒素ガス雰囲気下で、400℃以下の温度で加熱することが好ましい。加熱温度が高いと、半導体層への損傷が大きくなり、一方、加熱温度が低い場合、所望の窒素/酸素窒素含有層を十分形成できない恐れがある。加熱温度は、200℃以上380℃以下に制御することがより好ましく、250℃以上350℃以下に制御することがさらに好ましい。上記の加熱処理は、前述したプラズマ窒化法と併用してもよく、これにより、窒素/酸素窒素含有層の形成を更に促進することができる。
(iii)アミノ化法
アミノ化法は、光の作用によってガスの分解または反応を促進し、窒素/酸素窒素含有層を生成する方法であり、通常、紫外線領域の波長(約200nm〜400nm)の光が用いられる。光源としては、水銀ランプ(低圧水銀灯:波長254nm、高圧水銀灯:365nm)やエキシマレーザー(ArF:194nm、KrF:248nm)などを利用すればよい。具体的には、窒素含有ガス雰囲気下でより短波長の紫外線を用いることが好ましく、これにより、高いエネルギーを付与することができる。
アミノ化法は、アミノ基などを含有する窒素含有液を用いて行うことが好ましい。このような窒素含有液を半導体層と接触した状態で紫外線を更に照射すると、半導体層に対し、窒素をより効率よく供給することができる。
このように、窒素/酸素窒素含有層は、好ましくは、前述した(i)〜(iii)の方法によって形成されるが、更に、製造工程の簡略化や処理時間の短縮などの観点から、窒素/酸素窒素含有層の形成に用いる装置やチャンバー、温度やガス組成を、以下のように制御して行うことが好ましい。
まず、装置は、製造工程の簡略化のため、半導体層形成装置と同じ装置で行うことが好ましい。これにより、装置間もしくは装置内で、処理対象のワークが余分に移動する必要がなくなる。
また、温度に関しては、半導体層の成膜温度と実質的に同じ温度で行うことが好ましく、これにより、温度変動に伴なう調節時間を省略することができる。
あるいは、ガス組成は、前述した窒素含有ガスと、還元性元素含有ガスとの混合ガスであることが好ましく、これにより、半導体層の酸化が抑制される。還元性元素としては、例えばNHやHなどが挙げられる。このうち、NHは、還元作用を有するだけでなく窒素含有ガスとしても作用するため、単独で用いることもできるが、Hと混合して用いることもできる。
以上、窒素/酸素窒素含有層を形成する方法について、詳述した。
このようにしてTFTの半導体層上に窒素/酸素窒素含有層を形成した後、例えば、スパッタリング法によってCu系合金を形成すると、所望のソース−ドレイン用配線が得られる。本発明に用いられるソース−ドレイン電極は、単一のスパッタリングターゲット及び単一のスパッタリングガスを用いて形成できるため、前述した特許文献11のように、スパッタリングガスの組成を変化させる必要はない。そのため、本発明によれば従来よりも工程の簡略化を更に図ることができる。
本発明に用いられるソース−ドレイン電極は、TFTの半導体層とCu系合金との間に、TFTの半導体層を覆うように上記の窒素/酸素窒素含有層を設けたところに特徴がある。従って、例えば、半導体層の種類は特に限定されず、TFT特性に悪影響を及ぼさない限り、ソース−ドレイン電極に通常使用されるものを用いることができる。
半導体層は、代表的には、アモルファスシリコン(好ましくは水素化アモルファスシリコン)または多結晶シリコンなどが挙げられる。
また、ソース−ドレイン電極用の配線材料としては、従来汎用されている純Cuをそのまま用いることもできる。
あるいは、ソース−ドレイン電極用の配線材料として、Ni,Zn,Mg,Mn,Ir,Ge,Nb,Cr,および希土類元素からなる群(グループX)から選択される少なくとも一種の元素を含有するCu−X合金を用いても良い。
ここで、グループXに属する元素の含有量は、おおむね、0.01原子%以上3原子%以下の範囲内であることが好ましい。グループXに属する元素の含有量が0.01原子%未満では、所望の効果が得られない。一方、3原子%を超えると、Cu−X合金薄膜の電気抵抗が極端に高くなって画素の応答速度が遅くなり、消費電力が増大してディスプレイとしての品位が低下し、実用に供し得なくなる。グループXに属する元素の含有量は、0.05原子%以上2.0原子%以下であることが好ましい。
このようなソース−ドレイン電極を備えた薄膜トランジスタ基板を用いれば、従来のように、Cu系合金の薄膜とTFTの半導体層との間に下部バリアメタル層を介在させることが不要になり、当該Cu系合金を窒素含有層または酸素窒素含有層を介して半導体層と接合することができる。後記する実施例に示すように、純CuやCu−X合金の薄膜を用いて試作されたTFTは、Crなどのバリアメタル層を介在させた従来例の場合と同レベル以上のTFT特性を実現できることが確認された。従って、本発明によれば、バリアメタル層の省略によって製造工程を簡略化することができ、製造コストを低減できる。
以下、図面を参照しながら、本発明に係るTFTモジュールの好ましい実施形態を説明する。以下では、アモルファスシリコンTFT基板を備えた液晶表示装置を代表的に挙げて説明するが、本発明はこれに限定されず、前・後記の趣旨に適合し得る範囲で適当に変更を加えて実施することも可能であり、それらはいずれも本発明の技術的範囲に包含される。本発明に用いられるソース−ドレイン電極は、例えば、反射型液晶表示デバイスなどの反射電極、外部への信号入出力のために使用されるTAB(タブ)接続電極にも同様に適用できることを実験により確認している。
(実施形態1)
図3は、本発明に係るアモルファスシリコンTFT基板の実施形態を説明する概略断面図である。図3では、従来のTFT基板を示す前述した図2と同じ番号を付している。本実施形態によれば、以下に詳述するように、窒素および酸素を含有する層(酸素窒素含有層)の形成が確認されている。
図3において、ソース電極28およびドレイン電極29に電気的に接続されるソース−ドレイン配線34は、酸素窒素含有層とCuまたはCu−0.34原子%Ni合金とからなり、酸素窒素含有層は、アモルファスシリコンチャネル薄膜33を覆うように形成されている。ソース−ドレイン配線34の構成は、後述する図4(e)および図4(f)に示している。
図2と図3とを対比すると明らかなように、従来のTFT基板では、図2に示すように、ソース−ドレイン電極の下に、Moなどの下部バリアメタル層53が形成されているのに対し、本発明のTFTモジュールでは、下部バリアメタル層53を省略することができる。
本実施形態によれば、従来のように下部バリアメタル層を介在させることなく、酸素窒素含有層を介してCu系合金をアモルファスシリコンチャネル薄膜と直接接続することができ、従来のTFT基板と同程度以上の良好なTFT特性を実現できる(後記する実施例を参照)。
次に、図4を参照しながら、図3に示す、本実施形態に係るTFT基板の製造方法を説明する。図4には図3と同じ参照符号を付している。
まず、図4(a)に示すように、ガラス基板1a上に、スパッタリングなどの方法を用いて、厚さ50nm程度のMo薄膜52および厚さ200nm程度のCu合金系薄膜(Cu−0.34原子%Ni合金)61を順次積層する。スパッタリングの成膜温度は室温とした。この積層薄膜上に、図4(b)に示すように、フォトリソグラフィによってレジスト62をパターニングした後、レジスト62をマスクとしてMo薄膜52およびCu系合金薄膜61の積層膜をエッチングすることにより、ゲート電極26を形成する(図4(c))。このとき、後に成膜されるゲート絶縁膜27のカバレッジ性が良くなるように、上記積層薄膜の周縁を約30°〜60°のテーパー状にエッチングしておくのがよい。
次いで、図4(d)に示すように、例えばプラズマCVD法などの方法を用いて、厚さ約300nm程度のSi窒化膜(ゲート絶縁膜)27を形成する。プラズマCVD法の成膜温度は、約350℃とした。続いて、例えば、プラズマCVD法などの方法を用いて、Si窒化膜(ゲート絶縁膜)27の上に、厚さ200nm程度のアンドープト水素化アモルファスシリコン膜(a−Si−H)55および厚さ約80nmのリンをドーピングしたn型水素化アモルファスシリコン膜(na−Si−H)56を順次積層する。n型水素化アモルファスシリコン膜は、SiH、PHを原料としたプラズマCVDを行うことによって形成される。
次に、Si窒化膜の形成に用いたのと同じプラズマCVD装置内にて、図4(e)に示すように、上記のようにして得られたn型水素化アモルファスシリコン膜(na−Si−H)56の上に酸素窒素含有層60を形成する。具体的には、チャンバー内に基板を保持したまま、アモルファスシリコン膜の成膜に用いた原料ガスを排除した。次いで、チャンバー内に、キャリアガスとして窒素のみを供給してプラズマを発生させ、n型水素化アモルファスシリコン膜56の表面を30秒間処理し、酸素窒素含有層を形成した。高周波(RF)パワー密度は0.14W/cm、成膜温度は320℃、ガス圧力は133Paとした。
後記する実施例1は、上記の条件で実験を行なったときのTFT特性などを調べたものである。上記のようにして形成された酸素窒素含有層表面をRBS法及びXPS法で分析した結果、上記層には酸素原子が含まれており、窒素原子および酸素原子の和とシリコン原子との比(Q値)は0.2を超える酸素窒素含有層が約3.0nm形成されていることが確認された。このように、キャリアガスとして窒素のみを使用しているにもかかわらず、酸素を含む酸素窒素含有層が形成される理由は、上記のように、プラズマCVDチャンバー内にてプラズマ窒化処理を行う際には、チャンバー内壁や配管内壁などに吸着した酸素原子によって窒素含有層に酸素原子が混入することが避けられないケースがあるからである。
なお、本実施形態では、プラズマ窒化法によって酸素窒素含有層60を形成したが、これに限定されず、前述した(ii)の熱窒化法や(iii)のアミノ化法を採用しても、所望の酸素窒素含有層、あるいは、酸素原子を実質的に含有しない窒素含有層が得られることを実験によって確認している。
次いで、図4(f)に示すように、酸素窒素含有層60の上に、スパッタリングなどの方法を用いて、厚さ300nm程度のCu―0.34原子%Ni合金膜63を形成する。スパッタリングの成膜温度は室温とした。次に、フォトリソグラフィによってレジストをパターニングした後、レジストをマスクとしてCu―0.34原子%Ni合金膜63をエッチングすることにより、ソース電極28と、ドレイン電極29とが形成される(図4(f))。更に、ソース電極28及びドレイン電極29をマスクとして、n型水素化アモルファスシリコン膜56をドライエッチングして除去する(図4(g))。
次に、例えばプラズマ窒化装置などを用いて厚さ300nm程度のSi窒化膜(保護膜)を形成する(不図示)。このときの成膜は、約250℃で行った。次に、Si窒化膜30上にレジストをパターニングし、ドライエッチングなどを行うことによってコンタクトホール57を形成する。
次に、例えばアミン系などの剥離液を用いてフォトレジスト層(不図示)を剥離する。最後に、厚さ50nm程度のITO膜(酸化インジウムに10質量%の酸化スズを添加)を成膜する。次いで、ウェットエッチングによるパターニングを行って透明画素電極5を形成すると、TFTが完成する。
本実施形態によれば、アモルファスシリコンチャネル薄膜が窒素/酸素窒素含有層を介してCu−Ni合金薄膜と接続されたTFT基板が得られる。
上記では、透明画素電極5として、ITO幕を用いたが、IZO膜を用いてもよい。また、活性半導体層としてアモルファスシリコンの代わりにポリシリコンを用いてもよい。
このようにして得られるTFT基板を使用し、例えば、以下に記載の方法によって、前述した図1に示す液晶表示装置を作成する。
まず、上記のようにして作成したTFT基板1の表面に、例えばポリイミドを塗布し、乾燥してからラビング処理を行って配向膜を形成する。
一方、対向基板2は、ガラス基板上に、例えばクロムをマトリクス状にパターニングすることによって遮光膜9を形成する。次に、遮光膜9の間隙に、樹脂製の赤、緑、青のカラーフィルタ8を形成する。遮光膜9とカラーフィルタ8上に、ITO膜のような透明導電性膜を共通電極7として配置することによって対向電極を形成する。そして、対向電極の最上層に例えばポリイミドを塗布し、乾燥した後、ラビング処理を行って配向膜11を形成する。
次いで、TFT基板1と対向基板2の配向膜11が形成されている面と夫々対向するように配置し、樹脂製などのシール材16により、液晶の封入口を除いてTFT基板1と対向基板2とを貼り合わせる。このとき、TFT基板1と対向基板2との間には、スペーサー15を介在させるなどして2枚の基板間のギャップを略一定に保つ。
このようにして得られる空セルを真空中に起き、封入口を液晶に浸した状態で徐々に大気圧に戻していくことにより、空セルに液晶分子を含む液晶材料を注入して液晶層を形成し、封入口を封止する。最後に、空セルの外側の両面に偏光板10を貼り付けて液晶パネルを完成させる。
次に、図1に示したように、液晶表示装置を駆動するドライバ回路13を液晶パネルに電気的に接続し、液晶パネルの側部あるいは裏面部に配置する。そして、液晶パネルの表示面となる開口を含む保持フレーム23と、面光源をなすバックライト22と導光板20と保持フレーム23によって液晶パネルを保持し、液晶表示装置を完成させる。
本発明には、前述したソース−ドレイン電極の成膜に用いられるCu基合金スパッタリングターゲットも包含される。
前述した実施形態で記載したように、ソース−ドレイン電極に用いられる純CuやCu−X合金薄膜は、高速で高品質の成膜が可能なスパッタ法を用いて形成することが好ましい。従って、これら純CuまたはCu−X合金をスパッタリングターゲット材料とすることが好ましい。
上記のスパッタリングターゲットの製造方法は特に限定されず、溶解・鋳造法、粉末焼結法などのいずれの方法を採用することもできるが、その中でも特に、真空溶解・鋳造法で製造することが推奨される。真空溶解・鋳造法によれば、他の方法で製造した場合と比較して、窒素や酸素などの不純物成分の少ないターゲットが得られるため、上記のスパッタリングターゲットを用いて成膜されたソース−ドレイン電極は、優れた特性を発揮し得、高性能かつ高信頼性の表示デバイスの生産が可能となるからである。
本発明の表示デバイスは、前述したソース−ドレイン電極を備えているため、格段に優れた性能と信頼性を実現することが可能である。なお、本発明の表示デバイスは、上記のソース−ドレイン電極を備えていれば良く、その他の表示デバイスの構成は特に限定されず、表示デバイスの分野において公知のあらゆる構成を採用することができる。
(実施例1〜2、比較例1)
以下の実施例1〜2では、酸素窒素含有層を有するCu合金薄膜のソース−ドレイン電極を用いれば、バリアメタル層を省略しても、半導体層へのCuの拡散が抑制され、良好なTFT特性が得られることを調べる目的で、種々の実験を行った。実施例1および実施例2では、前述した実施形態1と同様のプラズマ窒化法を用いて酸素窒素含有層を形成した。具体的な実験条件および評価方法は以下の通りである。
(ソース−ドレイン電極)
実施例1では、ソース−ドレイン電極用の配線材料として、前述した実施形態1に記載のCu−0.34原子%Niを用いた。
実施例2では、前述した実施形態1において、Cu−0.34原子%Niの代わりに純Cuを用いた。
比較例1では純Cuを用いたが、窒素プラズマ処理は行わなかった。
その結果、実施例1および実施例2では、いずれも、窒素含有層に酸素を含む酸素窒素含有層が約3.0μm形成されており、且つ、当該酸素窒素含有層をRBX分析した結果、窒素原子および酸素原子の和とシリコン原子との比(Q値)は0.2を超えることが確認された。
これに対し、比較例1では、窒素/酸素窒素含有層の形成は見られなかった。
(実験に供したTFT)
ここでは、TFT特性を簡易に調べるため、実施形態1の図4(g)に示すTFTに対し、種々の熱処理(150℃で30分間、200℃で30分間、250℃で30分間、300℃で30分間)を行ったものを実験に供した。この熱処理条件は、TFT基板の製造工程で、熱履歴が最大となるSi窒化膜(保護膜)の成膜工程の加熱処理を想定して設定されたものである。本実施例に供したTFTは、現実のTFT基板のように種々の成膜工程が施されて完成されたものではないが、上記のアニールを行ったTFTは、実際のTFT基板のTFT特性をほぼ反映していると考えられる。
(SiとCuとの相互拡散の評価)
実施例1、実施例2、比較例1のそれぞれについて、実施形態1の図4(g)に示すTFTを作製し、アモルファスシリコンチャネル薄膜との界面を観察し、アモルファスシリコン中のSiとCuとの相互拡散の有無を調べた。
詳細には、TFT作製直後の各試料、及びTFTに対して窒素雰囲気中にて350℃で30分間熱処理した各試料のそれぞれに、ついてGD−OES分析を行い、深さ方向の元素組成分析を行った。GD―OES分析は、成膜完了後の試料の膜表面(上層)から、高周波スパッタによって膜を削りながら膜を分析する手法である。GD―OESの分析条件は以下の通りである。
ガス圧力300Pa、電力20W、周波数500Hz、
デューティーサイクル0.125
(SiとCuとの相互拡散の評価結果)
成膜後の各試料におけるGD−OES分析の結果を図5〜図7に示す。詳細には、図5に比較例1(純Cuのみ)の結果を、図6に実施例1の結果を、図7に実施例2の結果を、それぞれ、示す。
まず、図5(比較例)を参照する。
図5(a)は、TFT作製直後の試料の結果を、図5(b)は350℃で30分間熱処理した試料の結果を示している。横軸はスパッタリング時間(秒)であり、表面から深さ方向の距離を間接的に意味しており、縦軸はCu原子、O原子、Si原子、N原子の相対強度である。
図5(a)と図5(b)とを対比すると明らかなように、窒素/酸素窒素含有層を有していない比較例1では、熱処理により、試料中のCu原子がアモルファスシリコン(a−Si)側に拡散することが分かる。
次に、図6及び図7(いずれも本発明例)を参照する。
図6(a)と図6(b)、図7(a)と図7(b)とを対比すると明らかなように、酸素窒素含有層を含有する実施例1(Cu−0.34原子%Ni合金)および酸素窒素含有層を含有する実施例2(純Cu)では、熱処理を行っても、試料中のCu原子はアモルファスシリコン(a−Si)側に拡散しておらず、a−Si内部へのCu原子の拡散が抑制されていることが分かる。
上記は、Cu−Ni合金を用いたときの結果であるが、Ni以外のCu−X合金(X=Ni,Zn,Mg,Mn,Ir,Ge,Nb,Cr,および希土類元素の少なくとも一種)を用いたときも、図6および図7と同様の結果が得られることを、実験により確認している。
(実施例3)
本実施例では、前述した実施例2(純Cuを使用)において、プラズマ窒化法を、表1に示す種々の条件(条件1〜条件5)下で行なって酸素窒素含有層を形成したこと以外は、実施例1と同様にしてTFTを作製し、このTFTに対し、実施例1と同様にして種々の熱処理を行なった。比較のため、熱処理を行なわなかったものも用意した。いずれの条件下でも、キャリアガスとして窒素を用いた。
なお、表1に示すプラズマ窒化条件のうち、条件1〜2、条件4〜5は、いずれも、本発明で規定する好ましい範囲に設定されたものであり、条件3は、プラズマ照射時間が600秒と長い例である。
次に、上記のTFTを用い、TFTのドレイン電流―ゲート電圧のスイッチング特性を調べた。スイッチング特性を調べることにより、SiとCuの相互拡散を間接的に評価することができる。ここでは、TFTのスイッチングのオフ時に流れるリーク電流(ゲート電圧に負電圧を印加したときのドレイン電流値、オフ電流)と、TFTのスイッチングのオン時に流れるオン電流とを、以下のようにして測定した。
ゲート長(L)300μm、ゲート幅(W)20μmのTFTを用い、ドレイン電流およびゲート電圧を測定した。測定時のドレイン電圧は10Vとした。オフ電流はゲート電圧(−3V)を印加したときの電流と定義し、オン電流はゲート電圧が20Vとなるときの電圧と定義した。
このようにして測定される各TFT特性は、従来例のTFT特性を基準値として以下のように評価した。従来例として、純Cuの薄膜とMoのバリアメタル層とからなるソース−ドレイン電極を用いて上記と同様にしてTFTを作成し、TFT特性を測定した。従来例のオン電流は約1×10-6A(μAオーダー)であり、従来例のオフ電流は約1×10-12A(pAオーダー)であった。この値を基準値とし、オフ電流が上記基準値の1桁の
増加の範囲内(1×10−11A以下)に含まれるものを良好(○)、上記範囲を超える
ものを不良(×)とした。また、オン電流が熱処理条件により上記基準値(1×10−6
A)以上となるものを良好(○)、上記範囲よりもオン電流が小さくなるものを不良(×
)とした。更に、総合評価として、オン電流、オフ電流とも良好なものを◎、どちらか一方が良好で他方が不良なものを×とした。
更に、表1に示す条件1、条件3、および条件5の方法でTFTを作製したときにおける、酸素窒素含有層のQ値、および厚さを測定した。これらは、神戸製鋼所製高分解能RBS分析装置「HRBS500」を用いて測定した。なお、酸素窒素含有層の厚さは、Q値が0.2以上を満足する層の厚さである。
これらの結果を表2にまとめて示す。
表2より、以下のように考察することができる。
表2のNo.1〜5(条件1)、No.6〜10(条件2)、No.16〜20(条件4)、およびNo.21〜25(条件5)は、いずれも、本発明の好ましい範囲でプラズマ窒化を行った例であり、熱処理を行なった場合でも、従来例とほぼ同程度の良好なTFT特性が得られた。
このうち、条件1でプラズマ窒化を行なったときのQ値は1.8、酸素窒素含有層の厚さは1.7nmであり、条件5でプラズマ窒化を行なったときのQ値は1.5、酸素窒素含有層の厚さは2.0nmであり、いずれの条件下でも、所望の拡散抑制効果を持った酸素窒素含有層が得られている。
詳細には、条件1でプラズマ窒化を行なったときの酸素窒素含有層についてRBS分析を行なった結果、最表面における酸素および窒素の面密度は、それぞれ、酸素:1.2±0.4×1015(atoms/cm2)、窒素:10.9±0.5×1015(atoms/cm2)であり、窒素と酸素の比は、おおむね、9:1程度であった。また、RBS分析による深さ方向プロファイル測定による窒素濃度および酸素濃度の各ピーク値は、窒素:58原子%、酸素:30原子%であった。このように、条件1でプラズマ窒化を行なったとき、窒素含有層中には上記範囲の酸素が含まれているが、当該酸素の含有によってTFT特性に悪影響を及ぼさないことは、前述した実験結果からも明らかである。
これに対し、表2のNo.11〜15(条件3)は、プラズマ照射時間が長い例であり、表2に示すように、オン電流が低下した。
また、条件3でプラズマ窒化を行なったときのQ値は1.4、酸素窒素含有層の厚さは3.7nmであり、本発明の好ましい厚さを超えている。
これらの結果より、本発明の好ましい範囲を満足するプラズマ窒化条件下で作製したソース−ドレイン電極を用いれば、バリアメタル層を省略しても、アモルファスシリコンチャネル薄膜とCu系合金膜との界面におけるSiとCuとの相互拡散を有効に防止できる結果、良好なTFT特性を実現できることが確認された。
(実施例4)
本実施例では、前述した実施例2において、純Cuの代わりに、表3に記載のCu−X合金(X=Ni、Zn、Mn、Mg、Ge)を使用したソース−ドレイン電極を用いたこと、および以下に示す条件で窒素プラズマ処理を行なったこと以外は、実施例1と同様にしてTFTを作製し、このTFTに対し、実施例1と同様にして種々の熱処理を行なった。比較のため、熱処理を行なわなかったものも用意した。更に、参考のため、純Cuを使用したソース−ドレイン電極についても、上記と同様の実験を行なった。
プラズマ条件
温度:320℃、圧力:133Pa、投入電力:100W、照射時間:60秒、
キャリアガス:窒素
次に、上記のTFTを用い、実施例3と同様にして、TFTのドレイン電流―ゲート電圧のスイッチング特性を調べ、TFT特性を評価した。
これらの結果を表3および表4にまとめて示す。
表3および表4より、Cu−Zn合金、Cu−Mn合金、Cu−Mg合金、Cu−Ge合金、Cu−Ge−Ni合金、Cu−Mn−Ge合金、Cu−Mn−Ni合金のいずれのCu系合金を用いても、純Cu合金およびCu−Ni合金と用いたときと同様、優れたTFT特性が得られることが確認された。
図1は、アモルファスシリコンTFT基板が適用される代表的な液晶パネルの構成を示す概略断面拡大説明図である。 図2は、従来の代表的なアモルファスシリコンTFT基板の構成を示す概略断面説明図である。 図3は、本発明の実施形態に係るTFT基板の構成を示す概略断面説明図である。 図4は、図3に示すTFT基板の製造工程の一部を示す工程図である。 図5は、比較例1について、GD―OES分析を行った結果を示す図である。 図6は、実施例1について、GD―OES分析を行った結果を示す図である。 図7は、実施例2について、GD―OES分析を行った結果を示す図である。 図8は、本発明に用いられるソース・ドレイン電極の構成を模式的に示す概略図である。
符号の説明
1 TFT基板
2 対向電極
3 液晶層
4 薄膜トランジスタ(TFT)
5 透明画素電極
6 配線部
7 共通電極
8 カラーフィルタ
9 遮光膜
10a、10b 偏光板
11 配向膜
12 TABテープ
13 ドライバ回路
14 制御回路
15 スペーサー
16 シール材
17 保護膜
18 拡散板
19 プリズムシート
20 導光板
21 反射板
22 バックライト
23 保持フレーム
24 プリント基板
25 走査線
26 ゲート電極
27 ゲート絶縁膜(Si窒化膜)
28 ソース電極
29 ドレイン電極
28a、29a 窒素/酸素窒素含有層
28b、29b Cu系合金薄膜
30 保護膜(Si窒化膜)
31 フォトレジスト
32 コンタクトホール
33 アモルファスシリコンチャネル膜(活性半導体膜)
34 信号線(ソース−ドレイン配線)
51、52、53 バリアメタル層
55 アンドープト水素化アモルファスシリコン膜(a−Si−H)
56 n型水素化アモルファスシリコン膜(na−Si−H)
60 酸素窒素含有層
61 Cu−2.0原子%Nd合金膜
62 レジスト
63 Cu−2.0原子%Ni合金膜
100 液晶ディスプレイパネル

Claims (5)

  1. 薄膜トランジスタの半導体層と、ソース−ドレイン電極とを有する薄膜トランジスタ基板において、
    前記ソース−ドレイン電極は、窒素を含有する窒素含有層、または窒素及び酸素を含有する酸素窒素含有層と、純Cu又はCu合金の薄膜とからなり、
    前記窒素含有層を構成する窒素の一部若しくは全部、または、前記酸素窒素含有層を構成する窒素または酸素の一部若しくは全部は、前記薄膜トランジスタの前記半導体層のSiと結合しており、
    前記純CuまたはCu合金の薄膜は、前記窒素含有層または前記酸素窒素含有層を介して前記薄膜トランジスタの前記半導体層と接続していることを特徴とする薄膜トランジスタ基板。
  2. 前記窒素含有層を構成する窒素原子数([N])とSi原子数([Si])との比([N]/[Si])の最大値は、0.2以上2.0以下の範囲内であり、前記酸素窒素含有層を構成する窒素原子数([N])と酸素原子数([O])の和と、Si原子数との比〔([N]+[O])/[Si]〕の最大値は、0.2以上2.0以下の範囲内である請求項1に記載の薄膜トランジスタ基板。
  3. 前記窒素含有層または前記酸素窒素含有層の厚さは、0.8nm以上3.5nm以下の範囲内である請求項1または2に記載の薄膜トランジスタ基板。
  4. 前記薄膜トランジスタの前記半導体層は、アモルファスシリコンまたは多結晶シリコンからなる請求項1〜3のいずれかに記載の薄膜トランジスタ基板。
  5. 請求項4に記載の薄膜トランジスタ基板を備えた表示デバイス。
JP2007265810A 2006-10-13 2007-10-11 薄膜トランジスタ基板の製造方法、および表示デバイス Expired - Fee Related JP4746021B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007265810A JP4746021B2 (ja) 2006-10-13 2007-10-11 薄膜トランジスタ基板の製造方法、および表示デバイス

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006280532 2006-10-13
JP2006280532 2006-10-13
JP2007265810A JP4746021B2 (ja) 2006-10-13 2007-10-11 薄膜トランジスタ基板の製造方法、および表示デバイス

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008215448A Division JP2009016860A (ja) 2006-10-13 2008-08-25 薄膜トランジスタ基板、および表示デバイス

Publications (2)

Publication Number Publication Date
JP2008118124A true JP2008118124A (ja) 2008-05-22
JP4746021B2 JP4746021B2 (ja) 2011-08-10

Family

ID=39503786

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007265810A Expired - Fee Related JP4746021B2 (ja) 2006-10-13 2007-10-11 薄膜トランジスタ基板の製造方法、および表示デバイス

Country Status (1)

Country Link
JP (1) JP4746021B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010001998A1 (ja) * 2008-07-03 2010-01-07 株式会社神戸製鋼所 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置
JP2010192554A (ja) * 2009-02-17 2010-09-02 Hitachi Cable Ltd 配線材料、tft回路基板、及びターゲット材
JP2011171581A (ja) * 2010-02-19 2011-09-01 Kobe Steel Ltd 薄膜トランジスタ基板および表示デバイス
JP2014060405A (ja) * 2009-08-07 2014-04-03 Semiconductor Energy Lab Co Ltd 半導体装置
RU2633799C1 (ru) * 2016-06-07 2017-10-18 Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" (ФГБОУ ВО "Чеченский государственный университет") Способ изготовления полупроводникового прибора

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63308384A (ja) * 1987-06-10 1988-12-15 Fujitsu Ltd 薄膜トランジスタ
JP2006080495A (ja) * 2004-08-03 2006-03-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法、並びにテレビジョン

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63308384A (ja) * 1987-06-10 1988-12-15 Fujitsu Ltd 薄膜トランジスタ
JP2006080495A (ja) * 2004-08-03 2006-03-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法、並びにテレビジョン

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010001998A1 (ja) * 2008-07-03 2010-01-07 株式会社神戸製鋼所 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置
JP2010245495A (ja) * 2008-07-03 2010-10-28 Kobe Steel Ltd 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置
US20110121297A1 (en) * 2008-07-03 2011-05-26 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Wiring structure, thin film transistor substrate, method for manufacturing thin film transistor substrate, and display device
US8535997B2 (en) 2008-07-03 2013-09-17 Kobe Steel, Ltd. Wiring structure, thin film transistor substrate, method for manufacturing thin film transistor substrate, and display device
JP2010192554A (ja) * 2009-02-17 2010-09-02 Hitachi Cable Ltd 配線材料、tft回路基板、及びターゲット材
JP2014060405A (ja) * 2009-08-07 2014-04-03 Semiconductor Energy Lab Co Ltd 半導体装置
US8759132B2 (en) 2009-08-07 2014-06-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9171867B2 (en) 2009-08-07 2015-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9954005B2 (en) 2009-08-07 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor layer
JP2011171581A (ja) * 2010-02-19 2011-09-01 Kobe Steel Ltd 薄膜トランジスタ基板および表示デバイス
RU2633799C1 (ru) * 2016-06-07 2017-10-18 Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" (ФГБОУ ВО "Чеченский государственный университет") Способ изготовления полупроводникового прибора

Also Published As

Publication number Publication date
JP4746021B2 (ja) 2011-08-10

Similar Documents

Publication Publication Date Title
JP2009016860A (ja) 薄膜トランジスタ基板、および表示デバイス
TWI425640B (zh) 薄膜電晶體基板,及顯示元件
JP5106136B2 (ja) 半導体装置の作製方法
TW473800B (en) Method of manufacturing a semiconductor device
TW586141B (en) Semiconductor device and method of manufacturing the same
JP4926329B2 (ja) 半導体装置およびその作製方法、電気器具
TWI362231B (en) Display device
US7709894B2 (en) Semiconductor device including a transistor with a gate electrode having a taper portion
JP4993810B2 (ja) 半導体装置の作製方法
TW200947525A (en) Method for manufacturing semiconductor device
JP5288597B2 (ja) 半導体装置の作製方法
JP4746021B2 (ja) 薄膜トランジスタ基板の製造方法、および表示デバイス
JP2008010801A (ja) ソース−ドレイン電極、薄膜トランジスタ基板およびその製造方法、並びに表示デバイス
KR100998159B1 (ko) 반도체 장치 및 그 제조 방법
JP4216003B2 (ja) 半導体装置の作製方法
JP4176362B2 (ja) 半導体装置の作製方法
JP4212844B2 (ja) 半導体装置の作製方法
JP4498840B2 (ja) 窒化ケイ素膜の作製方法および発光装置の作製方法
JP2009016862A (ja) ソース−ドレイン電極、薄膜トランジスタ基板およびその製造方法、並びに表示デバイス
JP4346852B2 (ja) 半導体装置の作製方法
JP4837871B2 (ja) 半導体装置の作製方法
JP4342843B2 (ja) 半導体装置の作製方法
JP4267253B2 (ja) 半導体装置の作製方法
JP4176366B2 (ja) 半導体装置の作製方法
WO2009122609A1 (ja) 半導体装置、その製造方法及び表示装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080624

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080825

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20081008

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20090306

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110407

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110512

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4746021

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees