JP2008112764A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2008112764A
JP2008112764A JP2006293400A JP2006293400A JP2008112764A JP 2008112764 A JP2008112764 A JP 2008112764A JP 2006293400 A JP2006293400 A JP 2006293400A JP 2006293400 A JP2006293400 A JP 2006293400A JP 2008112764 A JP2008112764 A JP 2008112764A
Authority
JP
Japan
Prior art keywords
metal layer
semiconductor device
external connection
connection electrode
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006293400A
Other languages
English (en)
Inventor
Takeshi Hamaya
毅 濱谷
Kazumi Watase
和美 渡瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006293400A priority Critical patent/JP2008112764A/ja
Publication of JP2008112764A publication Critical patent/JP2008112764A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Abstract

【課題】ボンディングや封止などの組立工程によって外部接続電極領域周辺或いはスクライブライン領域の近傍の保護膜及び各配線層に内部剥離或いはダメージが生じることを防止できる半導体装置を提供する。
【解決手段】半導体素子領域１上に通常の配線工程と同時に、従来の複数の外部接続電極３の近傍及びスクライブライン領域２の近傍に、少なくとも１つの配線層と少なくとも１つのビアからなる多層構造のメタル層４を形成する。これによって内部剥離、クラック及びダメージを防止することができるものである。
【選択図】図１

Description

本発明は、その製造工程にワイヤーボンド工程或いは封止工程等を有する半導体装置に関するものである。
従来、半導体装置の製造工程では、半導体素子の回路形成を担う拡散工程が完了した後に、半導体素子のパッケージングを担う組立工程を行っており、この組立工程にワイヤーボンド工程、封止工程等がある。
半導体ウェハーのワイヤーボンド方法はセラミックのキャピラリに金線を通し、スパークによって金線の先を溶融させて球状にし、半導体素子のアルミ電極に荷重と超音波により合金形成を行い接続する。また、ＱＦＰなどの封止工程においては高い圧力で樹脂を注入し固めて形成する。
従来の半導体ウェハーは配線層の幅や間隔も大きく、また配線層と配線層の間に形成する層間絶縁膜が固かった。さらに、配線層および層間絶縁膜の層数も少なくて単純な構造であった。このため、ワイヤーボンド工程、封止工程等でクラックあるいは内部剥離等が発生することは少なく、半導体素子の歩留低下やその信頼性不良の原因となることは少なかった。
しかしながら、近年においては、以下に述べる理由により、ワイヤーボンド工程、封止工程等の組立工程において問題が生じている。
拡散プロセスにおいては微細化技術が進展し、配線の細線化、層間膜の薄膜化、脆弱なＬｏｗ−ｋ材料（低誘電層間絶縁膜材料）の採用によって、物理的強度が低下し、クラックあるいは内部剥離等が発生しやすくなってきた。
一方、組立プロセスにおいても、半導体素子上のアルミ電極ピッチの狭ピッチ化、並びにアルミ電極周辺ルールの微細化によってアルミ電極周辺領域のパターンが複雑になってきた。更には、半導体素子の薄膜化により物理的強度も低下し、拡散プロセスと同様にクラックあるいは内部剥離等が発生しやすくなってきた。
これらのことは、半導体の回路形成を担う拡散工程が完了した後の半導体素子のパッケージングを担う組立工程で問題となってくる。具体的には次のようなことである。組立工程におけるワイヤーボンドや封止等をする際に、保護膜あるいは層間絶縁膜にクラックや内部剥離、ダメージが起こり、組立後の歩留低下や信頼性不良の原因となる。
そこで、従来は各半導体素子上領域において、配線メタル、及びコンタクトメタルを利用して、配線メタルとコンタクトを積層した補強パターン或いはダミーパターンを半導体素子上に配置することにより、半導体素子領域のクラックや内部剥離、ダメージを防止する半導体装置を形成している（例えば、特許文献１，特許文献２参照）。
特開２００４−１５２９３９号公報 特開２００５−１５０３８９号公報
しかしながら、拡散プロセスにおける更なるプロセスルールの微細化技術の進展、および拡散プロセスにおける平坦化技術の進展によって、上述した従来の技術では対応が困難であり以下のような課題が生じている。
つまり、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：化学的機械的研磨）によって対象物を平坦化することで配線層間の層間絶縁膜の薄膜化が進み、これに伴って配線層および層間絶縁膜を形成する工程数及び層間絶縁膜の層数が増加した結果、拡散プロセスを経た半導体ウェハーにおいて半導体基板上の配線層、層間絶縁膜の構成が複雑なものになってきた。
また、拡散プロセスにおける配線の微細化技術の進展により、配線間容量の増大に起因する配線遅延の問題が顕著になってきている。この配線遅延を軽減するために、配線間に挟まれる層間絶縁膜に誘電率の低い絶縁膜としてＬｏｗ−ｋ材料（低誘電層間絶縁膜材料）が使用されている。
しかしながら、一般的にＬｏｗ−ｋ材料は脆弱で、かつ密着性が弱いために、従来から採用されていたシリコン酸化膜よりも機械的強度が大きく低下し、組立工程におけるボンディング、封止等の時のダメージにより層間膜剥離が非常に発生しやすい。
このことから上述の補強パターンだけでは、もはやボンディング、封止等の半導体組立工程の衝撃によるパッド周辺領域の保護膜及び各配線層のクラック或いは内部剥離、ダメージを防止することが困難になってきた。
本発明は上記従来の問題点を解決するものであり、組立の衝撃によるパッド周辺領域及びスクライブライン領域近傍の保護膜及び各配線層の内部剥離或いはクラックやダメージを防止する半導体装置を提供することを目的とする。
上記目的を達成するために本発明の半導体装置は、複数の半導体素子が形成される半導体素子領域と、個片化領域であるスクライブライン領域と、前記半導体素子領域に形成される外部接続電極と、前記外部接続電極近傍に設けられる複数の多層構造のメタル層とを有し、前記メタル層が、複数の配線層に形成された任意の大きさの配線と前記各配線を貫通して接続する複数のビアよりなることを特徴とする。
また、前記メタル層が複数の前記配線で井桁状に形成され、前記各配線が前記ビアにより各交差箇所で貫通して接続されることを特徴とする。
また、前記メタル層が前記井桁状のメタル層を複数連結してなることを特徴とする。
また、前記メタル層が、複数層に形成された同一方向の配線５の両端を貫通するビアで固定したものを１つの単位のメタル層とし、４つの単位のメタル層が、隣接する２つのメタル層それぞれと垂直をなすように放射状に配置される構造であることを特徴とする。
また、前記メタル層を、前記外部接続電極の周囲を全て覆う形で配置することを特徴とする。
また、前記メタル層を、前記外部接続電極の各辺に隣接する領域のみに配置することを特徴とする。
また、前記メタル層を、前記外部接続電極の各角に隣接する領域のみに配置することを特徴とする。
また、前記メタル層を、前記半導体素子領域の前記スクライブライン領域近傍にも配置することを特徴とする。
また、前記メタル層は、銅、アルミ、タングステン、チタン、タンタルを含む金属化合物或いは単体で形成されることを特徴とする。
以上により、組立の衝撃によるパッド周辺領域及びスクライブライン領域近傍の保護膜及び各配線層の内部剥離或いはクラックやダメージを防止することができる。
本発明によれば、複数の配線層に形成された任意の大きさの配線と各配線を貫通して接続する複数のビアとからなる多層構造のメタル層を、外部接続電極近傍及びスクライブライン領域近傍等に複数配置することで、半導体ウェハーのワイヤーボンドや封止等の時の衝撃が加わっても、半導体ウェハーの垂直方向及び水平方向の応力に対する耐久性を備えることができるため、組立プロセスにおいて発生する内部剥離或いはクラックを防止することができる。
また、多層構造のメタル層は従来の拡散プロセスの配線形成工程及びコンタクト形成工程を利用することで容易に形成することができる。また、この多層構造のメタル層は、パターン変更のみで形成することができ、拡散工程及び組立工程の手順を一切変更すること無く実現することができる。
以下、本発明の半導体装置の各実施例について図１〜図１２に基づき詳細に説明する。
図１〜図１２において、１は半導体素子領域、２はスクライブライン領域、３は外部接続電極、４は多層構造のメタル層、５は配線層、６はビア、７は層間絶縁膜を示す。
また、多層構造のメタル層４は、単一のメタル層からなるビア配置構成をなす場合と、単一のメタル層を複数連結した連結のメタル層からなるビア配置構成をなす場合がある。
メタル層は、銅、アルミ、タングステン、チタン、タンタルの何れかの単体、あるいは少なくとも何れかを含む金属化合物で形成されており、その膜厚及びライン幅は、拡散プロセスの配線形成工程及びコンタクト形成工程を利用して形成しているため、拡散プロセス毎に異なる。
（実施例１）
図１は本発明の実施例１における半導体装置を示す図であり、拡散プロセスの配線工程が完了した後の半導体ウェハーの構造を示している。図１０は単一のメタル層からなる多層構造のメタル層の構造を示す図であり、図１０（ａ）は平面図、図１０（ｂ）は図１０（ａ）のＸ−Ｙ方向の断面図、図１０（ｃ）は図１０（ａ）のＡ−Ｂ方向の断面図である。図１１は単一のメタル層からなる多層構造のメタル層を連結した連結のメタル層からなる多層構造の構造を示す図であり、図１１（ａ）は平面図、図１１（ｂ）は図１１（ａ）のＸ−Ｙ方向の断面図である。図１２は連結のメタル層からなる多層構造の構造を示す図であり、図１２（ａ）は平面図、図１２（ｂ）は図１２（ａ）のＸ−Ｙ方向の断面図である。
図１に示すように、上図は半導体装置全体を表し、半導体素子領域１とスクライブライン領域２、外部接続電極３で構成されている。下図は上図の要部を拡大したものであり、多層構造のメタル層４が外部接続電極３の周囲を全て覆う形で配置し形成されている。従来は、外部接続電極３とスクライブライン領域２のみで脆弱な層間膜を固定するのみのため、外部接続電極間や外部接続電極３とスクライブライン領域２との間で剥離の発生頻度が高かったが、外部接続電極３の外部接続電極間が単一のメタル層のビア配置構成をなす（図１０）多層構造のメタル層４、或いは連結のメタル層のビア配置構成をなす（図１１、図１２）多層構造のメタル層４は従来ダミーパターンとは異なり井桁状に組まれ且つ各層でパターン方向を９０度変えているため、どの方向からの応力（Ｘ，Ｙ，Ｚ方向）にも耐えうる構造となっている。さらに、最も応力の集中する外部接続電極周辺及びスクライブライン領域に効率良く集中配置することで脆弱な層間膜を固定し且つ強固にすることができるため、ボンディング、プロービングダメージによる外部接続電極間の剥離を防止できる。さらに、外部接続電極３とスクライブライン領域２との間にも多層構造のメタル層４を配置し形成することで、外部接続電極３のボンディングダメージ、プロービングダメージとスクライブライン領域２のダイシングダメージによる外部接続電極３とスクライブライン領域２との間の剥離及び半導体素子領域１のコーナー剥離も上記と同様の理由で防止することができる。
ここで、多層構造のメタル層４の構造は、単一のメタル層のビア配置構成をなす構造（図１０）、或いは連結のメタル層のビア配置構成をなす構造（図１１、図１２）があり、図１０から図１２で示すような３種類に分類できる。単一のメタル層のビア配置構成は、図１０に示すように、複数の配線層を貫通する４つのビア６と、ビア６間を１配線層毎に９０°異なる方向に接続する配線５によりなり、配線５を井桁状に形成することにより、上下左右どの方向からのダメージ（応力）にも耐えうる強固な構造となっている。また、連結のメタル層は図１１と図１２に示す種類がある。図１１に示す多層構造のメタル層の構造は、図１０に示す単一のメタル層を複数連結したものである。また、図１２に示す多層構造のメタル層の構造は、図に示すように、複数層に形成された同一方向の配線５の両端を貫通するビア６で固定したものを１つの単位のメタル層とし、４つの単位のメタル層が、隣接する２つのメタル層それぞれと垂直をなすように放射状に配置される構造である。この構造により、図１０に示す多層構造のメタル層と同様、上下左右どの方向からのダメージ（応力）にも耐えうる強固な構造としたものであり、図１０、図１１に示す多層構造のメタル層に比べて設計自由度がある。
（実施例２）
図２は本発明の実施例２における半導体装置を示す図であり、上図は半導体装置全体を表し、半導体素子領域１とスクライブライン領域２、外部接続電極３で構成されている。下図は上図の要部を拡大したものである。
図２に示すように、本実施例２では、多層構造のメタル層４が外部接続電極３のスクライブライン側と内部素子領域側にのみに配置されており、実施例１と同様の剥離防止効果があり、特に外部接続電極３の角及び内部回路への剥離防止、外部接続電極３とスクライブライン領域２との間の剥離を防止することができる。本実施例では、外部接続電極間には多層構造のメタル層４を形成しない。また、多層構造のメタル層４は、実施例１と同様に、単一のメタル層のビア配置構成（図１０）とすることも、連結のメタル層のビア配置構成（図１１、図１２）とすることもできる。
（実施例３）
図３は本発明の実施例３における半導体装置を示す図であり、上図は半導体装置全体を表し、半導体素子領域１とスクライブライン領域２、外部接続電極３で構成されている。下図は上図を拡大したものである。
図３に示すように、本実施例３では、多層構造のメタル層４が外部接続電極３のそれぞれの辺に隣接する領域のみに配置されており、外部接続電極３のコーナーに隣接する領域には多層構造のメタル層４を形成しない構成である。実施例３の半導体装置によると、実施例１と同様の剥離防止効果があり、特に外部接続電極３の辺部及び内部回路の剥離防止、外部接続電極３とスクライブライン領域２との間の剥離を防止することができる。また、多層構造のメタル層４は、単一のメタル層のビア配置構成（図１０）とすることも、連結のメタル層のビア配置構成（図１１、図１２）とすることもできる。
（実施例４）
図４は本発明の実施例４における半導体装置を示す図であり、上図は半導体装置全体を表し、半導体素子領域１とスクライブライン領域２、外部接続電極３で構成されている。下図は上図を拡大したものである。
図４に示すように、本実施例４では、多層構造のメタル層４が外部接続電極３のコーナーに隣接する領域のみに配置されており、外部接続電極３の辺に隣接する領域には多層構造のメタル層４を形成しない構成である。実施例４の半導体装置によると、実施例１と同様の剥離防止効果があり、特に外部接続電極３の角部及び半導体素子領域１コーナーの剥離を防止することができる。また、多層構造のメタル層４は、単一のメタル層のビア配置構成（図１０）とすることも、連結のメタル層のビア配置構成（図１１、図１２）とすることもできる。
（実施例５）
図５は本発明の実施例５における半導体装置を示す図であり、上図は半導体装置全体を表し、半導体素子領域１とスクライブライン領域２、外部接続電極３で構成されている。下図は上図を拡大したものである。
図５に示すように、本実施例５では、多層構造のメタル層４が外部接続電極３のスクライブライン側にのみ配置されている。実施例５の半導体装置によると、実施例１と同様の剥離防止効果があり、特に外部接続電極３とスクライブライン領域２との間の剥離を防止することができる。また、多層構造のメタル層４は、単一のメタル層のビア配置構成（図１０）とすることも、連結のメタル層のビア配置構成（図１１、図１２）とすることもできる。
（実施例６）
図６は本発明の実施例６における半導体装置を示す図であり、実施例１における外部接続電極の構成が千鳥外部接続電極の構成である場合の実施例である。上図は半導体装置全体を表し、半導体素子領域１とスクライブライン領域２、外部接続電極３で構成されている。下図は上図を拡大したものである。
図６に示すように、本実施例６では、多層構造のメタル層４が千鳥構成の外部接続電極３の周囲を全て覆う形で配置されている。実施例６の半導体装置によると、実施例１と同様の剥離防止効果があり、外部接続電極３の外部接続電極間が単一のメタル層のビア配置構成（図１０）或いは連結のメタル層のビア配置構成（図１１、図１２）の多層構造のメタル層４で脆弱な層間膜を固定し且つ強固にすることができ、ボンディング、プロービングダメージによる外部接続電極間の剥離を防止できる。さらに、外部接続電極３とスクライブライン領域２との間にも多層構造のメタル層４を配置し形成することで、外部接続電極３のボンディングダメージ、プロービングダメージとスクライブライン領域２のダイシングダメージによる外部接続電極３とスクライブライン領域２との間の剥離及び半導体素子領域１のコーナー剥離も上記と同様の理由で防止することができる。また、多層構造のメタル層４は、単一のメタル層のビア配置構成（図１０）とすることも、連結のメタル層のビア配置構成（図１１、図１２）とすることもできる。
（実施例７）
図７は本発明の実施例７における半導体装置を示す図であり、実施例２における外部接続電極の構成が千鳥外部接続電極の実施例である。上図は半導体装置全体を表し、半導体素子領域１とスクライブライン領域２、外部接続電極３で構成されている。下図は上図を拡大したものである。
図７に示すように、本実施例７では、多層構造のメタル層４が千鳥構成の外部接続電極３のスクライブライン側と内部素子領域側にのみに配置されており、外部接続電極間には多層構造のメタル層４を形成しない構成である。実施例７の半導体装置によると、実施例６と同様の剥離防止効果があり、特に外部接続電極３の角及び内部回路への剥離防止、外部接続電極３とスクライブライン領域２との間の剥離を防止することができる。また、多層構造のメタル層４は、単一のメタル層のビア配置構成（図１０）とすることも、連結のメタル層のビア配置構成（図１１、図１２）とすることもできる。
（実施例８）
図８は本発明の実施例８における半導体装置を示す図であり、実施例４における外部接続電極の構成が千鳥外部接続電極の実施例である。上図は半導体装置全体を表し、半導体素子領域１とスクライブライン領域２、外部接続電極３で構成されている。下図は上図を拡大したものである。
図８に示すように、本実施例８では、多層構造のメタル層４が千鳥構成の外部接続電極３のコーナーに隣接する領域のみに配置されており、外部接続電極３の辺に隣接する領域には多層構造のメタル層４を形成しない構成である。実施例８の半導体装置によると、実施例６と同様の剥離防止効果があり、特に外部接続電極３の角及び内部回路への剥離防止、外部接続電極３とスクライブライン領域２との間の剥離を防止することができる。また、多層構造のメタル層４は、単一のメタル層のビア配置構成（図１０）とすることも、連結のメタル層のビア配置構成（図１１、図１２）とすることもできる。
（実施例９）
図９は本発明の実施例９における半導体装置を示す図であり、実施例３における外部接続電極の構成が千鳥外部接続電極の実施例である。上図は半導体装置全体を表し、半導体素子領域１とスクライブライン領域２、外部接続電極３で構成されている。下図は上図を拡大したものである。
図９に示すように、本実施例９では、多層構造のメタル層４が外部接続電極３のそれぞれの辺に隣接する領域にのみに配置されており、外部接続電極コーナーに隣接する領域には多層構造のメタル層４を形成しない構成である。実施例９の半導体装置によると、実施例６と同様の剥離防止効果があり、特に外部接続電極３の辺及び内部回路への剥離防止、外部接続電極３とスクライブライン領域２との間の剥離を防止することができる。また、多層構造のメタル層４は、単一のメタル層のビア配置構成（図１０）とすることも、連結のメタル層のビア配置構成（図１１、図１２）とすることもできる。
本発明は、組立の衝撃によるパッド周辺領域及びスクライブライン領域近傍の保護膜及び各配線層の内部剥離或いはクラックやダメージを防止することができ、その製造工程におけるワイヤーボンド工程或いは封止工程を有する半導体装置等に有用である。
本発明の実施例１における半導体装置を示す図 本発明の実施例２における半導体装置を示す図 本発明の実施例３における半導体装置を示す図 本発明の実施例４における半導体装置を示す図 本発明の実施例５における半導体装置を示す図 本発明の実施例６における半導体装置を示す図 本発明の実施例７における半導体装置を示す図 本発明の実施例８における半導体装置を示す図 本発明の実施例９における半導体装置を示す図 単一のメタル層からなる多層構造のメタル層の構造を示す図 単一のメタル層からなる多層構造のメタル層を連結した連結のメタル層からなる多層構造の構造を示す図 連結のメタル層からなる多層構造の構造を示す図
符号の説明
１ 半導体素子領域
２ スクライブライン領域
３ 外部接続電極
４ 多層構造のメタル層
５ 配線層
６ ビア
７ 層間絶縁膜

Claims (9)

  1. 複数の半導体素子が形成される半導体素子領域と、
    個片化領域であるスクライブライン領域と、
    前記半導体素子領域に形成される外部接続電極と、
    前記外部接続電極近傍に設けられる複数の多層構造のメタル層と
    を有し、前記メタル層が、複数の配線層に形成された任意の大きさの配線と前記各配線を貫通して接続する複数のビアよりなることを特徴とする半導体装置。
  2. 前記メタル層が複数の前記配線で井桁状に形成され、前記各配線が前記ビアにより各交差箇所で貫通して接続されることを特徴とする請求項１記載の半導体装置。
  3. 前記メタル層が前記井桁状のメタル層を複数連結してなることを特徴とする請求項２記載の半導体装置。
  4. 前記メタル層が、複数層に形成された同一方向の配線５の両端を貫通するビアで固定したものを１つの単位のメタル層とし、４つの単位のメタル層が、隣接する２つのメタル層それぞれと垂直をなすように放射状に配置される構造であることを特徴とする請求項１記載の半導体装置。
  5. 前記メタル層を、前記外部接続電極の周囲を全て覆う形で配置することを特徴とする請求項１または請求項２または請求項３または請求項４のいずれかに記載の半導体装置。
  6. 前記メタル層を、前記外部接続電極の各辺に隣接する領域のみに配置することを特徴とする請求項１または請求項２または請求項３または請求項４のいずれかに記載の半導体装置。
  7. 前記メタル層を、前記外部接続電極の各角に隣接する領域のみに配置することを特徴とする請求項１または請求項２または請求項３または請求項４のいずれかに記載の半導体装置。
  8. 前記メタル層を、前記半導体素子領域の前記スクライブライン領域近傍にも配置することを特徴とする請求項１または請求項２または請求項３または請求項４または請求項５または請求項６または請求項７のいずれかに記載の半導体装置。
  9. 前記メタル層は、銅、アルミ、タングステン、チタン、タンタルを含む金属化合物或いは単体で形成されることを特徴とする請求項１または請求項２または請求項３または請求項４または請求項５または請求項６または請求項７または請求項８のいずれかに記載の半導体装置。
JP2006293400A 2006-10-30 2006-10-30 半導体装置 Withdrawn JP2008112764A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006293400A JP2008112764A (ja) 2006-10-30 2006-10-30 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006293400A JP2008112764A (ja) 2006-10-30 2006-10-30 半導体装置

Publications (1)

Publication Number Publication Date
JP2008112764A true JP2008112764A (ja) 2008-05-15

Family

ID=39445137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006293400A Withdrawn JP2008112764A (ja) 2006-10-30 2006-10-30 半導体装置

Country Status (1)

Country Link
JP (1) JP2008112764A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016162817A (ja) * 2015-02-27 2016-09-05 株式会社リコー 電気機械変換部材、電気機械変換部材の製造方法、液滴吐出ヘッド、および画像形成装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016162817A (ja) * 2015-02-27 2016-09-05 株式会社リコー 電気機械変換部材、電気機械変換部材の製造方法、液滴吐出ヘッド、および画像形成装置

Similar Documents

Publication Publication Date Title
JP5205066B2 (ja) 半導体装置およびその製造方法
TWI389183B (zh) 堆疊半導體晶片之方法與裝置
JP4449824B2 (ja) 半導体装置およびその実装構造
JP4946436B2 (ja) 半導体装置及びその製造方法
JP2008258258A (ja) 半導体装置
JP2010272621A (ja) 半導体装置およびその製造方法
TWI421988B (zh) 凸塊接墊結構
CN102668047B (zh) 半导体装置
JP4938983B2 (ja) 半導体集積回路
US7470994B2 (en) Bonding pad structure and method for making the same
JP4528035B2 (ja) 半導体装置
TW200822330A (en) Bonding pad structure and method for forming thereof
JP2007214349A (ja) 半導体装置
JP4293563B2 (ja) 半導体装置及び半導体パッケージ
JP2003318177A (ja) 半導体集積回路装置
US20090184428A1 (en) Semiconductor device and method for manufacturing the same
JP2008028400A (ja) 半導体チップ
JP4663510B2 (ja) 半導体装置
JP2008112764A (ja) 半導体装置
JP2006324265A (ja) 半導体装置
JP2005327913A (ja) 半導体装置
TW200843063A (en) Structure of semiconductor chip and package structure having semiconductor chip embedded therein
JP5564557B2 (ja) 半導体装置
JP2005005564A (ja) パッド構造
JP2007165392A (ja) 半導体装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080430

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090914

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110916