JP2008104135A - 光中継装置及び光伝送システム - Google Patents

Abstract

【課題】バースト信号の受信及び送信エラーを防止する光中継装置を提供すること。
【解決手段】通信伝送路を伝搬するバースト信号の正常なデータ信号を取り出し、該データ信号の前又は後にプリアンブル信号を付加するプリアンブル補償回路５３を有し、さらに、プリアンブル補償回路５３は、バースト信号を入力して正常なデータ信号のみを出力する検出回路５３ａと、検出回路５３ａから出力されたデータ信号を蓄積、出力するバッファ回路５３ｂと、少なくとも１種類のプリアンブル信号を出力するプリアンブル信号生成回路５３ｄと、バッファ回路５３ｂからデータ信号が出力される時にはデータ信号を出力し、それ以外の時にはプリアンブル信号生成回路５３ｄからプリアンブル信号を出力する出力選択回路５３ｅとを有する。
【選択図】図４

Description

本発明は、光中継装置及び光伝送システムに関し、より詳しくは、光中継装置、及びその光中継器を有する光伝送システムに関する。

ＦＴＴＨ、ＣＡＴＶ等の光ネットワークでは、センタからユーザに至るケーブルを経路の途中でユーザ数だけ分岐する分岐部分に受動素子を使用するＰＤＳ(Passive Double Star)型の光伝送システムが使用されている。その受動素子としてスプリッタがある。
スプリッタは、センタの光回線終端装置（ＯＬＴ：Optical Line Terminal）内に設けられた各ＯＳＵ（Optical Subscriber Unit）からユーザ側に引き出される光ファイバに接続され、これにより分岐された光路は複数本の光ファイバによって複数のユーザの光回線終端装置（ＯＮＵ：Optical Network Unit）に接続される。

そのようにＯＬＴと複数のＯＮＵを光ファイバ及びスプリッタにより接続するというＰＤＳ型の光伝送システムによれば、１つの波長の光信号で情報を伝送することになるので大容量化が難しい。
これに対し、そのような既存の光伝送システムのＯＮＵをそのまま使用して波長分割多重通信（ＷＤＭ）を行うことができるシステムが下記の特許文献１に記載されている。

そのシステムは、図１２に示すように、ＯＬＴ１０１のＯＳＵ１０２とスプリッタ１０３とを結ぶ光ファイバ１０４に、第１のＭＵＸ／ＤＥＭＵＸ（multiplexer/de-multiplexer）１０５、光伝送路１０６、第２のＭＵＸ／ＤＥＭＵＸ１０７及び波長変換装置１０８を順に接続する構成となっている。この構成により、既存のスプリッタ１０３及びＯＮＵ１０９を使用することができ、しかもＯＬＴ１０１とＯＮＵ１０９の間に十分な許容損失を与えて損失による距離制限を解消し、大容量化、長距離化が図れるとされている。
波長変換装置１０８として図１３に示すような一般的な波長変換の構成が採用される。

一般的な波長変換装置は、第２のＭＵＸ／ＤＥＭＵＸ１０７とスプリッタ１０３にそれぞれ接続される２つの３ｄＢカプラ１１０ａ，１１０ｂを有し、さらに２つの３ｄＢカプラ１１０ａ，１１０ｂの間の信号の上りと下りの２系統のそれぞれに信号伝搬方向に向けて順に接続される光電気変換１１１，１２１、２Ｒ／３Ｒ受信回路１１２，１２２、発光素子用の駆動回路１１３，１２３、発光素子１１４，１２４及びアイソレータ１１５，１２５を有する構成となっている。
なお、特許文献１には、波長変換装置１０８において、下りの信号路の受光素子１２１、受信回路１２２、駆動回路１２３及び発光素子１２４を省いた構成も記載されている。

また、下記の非特許文献１には、ＯＬＴとスプリッタの間の光信号路のうち信号の下りの系統には２．４８８Gbit/s変換器、ＤＷＤＭ（Dense Wavelength Division Multiplex)及び変換器を信号伝搬方向に向けて順に接続する一方、信号の上りの系統には変換器、ＤＷＤＭ及び光チャネルフィルタを信号進行方向へ向けて順に接続する構成が記載され、これによりＯＬＴとＯＮＵの間の長距離化を図っている。なお、ＤＷＤＭは、半導体レーザ、モジュレータ、受光器、可変光減衰器（ＶＯＡ）、ＭＵＸ／ＤＥＭＵＸから構成されている。
特開２００２−２６１６９７号公報 R. P. Davey et al. DWDM reach extension of a GPON to 135km"PDP35, 2005, Optical Society of America

ところで、特許文献１、非特許文献１の光伝送システムは、以下に説明するような問題がある。
特許文献１、非特許文献１に記載の装置として、例えばＩＴＵ−Ｔ(International Telecommunication Union Telecommunication Standardization Sector)勧告Ｇ．９８４．ｘに従うＧ−ＰＯＮ（Gigabit PON (Passive Optical Networka))やＥＦＭ(Ethernet（登録商標） in the First Mile)の標準規格ＩＥＥＥ８０２．３ａｈに従うＧＥ−ＰＯＮ（Gigabit Ethernet（登録商標） PON）等の規定に適合したものが使用される。

第１の問題は、Ｇ−ＰＯＮ、ＧＥ−ＰＯＮのような時分割多重のＰＤＳ型のシステムでは１つのスプリッタに繋がる複数のＯＮＵから同時にＯＬＴに向けて信号を送信することができないために、ＯＮＵ側からＯＬＴへの上りの信号はバースト信号となるが、バースト信号に含まれるプリアンブル信号が消失することである。

バースト信号を波長変換装置により中継する場合には、図１３の破線で囲んだ信号に示すように、スプリッタ１０３を介してＯＮＵ１０９から波長変換装置１０８に入力したバースト信号Ｓ₁ が受信回路１１２で処理される際に、バースト信号Ｓ₁ に含まれる信号識別用のプリアンブル信号の一部が消失する。プリアンブル信号の消失は、次のような理由によって生じる。

即ち、信号の上りにおいて、ＯＮＵ１０９から波長変換装置１０８に入力される信号レベルは、各ＯＮＵ１０９によって異なるので、各ＯＮＵ１０９からバースト信号を受信する場合に、受信回路１１２は“０”、“１”の信号レベルの識別をするために受信信号を元にフィードフォワードで処理する必要があり、所定の時間が必要となる。通常、バースト信号にはデータ信号にプリアンブル信号が付加されているが、波長変換装置１０８において信号レベルの識別に必要な時間だけプリアンブル信号が消失してしまう。

つまり、光伝送システムにおいて長距離伝送を行う際には、波形劣化を防ぐために、波長変換装置１０８内の受信回路１１２で３Ｒ処理、即ち等化増幅（reshaping）、識別再生（regeneration）及びリタイミング（retiming）を行う必要が生じるが、リタイミング時には受信した信号に基づいてデータとクロックの再生を行うため、所定の時間が必要となり、これによってプリアンブル信号の消失が発生する。一方、バースト信号に基づいて安定したデータとクロックを再生するためには一般的には時定数を長くして、長い時間で受信信号を取り込む方がよいため、プリアンブル信号の消失とトレードオフの関係にある。そのため、データとクロックの再生時間をあまり短くすると、データとクロックを適正に再生できなくなってしまう。

以上のように波長変換装置を中継器として用いた場合、通常の方法ではプリアンブル信号の少なくとも一部が消失してしまうため、中継器を使用しないときと比較してＯＴＬに入力されるプリアンブル信号が短くなってしまい、ＯＬＴでバースト信号を受信できなくなる場合がある。

これに対して、予めバースト信号のプリアンブル信号のビット数を長くして、中継器でのプリアンブル信号の消失を補う方法を採用することも考えられるが、バースト信号に占めるプリアンブル信号のビット数の比率が大きくなってバースト信号に占めるデータの比率が小さくなってしまい、システムとしての伝送容量（スループット）が低下してしまう。

第２の問題は、特許文献１、非特許文献１では、ＯＮＵからＯＬＴへの上りのバースト信号をそのまま中継するシステムになっているため、システムの上り区間に使用する装置及び部品は全てバースト信号に対応させる必要があるため、より構成が簡単で低コストである連続信号用の部品が使用できず、システム全体のコストが増加してしまう。

本発明の目的は、伝送スループットの低下がなく、システム変更に伴う負担を軽減することができる長距離伝送可能な光中継装置及び光伝送システムを提供することにある。

上記の課題を解決するための本発明の第１の態様は、通信伝送路を伝搬するバースト信号の正常なデータ信号を取り出し、該データ信号の前又は後にプリアンブル信号を付加するプリアンブル補償回路を備えたことを特徴とする光中継装置である。

本発明の第２の態様は、前記第１の態様に記載の光中継装置において、前記プリアンブル補償回路は、光電変換された電気信号を等化増幅、識別再生及びリタイミングする受信回路の信号出力端に接続されていることを特徴とする。
本発明の第３の態様は、前記第１又は第２の態様に記載の光中継装置において、前記プリアンブル補償回路は、前記バースト信号を入力して正常な前記データ信号のみを出力する検出回路と、前記検出回路から出力された前記データ信号を蓄積、出力するバッファ回路と、少なくとも１種類の前記プリアンブル信号を出力するプリアンブル信号生成回路と、前記バッファ回路から前記データ信号が出力される時には前記データ信号を出力し、それ以外の時には前記プリアンブル信号生成回路から前記プリアンブル信号を出力する出力選択回路とを有することを特徴とする。

本発明の第４の態様は、前記第３の態様に記載の光中継装置において、前記出力選択回路は、基準クロック源から出力されるクロックに同期させて前記プリアンブル信号と前記データ信号を出力させることを特徴とする。

本発明の第５の態様は、前記第３又は第４の態様に記載の光中継装置において、２種類以上の前記プリアンブル信号を生成する前記プリアンブル信号生成回路からの前記プリアンブル信号の種類を選択する制御回路を有することを特徴とする。

本発明の第６の態様は、前記第３乃至第５のいずれか１つに記載の光中継装置において、前記出力選択回路は、前記バースト信号間のギャップにプリアンブル信号を付加する機能を有することを特徴とする。

本発明の第７の態様は、前記第３乃至第５のいずれか１つに記載の光中継装置において、前記出力選択回路は、前記バースト信号間のギャップに符号化則のエラー信号を付加する機能を有することを特徴とする。

発明の第８の態様は、前記第７に記載の光中継装置において、前記エラー信号は、”１”と”０”とを交互に所定回数以上繰り返す信号であることを特徴とする。

本発明の第９の態様は、前記第７又は第８に記載の光中継装置において、前記エラー信号は、前記バースト信号間のギャップのすべてに付加されていることを特徴とする。

本発明の第１０の態様は、前記第１乃至第９の態様のいずれか１つに記載の光中継装置をユーザ側光回線終端装置とセンタ側光回線終端装置の間に少なくとも１つ接続したことを特徴とする光伝送システムである。

本発明によれば、バースト信号に含まれるプリアンブル信号を破棄し、さらに正常なデータの前又は後に再びプリアンブル信号を付加しているので、通常の中継器で生じるプリアンブル信号消失に起因する伝送データのスループットの低下を防ぐことができる。
また、ユーザ側光回線終端装置から出力されるバースト信号間のギャップにはプリアンブル信号が付加されてプリアンブル補償回路から出力され、その出力信号は連続信号になるので、それ以降の後段の部品はバースト信号用ではなく連続信号用の安価な部品を使用することが可能になる。
さらに、本発明によればセンタ側とユーザ側の双方のそれぞれに光信号に対する波長分割多重化機能を有する光中継器を接続しているので、既存のユーザ側光回線終端装置と既存のセンタ側光回線終端装置を使用してそれらの既存の規格帯域の波長で送受信することが可能になり、既存の規定のセンタ側光回線終端装置及びユーザ側光回線終端装置をそのまま使用して長距離化を実現することが可能になる。特に、波長多重伝送する場合には、他社の技術とは異なり、各波長に対応したバースト用の光送受信モジュールが不要になるため、汎用のＣＷＤＭ（Coarse Wavelength Division Multiplexing）用光送受信モジュールやＤＷＤＭ用光送受信モジュールを使用することが可能になる。
なお、本発明は、ＩＥＥＥで規定されているＧＥ−ＰＯＮ、ＩＴＵ−Ｔで規定されているＧ−ＰＯＮのシステムに対しても適用可能である。

以下に本発明の実施の形態を図面に基づいて詳細に説明する。
（第１の実施の形態）
図１は、本発明の第１実施形態に係るＰＤＳ型の光伝送システムの構成を示す図である。

図１において、Ｇ−ＰＯＮ、ＧＥ−ＰＯＮ等で規定されているセンタ側の光回線終端装置（ＯＬＴ）１０内に設けられたＯＳＵ１１−１、１１−２、…１１−ｎは、それぞれセンタ側中継器２０、光伝送路３０、ユーザ側中継器４０及び光カプラ（スプリッタ）６０を介して複数のユーザ側の光回線終端装置（ＯＮＵ）６１−１、６１−２、…６１−ｎに接続されている。それらのＯＮＵ６１−１、６１−２、…６１−ｎはＧ−ＰＯＮ、ＧＥ−ＰＯＮ等に規定の構成を有している。

センタ側中継器２０は、各ＯＳＵ１１−１、１１−２、…１１−ｎに個別に接続される波長変換器２２−１、２２−２、…２２−ｎと、それらの波長変換器２２−１、２２−２、…２２−ｎに接続されるＭＵＸ／ＤＥＭＵＸ２１とを有している。

また、ユーザ側中継器４０は、光伝送路３０を介してセンタ側のＭＵＸ／ＤＥＭＵＸ２１に接続されるＭＵＸ／ＤＥＭＵＸ４１と、ＭＵＸ／ＤＥＭＵＸ４１の信号の下り側に接続される複数の波長変換器４２−１、４２−２、…４２−ｎとを有し、波長変換器４２−１、４２−２、…４２−ｎのそれぞれは個別に光カプラ６０に接続されている。それらの光カプラ６０は、それぞれ光ファイバを介して光路を複数に分岐し、さらに複数のＯＮＵ６１−１、６１−２、…６１−ｎに接続されている。

センタ側中継器２０内の波長変換器２２−１、２２−２、…２２−ｎは、図２に示すように、ＯＳＵ１１−１、１１−２、…１１−ｎに接続されるＷＤＭ（Wavelength Division Multiplexing）カプラ２３と、ＷＤＭカプラ２３のうちのＭＵＸ／ＤＥＭＵＸ２１側の受信端に接続される光線路２４と、ＷＤＭカプラ２３のうちのＭＵＸ／ＤＥＭＵＸ２１側の送信端に接続される下り伝送系回路２９とを有している。光線路２４は、光ファイバ、ＰＬＣのような光信号を通すための光デバイスである。

下り伝送系回路２９は、受光素子２５、受信回路２６、駆動回路２７及び発光素子２８を有している。それらのうちの受光素子２５は、ＷＤＭカプラ２３から伝搬された光信号を電気信号に変換してその電気信号を受信回路２６に出力する構成を有している。受信回路２６は、２Ｒ機能又は３Ｒ機能を備え、その出力端は受光素子２８の駆動回路２７に電気的に接続されている。なお、２Ｒ機能は識別再生、リタイミングの２つの機能であり、３Ｒ機能はそれらの２つの機能に等化増幅の機能を加えた機能である。

また、駆動回路２７は、受信回路２６により処理された信号に基づいて発光素子２８を駆動することにより、所定波長の光信号を発光素子２８からＭＵＸ／ＤＥＭＵＸ２１に出射させる構成となっている。複数の波長変換器２２−１、２２−２、…２２−ｎ内の各々の発光素子２８は例えば１．５μｍ帯の異なる波長λ₁₁、λ₁₂、…λ_1nの光を出射する構造を持つ半導体レーザであり、これらにより波長分割多重化が行われる。

さらに、センタ側中継器２０内のＭＵＸ／ＤＥＭＵＸ２１は、複数の波長変換器２２−１、２２−２、…２２−ｎの各々から出射される異なる波長の光信号を多重化して光伝送路３０に送信する一方、光伝送路３０から送信された多重化された光信号を逆多重化して波長変換器２２−１、２２−２、…２２−ｎに出力するように構成されている。
なお、波長変換器２２−１、２２−２、…２２−ｎの光線路２４と下り伝送系回路２９はそれぞれ別々に２心でＭＵＸ／ＤＥＭＵＸ２１に接続されているが、それらをＷＤＭフィルタを介して１心でＭＵＸ／ＤＥＭＵＸ２１に接続するようにしてもよい。

一方、ユーザ側中継器４０内の波長変換器４２−１、４２−２、…４２−ｎは、図３に示すように、光カプラ６０に接続されるＷＤＭカプラ４３と、ＷＤＭカプラ４３とＭＵＸ／ＤＥＭＵＸ４１の間に接続される下り伝送系回路４４及び上り伝送系回路４５とを有している。
なお、ＷＤＭカプラ２３，４３は波長を上りと下りの信号に分波する構造を有しており、サーキュレータであってもよいし、３ｄＢカプラにアイソレータを組み合わせた構造であってもよい。

波長変換器４２−１、４２−２、…４２−ｎ内の下り伝送系回路４４は、ＭＵＸ／ＤＥＭＵＸ４１からの光信号の伝搬方向に対して順に接続される受光素子４６、受信回路４７、駆動回路４８及び発光素子４９を備えている。受光素子４６は、ＭＵＸ／ＤＥＭＵＸ４１から入力した光信号を電気信号に変換して受信回路４７に出力するように構成され、また、受信回路４７は２Ｒ又は３Ｒの機能により信号を処理する構成を有している。駆動回路４８は、受信回路４７により処理された信号に基づいて発光素子４９を駆動することにより、所定波長の光信号を発光素子４９からＭＵＸ／ＤＥＭＵＸ４１に出射させる構成となっている。なお、複数の波長変換器４２−１、４２−２、…４２−ｎ内の各々の発光素子４９は、それぞれ実質的に同じ波長帯、例えば１．４８〜１．５０μｍ帯の光を出射する半導体レーザである。

波長変換器４２−１、４２−２、…４２−ｎ内の上り伝送系回路４５は、ＯＮＵ６１−１、６１−２、…６１−ｎからの光信号の伝搬方向に対して順に接続される受光素子５１、受信回路５２、プリアンブル補償回路５３、駆動回路５４及び発光素子５５を有している。受光素子５１は、ＯＮＵ６１−１、６１−２、…６１−ｎから光カプラ６０及びＷＤＭカプラ４３を介して入力する光信号を電気信号に変換して受信回路５２に出力するように構成され、また、受信回路５２は３Ｒの機能により信号を処理する構成を有している。ここで、複数のＯＮＵ６１−１、６１−２、…６１−ｎから出力される信号のレベルが異なるために、受信回路５２は信号識別回路や利得一定のためのＡＧＣ（Auto Gain Control）回路等を有している。また、受信回路５２は、３Ｒ処理についても、通常のＣＤＲ（Clock Date Recovery）の他に、クロックをデータに追従して出力するＣＰＡ（Clock Phase Aligner）を有することもある。

プリアンブル補償回路５３は、光カプラ６０、ＷＤＭカプラ４３、受光素子５１及び受信回路５２を介してＯＮＵ６１−１、６１−２、…６１−ｎから入力するバースト信号のうちプリアンブル信号を補償するとともにバースト信号を連続信号に変える構成を有している。また、駆動回路５４は、プリアンブル補償回路５３から出力される信号に基づいて発光素子５５を駆動することにより、所定波長の光信号を発光素子５５からＭＵＸ／ＤＥＭＵＸ４１に出射させる構成となっている。なお、発光素子５５は、例えば半導体レーザであり、発振波長１．２６〜１．３６μｍの範囲にあって、波長変換器４２−１、４２−２、…４２−ｎ毎に異なる波長の光を出射する構成を有している。
なお、バースト信号はプリアンブル部とデータ部（データ信号）から構成され、プリアンブル部はプリアンブル信号と呼ばれるパターン（１周期）を単位として複数回繰り返して構成され、また、データ部はプリアンブル部の後に所定bit単位で連続した信号で構成されている。

上記のプリアンブル補償回路５３は、図４に示すように、受信回路５２から入力したバースト信号を元にプリアンブル信号の有無及びデータの正常と異常を“０”、“１”の信号パターンに基づいて判断する信号パターン検出回路５３ａと、バースト信号におけるデータ信号のうち信号パターン検出回路５３ａにより正常と認識されたデータ信号をメモリとして蓄えるバッファ回路５３ｂと、伝送する信号の規格に適合する周波数のクロック信号を出力するクロック源５３ｃと、クロック源５３ｃからのクロック信号のタイミングでプリアンブル信号を生成するプリアンブル信号生成回路５３ｄと、バッファ回路５３ｂから出力されるデータとプリアンブル信号生成回路５３ｄから出力されるプリアンブル信号のうちのいずれかを選択して出力するデータ出力選択回路５３ｅと、バッファ回路５３ｂにおけるデータの蓄積状態を確認してデータ出力選択回路５３ｅに対してデータかプリアンブル信号のいずれかを出力させることを指令するデータフロー制御回路５３ｆとを有している。

信号パターン検出回路５３ａは、バースト信号に含まれる１つの正常なデータ信号をバッファ回路５３ｂに出力する過程で図５に示すような状態遷移図に従って信号を処理する。即ち、信号パターン検出回路５３ａは、最初、プルアンブル信号検出フェーズ（図５のS1）で待ち受けており、受信回路５２から入力された信号がプリアンブル信号であるか否かを判定する。入力信号がプリアンブル信号以外の場合は、入力した信号を破棄してそのままプリアンブル検出フェーズ（図５のS1）でさらに続いて入力される信号を待ち受ける。入力信号がプリアンブル信号であった場合には、正常データ信号検出フェーズ（図５のS2）に移行し、続いて入力される信号がデータ信号かプリアンブル信号かそれ以外（異常データ）であるかを検出単位毎に判断する。正常データ信号検出フェーズ（図５のS2）では、プリアンブル信号を検出した場合には、正常状態検出フェーズ（図５のS2）に留まって、引き続き入力される信号を処理する。これに対して、入力信号が正常データと判断した場合には、データをバッファ回路５３ｂに出力した後に、正常データ信号検出フェーズ（図５のS2）に留まり、引き続き入力される信号を単位毎に処理する。一方、データ信号が異常の場合には、プリアンブル信号検出フェーズに移行する。

信号パターン検出回路５３ａに入力する信号がプリアンブル信号か否かの判定は、入力した信号パターンのビット列が所定のパターンか否かを判断することによって行われる。このとき、プリアンブル信号の検出は少なくても1周期以上のプリアンブル信号を検出す
ることにより行われる。また、データ信号の正常の判定は、所定bit単位を信号パターンとして検出され、例えばGigabit Ethernet（登録商標）信号の場合は８Ｂ／１０Ｂ信号の誤り検出機能を使用してもよいし、スクランブルされた信号の場合には通常あり得ない信号パターンを異常と判断するような機能によるものであってもよい。スクランブルされた信号のあり得ない信号パターンとしては、例えば“０”、“１”が特定の数以上連続する信号パターンがある。また、プリアンブル信号またはデータ信号が正常でないと判断したものを異常データとして扱う。
なお、信号パターン検出回路５３ａは、フェーズが移行した際（プリアンブル信号検出フェーズから正常データ信号検出フェーズ、もしくはその逆）には、その状態をデータフロー制御回路５３ｆに出力する。

バッファ回路５３ｂは、信号パターン検出回路５３ａから送信されたデータを蓄積するとともに、信号パターン検出回路５３ａにより検出されたデータ信号のクロックと基準クロック源５３ｃからの基準クロックとの差による時間的なデータのスリップを防ぐために、入力信号と出力信号で信号の基準クロックの載せ替えを行う機能を有している。ここで、バッファとして最低必要なデータ量は、次の式（１）で与えられる。
バッファデータ量（Ｍｉｎ）＝２×（入出力クロック差）×（１パケット当たりの最大データ量）＋（一周期分のプリアンブル信号のデータ量） （１）
なお、式（１）において、入出力クロック差は、該当する伝送システムの許容最大クロック差に収まる値であり、また、１パケットの最大データ量とは、プリアンブル信号と次のプリアンブル信号が入力するまでのデータ量を指す。

クロック源５３ｃは、データ出力選択回路５３ｅの出力信号の周波数の基準として使用されるとともに、プリアンブル信号生成回路５３ｄから出力されるプリアンブル信号の基準クロックとして使用されるクロックを出力する。
プリアンブル信号生成回路５３ｄは、システムに適したプリアンブル信号を基準クロック源５３ｃのクロックに同期させて繰り返し生成するとともに、データ出力選択回路５３ｅ又はデータフロー制御回路５３ｆの要求に応じてプリアンブル信号を出力する構成を有し、例えば、Ethernet（登録商標）信号の場合はIdleと呼ばれるプリアンブル信号を生成する。

データフロー制御回路５３ｆは、バッファ回路５３ｂのバッファ量を監視し、１パケット中にバッファエラーが発生しない状況になったときに、プリアンブル信号生成回路５３ｄで生成されるプリアンブル信号の１周期が終わるタイミングで、データ出力選択回路５３ｅを制御してバッファ回路５３ｂからデータ出力選択回路５３ｅにデータ信号を出力させてその前のプリアンブル信号に連続するように構成されている。また、データフロー制御回路５３ｆは、信号パターン検出回路５３ａから信号パターン検出回路５３ａの状態を受け取り、その状態を元にプリアンブル信号に続いてバッファ回路５３ｂ内のデータ信号をデータ出力選択回路５３ｅに出力させてデータ出力選択回路５３ｅから連続信号を出力するように制御する機能、もしくはバッファ回路５３ｂを消去する機能を有する。たとえば、正常データ検出フェーズ（図５のS2）からプリアンブル信号検出フェーズ（図５のS1）に移行して、一定時間経過後にバッファ回路５３ｂに蓄積されたデータ信号を消去するようにしてもよい。

データ出力選択回路５３ｅは、バッファ回路５３ｂから出力されたデータ信号を基準クロック源５３ｃのクロックに同期させて駆動回路５４にデータ信号を送信するとともに、バッファ回路５３ｂからデータ信号が出力されないときにはプリアンブル信号生成回路５３ｄにより生成されたプリアンブル信号を駆動回路５４に出力するように構成されている。
なお、波長変換器４２−１、４２−２、…４２−ｎにおける下り受信系回路４４と上り伝送系回路４５は別々に２心でＭＵＸ／ＤＥＭＵＸ４１に接続されているが、それらをＷＤＭフィルタを介して１心でＭＵＸ／ＤＥＭＵＸ４１に接続するようにしてもよい。

次に、上述したＰＤＳ型の光伝送システムにおける信号の伝搬と信号の処理について説明する。
まず、下りの伝送系において、ＯＬＴ１０内のＯＳＵ１１−１、１１−２、…１１−ｎのそれぞれから出力された波長１．４８〜１．５０μｍの信号はそれぞれセンタ側中継器２０内の波長変換器２２−１、２２−２、２２−ｎに送信され、それらの中の受信回路２６によって２Ｒ又は３Ｒの信号処理が行われるとともに、駆動回路２７及び発光素子２８によってＷＤＭ用の異なる波長に変換され、さらにＭＵＸ／ＤＥＭＵＸ２１により多重化されて光伝送路３０を通してＷＤＭ伝送される。

また、光伝送路３０を通してセンタ側中継器２０から送信されたＷＤＭ信号は、ユーザ側中継器４０内のＭＵＸ／ＤＥＭＵＸ４１により分波され、分波された信号はそれぞれ所定の波長変換器４２−１、４２−２、…４２−ｎに入力し、その中の下り伝送系回路４４の受光素子４６により電気信号に変換され、さらに受信回路４７によって２Ｒ又は３Ｒの信号処理がなされ、ついで、駆動回路４８及び発光素子４９によって任意の波長、例えば１．５５μｍ帯や１．３μｍ帯の光信号に波長変換され、ＷＤＭカプラ４３を介して光カプラ６０に出力される。ユーザ側中継器４０から出力される信号は、光カプラ６０によりさらに複数の光信号路に分岐されてＯＮＵ６１−１、６１−２、…６１−ｎに入力される。

一方、上り方向の伝送系では、複数のＯＮＵ６１−１、６１−２、…６１−ｎから個々に出力されるバースト信号は、それぞれ光カプラ６０を介して合波され、続いてユーザ側中継器４０の波長変換器４２−１、４２−２、…４２−ｎに入力し、その中のＷＤＭカプラ４３を通して受信系回路４５の受光素子５１に伝搬され、その受光素子５１により電気信号に変換され、さらに受信回路５２により３Ｒ処理された後に、プリアンブル補償回路５３に入力する。

各プリアンブル補償回路５３において、図６（ａ）に例示するような受信回路５２から入力したバースト信号は、図４に示した信号パターン検出回路５３ａによって、まず、プリアンブル信号検出フェーズ（図５のS1）によりプリアンブル信号の検出が行われ、プリアンブル信号が検出された場合には正常データ信号検出フェーズ（図５のS2）に移行し、続いて入力される信号がプリアンブル信号か正常データ信号か異常信号かが判定され、プリアンブル信号の場合はそのまま正常データ検出フェーズに留まり、正常データの場合には図６（ｂ）に例示するようにその正常データがバッファ回路５３ｂに出力され、正常データ信号検出フェーズ（図５のS2）に留まる。一方、信号パターン検出回路５３ａに入力する信号が正常データ信号でもなくプリアンブル信号でもない場合には、信号が異常と判定されてその信号は破棄されプリアンブル信号検出フェーズ（図５のS1）に移行する。また、信号パターン検出回路５３ａが正常データ信号検出フェーズ（図５のS2）からプリアンブル信号検出フェーズ（図５のS1）に移行した場合にはデータフロー制御回路５３ｆにその状態を示す信号が出力される。

バッファ回路５３ｂは、信号パターン検出回路５３ａから入力した正常なデータ信号を蓄える。この場合、バッファ回路５３ｂは、上記の式（１）に示したバッファ量を有するので、入力したデータ信号のクロックと基準クロック源５３ｃのクロックの差によるデータのスリップが防止される。
データフロー制御回路５３ｆは、バッファ回路５３ｂのバッファ量を監視し、１パケット中にバッファエラーが発生しない状況であれば、プリアンブル信号生成回路５３ｄによるプリアンブル信号の１周期の出力が終わるタイミングでバッファ回路５３ｂに蓄積されたデータ信号を駆動回路５４に出力するようにデータ出力選択回路５３ｅを制御し、また、バッファ回路５３ｂからデータ信号が出力されない状況の場合には、プリアンブル信号生成回路５３ｄで生成されるプリアンブル信号を駆動回路５４に送信するようにデータ出力選択回路５３ｅを制御する。さらに、信号パターン検出回路５３ａから信号パターン検出のフェーズ状態を受け取り、例えば、正常データ検出フェーズからプリアンブル検出フェースに移行して、一定時間経過した後にバッファ回路５３ｂに制御信号を出力して、バッファ回路５３ｂに蓄積されたデータ信号を消去する。
なお、バッファ回路５３ｂから出力されるデータ信号は、データ出力選択回路５３ｅによって基準クロック源５３ｃから出力されるクロックに同期される。

プリアンブル信号のパターンは単一に限られるものではなく、２又はそれ以上の種類のパターンが存在するシステムもあるので、この場合には、プリアンブル信号生成回路５３ｄを複数パターンのプリアンブル信号を生成できる構造にするとともに、プリアンブル信号生成回路５３ｄから出力されるプリアンブル信号のパターンの種類の選択は図４に波線の矢印で示すようにデータフロー制御回路５３ｆからプリアンブル信号生成回路５３ｄに出力される制御信号により行われる。

そのようなプリアンブル補償回路５３によれば、各ＯＮＵ６１−１、６１−２、…６１−ｎから出力されるバースト信号間のギャップ、例えば“０”の連続信号は、信号パターン検出回路５３ａにより異常データとしてとして認識されるために、このギャップ時ではデータ出力選択回路５３ｅによりプリアンブル信号が挿入される。従って、受信回路５２により処理されるバースト信号は、図６（ｃ）に例示するように、プリアンブル補償回路５３によってプリアンブル信号とデータ信号からなる連続信号に変換されることになる。これにより、駆動回路５４及びそれより上りにある全ての部品はバースト信号用ではなく、連続信号用の安価な部品を使用することが可能になる。
なお、プリアンブル補償回路５３による遅延量は、バッファ回路５３ｂのバッファ量に依存する。

そのようなプリアンブル補償回路５３から連続信号が出力されると駆動回路５４はその連続信号に基づいて発光素子５５を駆動して１．３μｍ帯、即ち１．２６〜１．３６μｍの波長の光信号を出力させる。
各波長変換器４２−１、４２−２、…４２−ｎの発光素子５５は、それぞれ１．３μｍ帯で異なる波長の光信号を出力する。これにより各発光素子５５から出力される光信号は、ＭＵＸ／ＤＥＭＵＸ４１により多重化され、さらに光伝送路３０を通してセンタ側中継器２０のＭＵＸ／ＤＥＭＵＸ２１に伝搬されてさらに逆多重化され、波長に対応して予め定められた波長変換器２２−１、２２−２、…２２−ｎに入力し、そこでＷＤＭカプラ２３を介して受信波長範囲１．２６〜１．３６μｍのＯＳＵ１１−１、１１−２、…１１−ｎに送信される。この場合、ＭＵＸ／ＤＥＭＵＸ４１から出力された信号は、波長変換と信号処理が行われず、回路のコストが抑制されることになる。

以上述べたように、本実施形態によれば、センタ側中継器２０は下り信号に対して波長変換機能を有し、上り信号に対してはユーザ側中継器４０からそのままＯＳＵ１１−１、１１−２、…１１―ｎに伝搬する機能を有する。
これにより、ＯＬＴ１０からＯＮＵ６１−１、６１−２、…６１−ｎ側に出力される信号はセンタ側中継器２０によりＷＤＭ用の波長に変換されるため、既存のＯＬＴ１０の波長で送信することが可能になる。

また、ユーザ側中継器４０では、上り信号に対してＯＬＴ１０が受信できる波長範囲に収まるようにＷＤＭ用の波長に変換する。例えば、Ｇ−ＰＯＮ、ＧＥ−ＰＯＮの規定のＯＬＴ１０では、ある程度広い１．２６〜１．３６μｍの波長範囲の光信号を受信できるので、上りの信号をその波長帯で中継器４０によりＷＤＭ光信号に変換することにより既存のＯＬＴ１０で受信することが可能になる。
従って、上記のＰＤＳ型の光伝送システムによれば、既存の規定のＯＬＴ装置をそのまま使用して長距離化を実現することが可能になる。

また、上りのバースト信号に含まれるプリアンブル信号について、バースト信号受信時やリタイミング動作時に生じるプリアンブル信号の消失は異常として認識され、プリアンブル信号の一部の消失は破棄されて再びプリアンブル信号が付加されて回復することになり、通常の中継器で生じるプリアンブル信号消失に起因する伝送データのスループットの低下を防ぐことができる。さらに、各ＯＮＵ６１−１、６１−２、…６１−ｎのバースト信号間のギャップは異常データとして認識され、その間にプリアンブル信号が付加されてプリアンブル補償回路５３から出力され、その出力信号は連続信号になるので、それ以降の後段の部品はバースト信号用ではなく連続信号用の安価な部品を使用することが可能になる。

なお上記実施形態では、各ＯＮＵ６１−１、６１−２、…６１−ｎから出力されるバースト信号間のギャップ全体にプリアンブル信号を付加するようにしたが、この場合にはバースト信号間の区切りをなくした連続信号となっている。これに対し、バースト信号間の区切りを容易に識別できるよう、バースト信号間のギャップにエラー信号を付加するようにすることもできる。エラー信号を付加した場合には、信号パターン検出回路５３ａでこのエラー信号を検出し、これによりバースト信号の区切りを確実に検出することが可能となる。

バースト信号間のギャップにエラー信号を付加する手段として、例えばデータ出力選択回路５３ｅにエラー信号の情報を持たせ、バッファ回路５３ｂからデータ信号が出力されずかつプリアンブル信号生成回路からもプリアンブル信号が出力されないときに、データ出力選択回路５３ｅがエラー信号を駆動回路５４に出力するようにすることができる。

上記のエラー信号として、符号化則のエラー信号を付加させるようにすることができる。例えば、符号化則として８Ｂ／１０Ｂの変換を用いる場合には、少なくとも１０ビットのエラー信号を付加するのが好ましい。

また別のエラー信号として、”１”と”０”とを交互に所定回数以上繰り返す信号をエラー信号として付加するのがより好ましい。さらに別のエラー信号として、たとえば”１１１”と”０００”とを交互に付加させるようにすることもできるが、この場合には周波数が３分の１になってしまうため、より好ましくは、”１”と”０”とを交互に所定回数以上繰り返すのがよい。

上記のようにエラー信号をバースト信号間のギャップに付加する場合、例えば図６（ｄ）に示すように、バースト信号間のギャップの一部にエラー信号を付加するようにしてよい。この場合、上記の通り８Ｂ／１０Ｂの符号化則では少なくとも１０ビットのエラー信号を付加するものとする。

あるいは、図６（ｅ）に示すように、バースト信号間のギャップの全体にエラー信号を付加するようにしてもよい。このように、バースト信号間のギャップの全体にエラー信号を付加した場合には、図６（ｃ）に例示するプリアンブル信号とデータ信号からなる連続信号としたのと同様に、プリアンブル信号とデータ信号とエラー信号からなる連続信号とすることができ、後段の部品として安価な連続信号用の部品を使用することが可能となることからより好ましい。

（第２の実施の形態）
図７は、本発明の第２実施形態に係るＰＤＳ型の光伝送システムのうちのユーザ側中継器の波長変換器を示す回路ブロック図であり、図３と同じ符号は同じ要素を示している。
即ち、図７は、図１に示した光伝送システムのうちのユーザ側中継器４０内の波長変換器４２−１、４２−２、…４２−ｎの構成を示し、図３と異なって伝送系回路４５ａのうちプリアンブル補償回路５３が除かれた構成を有している。

これにより、ＯＮＵ６１−１、６１−２、…６１−ｎから出力される上りのバースト信号に含まれるプリアンブル信号は補償されず、しかもバースト信号を連続信号に変換されずに、受信回路５２では２Ｒ処理又は３Ｒ処理される。そのような波長変換器４２−１、４２−２、…４２−ｎは、プリアンブル信号が十分に長くてユーザ側中継器４０で生じるプリアンブル信号の消失が問題とならないＰＤＳ型の光伝送システムに使用される。
この場合にも、ユーザ側中継器２０により波長分割多重化が可能になり、従来のＯＬＴ１０とＯＮＵ６１−１、６１−２、…６１−ｎを用いて長距離化することが可能になる。

（第３の実施の形態）
図８は、本発明の第３実施形態に係る光伝送システムなどにおいてプリアンブル信号を有するバースト信号の光伝送路に接続される光中継器装置を示す回路ブロック図であり、図３と同じ符号は同じ要素を示している。

図８に示す光中継器４２は、図１のユーザ側中継器４０内に設けられる波長変換器４２−１、４２−２、…４２−ｎの上り伝送系回路４５と同じ構成を有し、受光素子５１、受信回路５２、プリアンブル補償回路５３、駆動回路５４及び発光素子５５を光信号搬送方向に順に接続した構成を有している。
この光中継器４２は、図１に示すユーザ側中継器４０として使用されることに限定されるものではなく、バースト信号のプリアンブル信号の消失を報償しながら中継したい他の光伝送部分に接続することが可能であり、これによりバースト信号の波長を変換するとともにバースト信号間のギャップをプリアンブル信号で埋めて連続信号に変換することが可能になる。これにより、中継器４２の後段に配置される部品を連続信号用の安価な部品が使用できる。

（第４の実施の形態）
図９は、本発明の第４実施形態に係る光伝送システムを示す図であり、図１と同じ符号は同じ要素を示している。また、図１０、図１１は図９に使用される波長変換装置を示す図であり、図３、図７と同じ符号は同じ要素を示している。
図９において、ＯＳＵ１１と光カプラ６０の間には、図１０に示すプリアンブル補償回路５３内蔵の第１の波長変換装置４２ａと、図１１に示すプリアンブル信号補償回路５３を有しない通常の第２の波長変換装置４２ｂが接続されている。
図１０に示す第１の波長変換装置４２ａは、図３と同じ構成の下り伝送系回路４４及び上り伝送系回路４５を有し、さらに、下り伝送系回路４４及び上り伝送系回路４５の送信端と受信端にはそれぞれＷＤＭカプラ４３ａ，４３ｂが接続されている。

図１１に示す第２の波長変換装置４２ｂは、図７と同じ構成の下り伝送系回路４４及び上り伝送系回路４５ａを有し、さらに、下り伝送系回路４４及び上り伝送系回路４５の送信端と受信端にはそれぞれＷＤＭカプラ４３ｃ，４３ｄが接続されている。
第１の波長変換装置４２ａは、ＯＮＵ６１−１、６１−２、…６１−ｎに最も近い中継器として使用され、それよりもセンタ側には第２の波長変換器４２ｂが接続されてもかまわない。

これは、ＯＮＵ６１−１、６１−２、…６１−ｎから出力されるバースト信号が第１の波長変換装置４２ａにより連続信号に変換されて出力されるため、それより後段の中継装置は連続信号用の中継装置としても問題がないからであり、これにより、コストの上昇を抑制できる。
なお、本実施形態では、連続光用の中継器として第２の波長変換装置４２ｂを例に挙げたが、例えば光アンプのような連続信号光の長距離伝送で使用されている手法を採用することも可能である。

図１は、本発明の実施形態に係る第１実施形態の光伝送システムを示す図である。 図２は、本発明の第１実施形態に係る光伝送システムに使用されるセンタ側中継器を構成する波長変換器を示す図である。 図３は、本発明の第１実施形態に係る光伝送システムに使用されるユーザ側中継器を構成する波長変換器を示す図である。 図４は、図３に示すプリアンブル補償回路の回路ブロック図である。 図５は、図３に示すプリアンブル補償回路における信号パターン検出回路の信号処理を示す状態遷移図である。 図６は、本発明の第１実施形態に係る光伝送システムに使用されるプリアンブル補償回路により処理されるバースト信号の処理の前後を示す波形図である。 図７は、本発明の第２実施形態に係るＰＤＳ型の光伝送システムのうちのユーザ側中継器の波長変換器を示す回路ブロック図である。 図８は、本発明の第３実施形態に係る光伝送システムなどにおいてプリアンブル信号を有するバースト信号の光伝送路に接続される光中継器装置を示す回路ブロック図である。 図９は、本発明の第４実施形態に係る光伝送システムを示す図である。 図１０は、図９に示す光伝送システムに使用される第１の波長変換装置を示す図である。 図１１は、図９に示す光伝送システムに使用される第２の波長変換装置を示す図である。 図１２は、従来の光伝送システムを示す図である。 図１３は、図１２に示した波長変換装置の回路ブロック図である。

符号の説明

１０：ＯＬＴ
１１−１、１１−２、…１１−ｎ：ＯＳＵ
２０：センタ側中継器
２１：ＭＵＸ／ＤＥＭＵＸ
２２−１、２２−２、…２２−ｎ：波長変換器
２３：ＷＤＭカプラ
２４：光線路
２５：受光素子
２６：受信回路
２７：駆動回路
２８：発光素子
２９：下り伝送系回路
３０：光伝送路
４０：ユーザ側中継器
４１：ＭＵＸ／ＤＥＭＵＸ
４２−１、４２−２、…４２−ｎ、４２、４２ａ、４２ｂ：波長変換器
４３、４３ａ、４３ｂ、４３ｃ、４３ｄ：ＷＤＭカプラ
４４：下り伝送系回路
４５、４５ａ：上り伝送系回路
４６：受光素子
４７：受信回路
４８：駆動回路
４９：発光素子
５１：受光素子
５２：受信回路
５３：プリアンブル補償回路
５４；駆動回路
５５：発光素子
６０：光カプラ
６２−１、６２−２、…６２−ｎ：ＯＮＵ

上記の課題を解決するための本発明の第１の態様は、光通信伝送路の途中に設置されてバースト信号を長距離中継する光中継装置であって、前記バースト信号を電気信号に光電変換した後等化増幅、識別再生及びリタイミングする受信回路と、前記受信回路の出力信号から正常なデータ信号を取り出し、該データ信号の前又は後にプリアンブル信号を付加するプリアンブル補償回路と、前記プリアンブル補償回路からの出力信号を光信号に変換して出力する出力部と、を備え,前記プリアンブル補償回路は、前記バースト信号を入力してビット列のパターンを判定することで、プリアンブル信号または正常な前記データ信号を検出する検出回路と、前記検出回路で検出された前記正常なデータ信号を蓄積するバッファ回路と、前記バッファ回路のデータ蓄積状態を監視して前記正常なデータ信号が蓄積されている場合にはデータ出力を要求するデータフロー制御回路と、少なくとも１種類の前記プリアンブル信号を出力するプリアンブル信号生成回路と、基準クロック源から出力されるクロックに同期させて前記データフロー制御回路から前記データ出力が要求された時には前記データ信号を選択し、それ以外の時には前記プリアンブル信号生成回路から前記プリアンブル信号を選択することにより、前記正常なデータ信号を含む前記バースト信号を再生するとともに前記バースト信号間のギャップに前記プリアンブル信号を付加して出力する出力選択回路とを有することを特徴とする光中継装置である。

本発明の第２の態様は、前記第１の態様に記載の光中継装置において、前記出力選択回路は、前記バースト信号間のギャップの一部またはすべてに１以上の符号化則のエラー信号を付加する機能を有することを特徴とする。

本発明の第３の態様は、前記第１または第２の態様の光中継装置をユーザ側光回線終端装置とセンタ側光回線終端装置の間に少なくとも１つ接続することを特徴とする光伝送システムである。

本発明の第４の態様は、前記第３の態様に記載の光伝送システムにおいて、前記光中継装置は、波長１．３μｍ帯の光信号を出力することを特徴とする。

以下に本発明の実施の形態を図面に基づいて詳細に説明する。
（第１の実施の形態）
図１は、本発明の第１実施形態に係るＰＤＳ型の光伝送システムの構成を示す図である。なお、以下では光中継装置を単に「中継器」と記す。

波長変換器４２−１、４２−２、…４２−ｎ内の下り伝送系回路４４は、ＭＵＸ／ＤＥＭＵＸ４１からの光信号の伝搬方向に対して順に接続される受光素子４６、受信回路４７、駆動回路４８及び発光素子４９を備えている。受光素子４６は、ＭＵＸ／ＤＥＭＵＸ４１から入力した光信号を電気信号に変換して受信回路４７に出力するように構成され、また、受信回路４７は２Ｒ又は３Ｒの機能により信号を処理する構成を有している。駆動回路４８は、受信回路４７により処理された信号に基づいて発光素子４９を駆動することにより、所定波長の光信号を発光素子４９からWDMカプラ４３に出射させる構成となっている。なお、複数の波長変換器４２−１、４２−２、…４２−ｎ内の各々の発光素子４９は、それぞれ実質的に同じ波長帯、例えば１．４８〜１．５０μｍ帯の光を出射する半導体レーザである。

プリアンブル補償回路５３は、光カプラ６０、ＷＤＭカプラ４３、受光素子５１及び受信回路５２を介してＯＮＵ６１−１、６１−２、…６１−ｎから入力するバースト信号のうちプリアンブル信号を補償するとともにバースト信号を連続信号に変える構成を有している。また、駆動回路５４は、発光素子５５とともに波長変換器４２の出力部を構成しており、プリアンブル補償回路５３から出力される信号に基づいて発光素子５５を駆動することにより、所定波長の光信号を発光素子５５からＭＵＸ／ＤＥＭＵＸ４１に出射させる構成となっている。なお、発光素子５５は、例えば半導体レーザであり、発振波長１．２６〜１．３６μｍの範囲にあって、波長変換器４２−１、４２−２、…４２−ｎ毎に異なる波長の光を出射する構成を有している。
なお、バースト信号はプリアンブル部とデータ部（データ信号）から構成され、プリアンブル部はプリアンブル信号と呼ばれるパターン（１周期）を単位として複数回繰り返して構成され、また、データ部はプリアンブル部の後に所定bit単位で連続した信号で構成
されている。

上記の課題を解決するための本発明の第１の態様は、光通信伝送路の途中に設置されてバースト信号を長距離中継する光中継装置であって、前記バースト信号を電気信号に光電変換した後等化増幅、識別再生及びリタイミングする受信回路と、前記受信回路の出力信号から正常なデータ信号を取り出し、該データ信号の前又は後にプリアンブル信号を付加するプリアンブル補償回路と、前記プリアンブル補償回路からの出力信号を光信号に変換して出力する出力部と、を備え,前記プリアンブル補償回路は、前記バースト信号を入力してビット列のパターンを判定することで、プリアンブル信号または正常な前記データ信号を検出する検出回路と、前記検出回路で検出された前記正常なデータ信号を蓄積するバッファ回路と、前記バッファ回路のデータ蓄積状態を監視して前記正常なデータ信号が蓄積されている場合にはデータ出力を要求するデータフロー制御回路と、少なくとも１種類の前記プリアンブル信号を出力するプリアンブル信号生成回路と、基準クロック源から出力されるクロックに同期させて前記データフロー制御回路から前記データ出力が要求された時には前記データ信号を選択し、それ以外の時には前記プリアンブル信号生成回路から前記プリアンブル信号を選択するか又は符号化則のエラー信号を選択することにより、前記正常なデータ信号を含む前記バースト信号を再生するとともに前記バースト信号間のギャップのすべてに前記エラー信号を付加して出力する出力選択回路とを有することを特徴とする光中継装置である。

本発明の第２の態様は、請求項１に記載の光中継装置をユーザ側光回線終端装置とセンタ側光回線終端装置の間に少なくとも１つ接続することを特徴とする光伝送システムである。

本発明の第３の態様は、前記第２の態様に記載の光伝送システムにおいて、前記光中継装置は、波長１．３μｍ帯の光信号を出力することを特徴とする。

Claims (10)

1. 通信伝送路を伝搬するバースト信号の正常なデータ信号を取り出し、該データ信号の前又は後にプリアンブル信号を付加するプリアンブル補償回路を備えたことを特徴とする光中継装置。
2. 前記プリアンブル補償回路は、光電変換された電気信号を等化増幅、識別再生及びリタイミングする受信回路の信号出力端に接続されていることを特徴とする光中継装置。
3. 前記プリアンブル補償回路は、前記バースト信号を入力して正常な前記データ信号のみを出力する検出回路と、前記検出回路から出力された前記データ信号を蓄積、出力するバッファ回路と、少なくとも１種類の前記プリアンブル信号を出力するプリアンブル信号生成回路と、前記バッファ回路から前記データ信号が出力される時には前記データ信号を出力し、それ以外の時には前記プリアンブル信号生成回路から前記プリアンブル信号を出力する出力選択回路とを有することを特徴とする、請求項１又は請求項２に記載の光中継装置。
4. 前記出力選択回路は、基準クロック源から出力されるクロックに同期させて前記プリアンブル信号と前記データ信号を出力させることを特徴とする請求項３に記載の光中継装置。
5. ２種類以上の前記プリアンブル信号を生成する前記プリアンブル信号生成回路からの前記プリアンブル信号の種類を選択する制御回路を有することを特徴とする請求項３又は請求項４に記載の光中継装置。
6. 前記出力選択回路は、前記バースト信号間のギャップにプリアンブル信号を付加する機能を有することを特徴とする請求項３乃至請求項５のいずれか１つに記載の光中継装置。
7. 前記出力選択回路は、前記バースト信号間のギャップに符号化則のエラー信号を付加する機能を有することを特徴とする請求項３乃至請求項５のいずれか１つに記載の光中継装置。
8. 前記エラー信号は、”１”と”０”とを交互に所定回数以上繰り返す信号であることを特徴とする請求項７に記載の光中継装置。
9. 前記エラー信号は、前記バースト信号間のギャップのすべてに付加されていることを特徴とする請求項７又は請求項８に記載の光中継装置。
10. 請求項１乃至請求項９のいずれか１つに記載の光中継装置をユーザ側光回線終端装置とセンタ側光回線終端装置の間に少なくとも１つ接続したことを特徴とする光伝送システム。

Images