JP2008091994A - ミキサ回路 - Google Patents
ミキサ回路 Download PDFInfo
- Publication number
- JP2008091994A JP2008091994A JP2006267335A JP2006267335A JP2008091994A JP 2008091994 A JP2008091994 A JP 2008091994A JP 2006267335 A JP2006267335 A JP 2006267335A JP 2006267335 A JP2006267335 A JP 2006267335A JP 2008091994 A JP2008091994 A JP 2008091994A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistors
- mixer
- mixer circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1441—Balanced arrangements with transistors using field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1491—Arrangements to linearise a transconductance stage of a mixer arrangement
Abstract
【課題】デバイスミスマッチ起因の特性悪化を抑えたミキサ回路を提供する。
【解決手段】ミキサ回路のスイッチングトランジスタを複数並列とし、それぞれに動作のオン・オフが可能な機構を備えて冗長性を持たせ、ばらつきの大きい組み合わせを動作させないようにすることでデバイスミスマッチの影響を小さくする。ばらつきの大きい組み合わせは、キャリブレーション段階で1つ1つ別々に差動の組み合わせで動作させ、同電位入力時のオフセットの大きいものを選択する。
【選択図】図1
【解決手段】ミキサ回路のスイッチングトランジスタを複数並列とし、それぞれに動作のオン・オフが可能な機構を備えて冗長性を持たせ、ばらつきの大きい組み合わせを動作させないようにすることでデバイスミスマッチの影響を小さくする。ばらつきの大きい組み合わせは、キャリブレーション段階で1つ1つ別々に差動の組み合わせで動作させ、同電位入力時のオフセットの大きいものを選択する。
【選択図】図1
Description
本発明は、半導体集積回路等において利用されるミキサ回路に関する。
近年、半導体集積回路の微細加工技術が進展し、様々な機能をひとつのチップに収めて低コスト化、小型化、高機能化を図るシステムオンチップ(SoC)の開発が盛んになっている。
無線分野の機器も同様であり、従来、別チップとして構成されることが多かった送受信のRFアナログ部とベースバンドデジタル部とを、CMOS技術を用いてワンチップ構成とする無線送受信チップの開発が求められている。これらのチップの製造では、規模の大きいデジタル回路を小型化し低コストで生産するために、より微細な製造プロセスを採用することが多い。
しかしながら、微細な製造プロセスで製造されるトランジスタの特性は、製造工程の様々な要因により変動する。たとえ同一チップ内の近隣に配置されたトランジスタでも特性が大きく異なってしまうこともある。このことを、通常、デバイスミスマッチと称している。
デバイスミスマッチは、一般にトランジスタのゲート長(L)とゲート幅(W)の積の平方根に反比例することが知られている。即ち、トランジスタサイズ〔=ゲート面積(L×W)〕が大きい程、デバイスミスマッチは小さくなる。逆にこのことは、微細であればある程、デバイスミスマッチが生じやすいことを意味する。
さて、近年の無線機器における無線受信回路は、その簡潔さから「ダイレクトコンバージョン方式」と呼ばれる構成をとることが多い。図8は、ダイレクトコンバージョン方式の無線受信機200の一般的な構成ブロック図である。図8に示す無線受信機200において、アンテナ202により受信された信号のうち、バンドパスフィルタ204によって所望の周波数成分のみが通過する。次に、信号は、ローノイズアンプ206によって増幅され、ミキサ208によって、局部発振器216が生成する搬送波とミキシングされて、ベースバンド信号にダウンコンバートされる。更に、ダウンコンバートされた信号は、ローパスフィルタ210によって不要な高調波が除去され、可変利得アンプ212によって増幅後、ADC(アナログ/デジタルコンバータ)214を介してデジタルデータとして取り込まれる。
なお、符号218が付される回路部分は移相器である。ローノイズアンプ206から(図8の)上部のミキサ208の方に到る信号には、局部発信器216の搬送波がそのままミキシングされるが、ローノイズアンプ206から(図8の)下部のミキサ208の方に到る信号には、局部発信器216の搬送波をその移相器218により90°位相変調したものがミキシングされる。
ところで、ミキサ208の出力にはDCオフセットが存在する。このDCオフセットをそのまま後段の可変利得アンプ212によって増幅すると、可変利得アンプ212やADC214の回路が飽和してしまい所望の信号が得られなくなる事態が生じ得る。そこで、DCオフセットを小さくしたり、キャンセルしたりする技術が更に必要になるのであるが、そもそもDCオフセットが発生する原因のひとつにミキサ回路におけるデバイスミスマッチが挙げられている。
つまり、ダイレクトコンバージョン方式で用いられるミキサ208では、入力信号周波数と同じ周波数の局部発振器信号(LO信号)を掛け合わせることで、入力信号をベースバンド周波数に落とす。ここで、ミキサ208の偶数次歪によって生じるDCオフセットが信号品質を悪化させる要因となる。この偶数次歪をあらわす指標として、2次入力インターセプトポイント(IIP2)がよく用いられる。ミキサのIIP2悪化の要因のひとつが、上述したデバイスミスマッチによるものである。
従来、デバイスミスマッチによるミキサのIIP2悪化の影響を最小限に抑える技術が研究されてきた。
第一は、IIP2悪化の要因であるミキサのスイッチングトランジスタのミスマッチを抑えるために、トランジスタサイズを大きくすることである。サイズを大きくすれば、デバイスミスマッチの影響を小さくすることはできる。しかし、ゲート幅(W)を大きくすることは消費電流を増加することを意味し、デバイスに要求される低消費電流動作特性と相反する。また、ゲート長(L)を大きくすることは周波数特性の悪化を招くのであり、高速動作を要求されるミキサ回路では受け入れられるものではない。
第二は、ミキサの負荷を可変とし、これを調整することでデバイスミスマッチによる影響を少なくする技術である。この技術は、特にDCオフセットを小さくすることに主眼を置くものである。つまり、キャリブレーション過程で入力を一定としておき、そのときの出力がゼロになるように負荷を調整するものである。しかし、この手法では、負荷の調整のための回路が大規模になる。また、負荷が2つであるのに対し、ミキサのスイッチングトランジスタは4つもあるのだから、DCオフセットを完全に除去することは難しい。その上、仮にDCオフセットを除去できたとしても、負荷を調整することで差動のゲイン
不均一が生じてしまい新たな信号品質悪化の要因を生じてしまうことになる。
不均一が生じてしまい新たな信号品質悪化の要因を生じてしまうことになる。
第三は、スイッチングトランジスタのバルク電圧を制御することによって個々のトランジスタの特性を均一にする技術である。この技術は、バルク電圧によってトランジスタの特性(主にVth)が変わることを利用するものである。しかしながら、ミキサ回路のスイッチングトランジスタ全てについて、バルク電圧を制御するためのデジタルアナログコンバータ(DAC)を備えるとなると、回路全体が大規模なものになってしまう。また、バルク電圧を変えることで可変となるトランジスタの特性範囲も、そもそも狭い。
第四は、ミキサ回路で生じるDCオフセットを許容してしまい、その上でオフセットを補正する技術である(特許文献1参照)。しかしこの技術でも、補正のための回路装置が非常に複雑で大きくなると想定される。
特開平10−308684号公報
微細プロセスで顕著になるデバイスミスマッチによる偶数次歪によって、ミキサ回路の特性が悪化する、という問題点がある。近年、より高周波帯域を使用する無線技術が実用化されてきており、微細プロセスを用いてミキサ回路のゲート長(L)をなるべく小さくし高速動作させることが望まれている。しかしながら、従来の技術ではデバイスミスマッチによる特性悪化を回避するのは困難である。
本発明は、消費電流を増加させることなく、周波数特性の悪化を最小限に抑えて、簡潔で回路規模が小さい、デバイスミスマッチによる特性悪化を抑えるキャリブレーション回路を備えたミキサ回路を提供することを目的とする。
本発明は、上記の目的を達成するために為されたものである。本発明に係る請求項1に記載のミキサ回路は、
無線機器における無線受信回路に含まれるミキサ回路において、
ミキサを構成するスイッチングトランジスタ部は、並列に設置されて動作する複数の単体トランジスタで構成され、
上記単体トランジスタは、各々独立に外部から動作をオン・オフされる機構を備え、
特定の単体トランジスタを選択して動作させない操作が外部から為されることを特徴とする。
無線機器における無線受信回路に含まれるミキサ回路において、
ミキサを構成するスイッチングトランジスタ部は、並列に設置されて動作する複数の単体トランジスタで構成され、
上記単体トランジスタは、各々独立に外部から動作をオン・オフされる機構を備え、
特定の単体トランジスタを選択して動作させない操作が外部から為されることを特徴とする。
本発明に係る請求項2に記載のミキサ回路は、
キャリブレーション時に、
複数並列に設置される単体トランジスタの夫々を単体で動作させ、同電位入力時の差動出力を検出してその絶対値が最も大きくなる組み合わせを決定することによって、
外部から特定の単体トランジスタを選択して動作させない操作を為すことを特徴とする請求項1に記載のミキサ回路である。
キャリブレーション時に、
複数並列に設置される単体トランジスタの夫々を単体で動作させ、同電位入力時の差動出力を検出してその絶対値が最も大きくなる組み合わせを決定することによって、
外部から特定の単体トランジスタを選択して動作させない操作を為すことを特徴とする請求項1に記載のミキサ回路である。
本発明に係る請求項3に記載のミキサ回路は、
特定の単体トランジスタの選択の結果を記録する記録部を備える請求項1又は2に記載のミキサ回路である。
特定の単体トランジスタの選択の結果を記録する記録部を備える請求項1又は2に記載のミキサ回路である。
本発明に係る請求項4に記載の半導体回路は、
請求項1に記載のミキサ回路を複数備える半導体回路であって、
キャリブレーション時にミキサ回路の差動出力を検出するアナログデジタルコンバータが、ミキサ回路よりも少なく設けられており、
アナログデジタルコンバータと、個々のミキサ回路とは、個々の切り替えスイッチで繋がっており、
個々の切り替えスイッチが制御されることにより、個々のミキサ回路が、ミキサ回路より少ないアナログデジタルコンバータを利用することを特徴とする半導体回路である。
請求項1に記載のミキサ回路を複数備える半導体回路であって、
キャリブレーション時にミキサ回路の差動出力を検出するアナログデジタルコンバータが、ミキサ回路よりも少なく設けられており、
アナログデジタルコンバータと、個々のミキサ回路とは、個々の切り替えスイッチで繋がっており、
個々の切り替えスイッチが制御されることにより、個々のミキサ回路が、ミキサ回路より少ないアナログデジタルコンバータを利用することを特徴とする半導体回路である。
本発明に係る請求項5に記載の無線送受信回路は、
請求項1乃至3のうちのいずれか一に記載のミキサ回路を備えていることを特徴とする無線送受信回路である。
請求項1乃至3のうちのいずれか一に記載のミキサ回路を備えていることを特徴とする無線送受信回路である。
本発明を利用することにより、無線送受信回路におけるミキサ回路の偶数次歪による特性悪化を小さくすることができる。
まず、本発明の実施形態の前提として、差動増幅段回路を簡単に説明する。
図3は、一般的な差動増幅段回路31’の回路図である。同回路において、トランジスタ44、46の対が同じ特性を有していれば、差動入力54,56が同じ値の場合、差動出力50a、50bはゼロになることが期待される。しかし、従来技術の課題で述べたように、デバイスミスマッチによって作動出力はオフセットを持つことが多い。
図4は、本発明に係る基本的考え方を利用した差動増幅段回路31の回路図である。図3に示すトランジスタ44を、図4では複数並列配置している(トランジスタ442、444、446、448)。トランジスタ46も同様に、図4では複数並列配置している(トランジスタ462、464、466、468)。更に、図4に示す並列配置のトランジスタに対しては、夫々のソース端子に、スイッチとして機能するトランジスタ(452、454、456、458)、(472、474、476、478)を追加して設けている。
図4に示す差動増幅段回路31では、例えば、トランジスタ442、442、446、448のうち1つ、及びトランジスタ462、464、466、468のうち1つを、夫々のソース端子にあるトランジスタ(452、454、456、458)のうちの1つ、及び(472、474、476、478)のうちの1つをオフすることにより、動作させなくすることができる。
図5は、上記の差動増幅段回路31、キャリブレーション回路(制御回路)96、及びADC(回路)94を含む回路図である。ADC94がキャリブレーションのために用いられる。まず、(図4の)トランジスタ442とトランジスタ462のみを動作させ、差動出力をADC94で読み取る。同様に、トランジスタ444とトランジスタ464のみを動作させ、差動出力をADC94で読み取る。このように、トランジスタ442、442、446、448と462、464、466、468との全ての組み合わせについて、差動出力をADC94で読み取る。そして、差動出力の絶対値が最も大きい組み合わせが、最もばらつきが大きい組み合わせであることになるから、キャリブレーション回路(制御回路)96はこれらのトランジスタの組み合わせを動作させないようにする。キャリブレーション回路(制御回路)96に含まれる記録部が、これらのトランジスタの組み合わせを記録するようにしておいてもよい。
以下の表1は、種々のこのような差動増幅段回路の特性をシミュレーションによって比較したものである。即ち、トランジスタに冗長性を持たせて選択的に動作をオフする機構を備えた差動増幅段の特性改善効果を示す表である。
[表1]
[表1]
上記表1において、
(A):通常の増幅段回路の特性を示す。
(B):ゲート幅(W)を大きくすることでばらつきを抑えることを目的にサイズ変更した増幅段回路の特性を示す。
(C):ゲート長(L)を大きくすることでばらつきを抑えることを目的にサイズ変更した増幅段回路の特性を示す。
(D):上述の選択的動作オフ機構(図4、図5参照)を備えた増幅段回路の特性を示す。
(A):通常の増幅段回路の特性を示す。
(B):ゲート幅(W)を大きくすることでばらつきを抑えることを目的にサイズ変更した増幅段回路の特性を示す。
(C):ゲート長(L)を大きくすることでばらつきを抑えることを目的にサイズ変更した増幅段回路の特性を示す。
(D):上述の選択的動作オフ機構(図4、図5参照)を備えた増幅段回路の特性を示す。
図4及び図5に示す選択的動作オフ機構を利用することにより、周波数特性の悪化を最小限に抑えつつ、消費電流を増加させずにばらつきによるDCオフセットを低減することができる。
続いて、本発明の実施の形態について図面を参照して詳細に説明する。
《第1の実施形態》
図1は、本発明の第1の実施形態に係るミキサ回路1の回路図である。図1に示すミキサ回路は、ギルバートセル方式の回路である。
図1は、本発明の第1の実施形態に係るミキサ回路1の回路図である。図1に示すミキサ回路は、ギルバートセル方式の回路である。
ギルバートセル方式の回路は、無線受信回路におけるミキサ回路の代表的なものである。最初にギルバートセル方式回路を概略説明する。図2は、ギルバートセル方式回路の概略図である。同回路では、トランジスタ6、8からなる差動回路の出力と、トランジスタ10、12からなる差動回路の出力を、負荷2、4によって極性を反転させて和をとる。上記2つの差動回路に流れる電流は、トランジスタ14、16によって制御される。従って、出力の電圧(Voutp−Voutn)は1次の項のみに近似すれば、トランジスタ6、8、10、12への入力(LOinp−LOinn)と、トランジスタ14、16への入力(RFinp−RFinn)の積となる。つまり、図2に示す回路は、電圧乗算器として動作することになる。
そして、図1に示すギルバートセル方式のミキサ回路1では、図2に示すトランジスタ(6、8、10、12、14、16)を、図4に示すように、複数並列配置している。
図1に示すミキサ回路1の動作を次に述べる。結果として、
・トランジスタ142、144、146のいずれか一つ、
・トランジスタ162、164、166のいずれか一つ、
・トランジスタ62、64、66のいずれか一つ、
・トランジスタ82、84、86のいずれか一つ、
・トランジスタ102、104、106のいずれか一つ、及び、
・トランジスタ122、124、126のいずれか一つ
は、ソース端子に接続されているスイッチを用いて選択的に動作しないようにされる。いずれのトランジスタを動作させないかは、以下に述べるアルゴリズムで決定する。
・トランジスタ142、144、146のいずれか一つ、
・トランジスタ162、164、166のいずれか一つ、
・トランジスタ62、64、66のいずれか一つ、
・トランジスタ82、84、86のいずれか一つ、
・トランジスタ102、104、106のいずれか一つ、及び、
・トランジスタ122、124、126のいずれか一つ
は、ソース端子に接続されているスイッチを用いて選択的に動作しないようにされる。いずれのトランジスタを動作させないかは、以下に述べるアルゴリズムで決定する。
なお、本発明の第1の実施形態においても(そして、後で説明する第2の実施形態においても)、図5に示すように、ミキサ回路1は、ADC(回路)94及びキャリブレーション回路(制御回路)96と接続して回路を形成している。即ち、トランジスタの選択、スイッチングの指示、電圧の指示、及び出力の記録などは、キャリブレーション回路(制御回路)96が行っている。
(ステップ1)まず、下段であるトランジスタ142、144、146と162、164、166で、ばらつきの大きい組み合わせを選ぶ。つまり、トランジスタ62、64、66、及び、トランジスタ122、124、126の入力を適当な値に設定し、スイッチをオンにする。ここで、トランジスタ82、84、86とトランジスタ102、104、106のスイッチはオフにする。その上で、トランジスタ142、144、146と162、164、166のうち、まずトランジスタ142とトランジスタ162とのみスイッチオンすることで動作させ、入力24a、24bには同じ電圧を入れる。その他のスイッチをオフにする。このときの差動出力電圧を記録する。この記録は、キャリブレーション回路(制御回路)96に付属する記録部に為されればよい(以下も、同様である)。
同様に、トランジスタ142とトランジスタ164とのみスイッチオンすることで動作させ、そのときの差動出力電圧を記録する。このように、トランジスタ142、144、146とトランジスタ162、164、166との組み合わせ全てについて出力電圧を記録する。差動出力の絶対値が最も大きい組み合わせが、最もばらつきが大きい組み合わせであることになるから、動作させないトランジスタの組み合わせとなる。
(ステップ2)次に、トランジスタ62、64、66、及び、82、84、86で、動作させない組み合わせを選ぶ。トランジスタ142、144、146をオンとし、トランジスタ162、164、166、及び、102、104、106をオフとする。入力20a、22aには同じ電圧を入れる。トランジスタ62、64、66、及び、82、84、86のうち、まずトランジスタ62とトランジスタ82とのみスイッチオンし、その他のスイッチをオフにする。このときの差動出力電圧を記録する。
同様に、トランジスタ62とトランジスタ84とのみスイッチオンすることで動作させ、そのときの差動出力電圧を記録する。このように、トランジスタ62、64、66とトランジスタ82、84、86との組み合わせ全てについて差動出力電圧を記録する。差動出力電圧の絶対値が最も大きい組み合わせが、最もばらつきが大きい組み合わせであることになるから、動作させないトランジスタの組み合わせとなる。
(ステップ3)最後に、トランジスタ102、104、106、及び、122、124、126で、動作させない組み合わせを選ぶ。トランジスタ162、164、166をオンとし、トランジスタ142、144、146、及び、62、64、68をオフとする。入力22b、20bには同じ電圧を入れる。トランジスタ102、104、106、及び、122、124、126のうち、まずトランジスタ102とトランジスタ122とのみスイッチオンし、その他のスイッチをオフにする。このときの差動出力電圧を記録する。
同様に、トランジスタ102とトランジスタ124とのみスイッチオンすることで動作させ、そのときの差動出力電圧を記録する。このように、トランジスタ102、104、106とトランジスタ122、124、126との組み合わせ全てについて差動出力電圧を記録する。差動出力電圧の絶対値が最も大きい組み合わせが、最もばらつきが大きい組み合わせであることになるから、動作させないトランジスタの組み合わせとなる。
以上のキャリブレーション過程によって、
・トランジスタ142、144、146のいずれか一つ、
・トランジスタ162、164、166のいずれか一つ、
・トランジスタ62、64、66のいずれか一つ、
・トランジスタ82、84、86のいずれか一つ、
・トランジスタ102、104、106のいずれか一つ、及び、
・トランジスタ122、124、126のいずれか一つ
は、動作させないように決定される。そして、無線送受信回路の実際の稼動時にはそれらトランジスタの組み合わせが動作しないように、制御回路96が制御する。
・トランジスタ142、144、146のいずれか一つ、
・トランジスタ162、164、166のいずれか一つ、
・トランジスタ62、64、66のいずれか一つ、
・トランジスタ82、84、86のいずれか一つ、
・トランジスタ102、104、106のいずれか一つ、及び、
・トランジスタ122、124、126のいずれか一つ
は、動作させないように決定される。そして、無線送受信回路の実際の稼動時にはそれらトランジスタの組み合わせが動作しないように、制御回路96が制御する。
図7は、従来技術のミキサ回路と、第1の実施形態に係るミキサ回路とにおいて、IIP2特性について、夫々400サンプルの分布を比較した結果を示すグラフである。サイズや消費電流は同じであり、特性ばらつきをランダムに発生させた上でシミュレーションによってIIP2を求めた。本発明の利用により、IIP2が良化していることが読み取れる。
なお、上述のようなミキサ回路は(無線送受信回路などの)半導体回路に複数備わることも多い。その場合、半導体回路は、キャリブレーション時にミキサ回路の差動出力を検出するアナログデジタルコンバータ(ADC)をミキサ回路と同数まで備える必要はない。つまり、ミキサ回路のための切り替えスイッチをADCに備え、個々のミキサ回路が動作するときにその切り替えスイッチにより数少ないADCが動作するようにして、全体としてADCを共有するようにすれば、半導体回路全体を最小化でき且つ効率的に利用できる。
《第2の実施形態》
図6は、本発明の第2の実施形態に係るミキサ回路1”の回路図である。第2の実施形態に係るミキサ回路は、第1の実施形態に係るミキサ回路と略同様のものである。従って、同一の部位には同一の符号を付して、説明を省略する。
図6は、本発明の第2の実施形態に係るミキサ回路1”の回路図である。第2の実施形態に係るミキサ回路は、第1の実施形態に係るミキサ回路と略同様のものである。従って、同一の部位には同一の符号を付して、説明を省略する。
図1に示す第1の実施形態に係るミキサ回路1では、トランジスタのソース端子にスイッチとして動作するトランジスタを設定している。これに対して、第2の実施形態に係るミキサ回路1”では、コンデンサC1と抵抗R1とにより、ゲート端子にかかるバイアス電圧を直接GNDに落としてトランジスタを動作させないようにできるようにしている。即ち、コンデンサC1と抵抗R1が、図1(及び図4)に示すスイッチングを行うトランジスタと同じ役割を果たす。
20a、20b、22a、22b・・・LO(局部発振)入力、24a、24b・・・RF入力、31・・・差動増幅回路、32、34・・・差動増幅段の負荷、44、46・・・差動増幅トランジスタペア、50a、50b・・・差動増幅段の出力、54、56・・・差動増幅段の入力、62、64、66・・・ミキサのLO入力段トランジスタ、94・・・アナログデジタルコンバータ(ADC)、96・・・制御回路、142、144、146・・・ミキサのRF入力段トランジスタ、
Claims (5)
- 無線機器における無線受信回路に含まれるミキサ回路において、
ミキサを構成するスイッチングトランジスタ部は、並列に設置されて動作する複数の単体トランジスタで構成され、
上記単体トランジスタは、各々独立に外部から動作をオン・オフされる機構を備え、
特定の単体トランジスタを選択して動作させない操作が外部から為されることを特徴とするミキサ回路。 - キャリブレーション時に、
複数並列に設置される単体トランジスタの夫々を単体で動作させ、同電位入力時の差動出力を検出してその絶対値が最も大きくなる組み合わせを決定することによって、
外部から特定の単体トランジスタを選択して動作させない操作を為すことを特徴とする請求項1に記載のミキサ回路。 - 特定の単体トランジスタの選択の結果を記録する記録部を備える請求項1又は2に記載のミキサ回路。
- 請求項1に記載のミキサ回路を複数備える半導体回路であって、
キャリブレーション時にミキサ回路の差動出力を検出するアナログデジタルコンバータが、ミキサ回路よりも少なく設けられており、
アナログデジタルコンバータと、個々のミキサ回路とは、個々の切り替えスイッチで繋がっており、
個々の切り替えスイッチが制御されることにより、個々のミキサ回路が、ミキサ回路より少ないアナログデジタルコンバータを利用することを特徴とする半導体回路。 - 請求項1乃至3のうちのいずれか一に記載のミキサ回路を備えていることを特徴とする無線送受信回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006267335A JP2008091994A (ja) | 2006-09-29 | 2006-09-29 | ミキサ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006267335A JP2008091994A (ja) | 2006-09-29 | 2006-09-29 | ミキサ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008091994A true JP2008091994A (ja) | 2008-04-17 |
Family
ID=39375719
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006267335A Pending JP2008091994A (ja) | 2006-09-29 | 2006-09-29 | ミキサ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008091994A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011003092A1 (en) * | 2009-07-02 | 2011-01-06 | Qualcomm Incorporated | Mixer-transconductance interface with selectable mixer and transconductance units |
WO2011047354A1 (en) * | 2009-10-16 | 2011-04-21 | Qualcomm Incorporated | Doubled balanced mixer with improved component matching |
-
2006
- 2006-09-29 JP JP2006267335A patent/JP2008091994A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011003092A1 (en) * | 2009-07-02 | 2011-01-06 | Qualcomm Incorporated | Mixer-transconductance interface with selectable mixer and transconductance units |
WO2011003094A1 (en) * | 2009-07-02 | 2011-01-06 | Qualcomm Incorporated | Mixer-transconductance interface with selectable mixer and tranconductance units |
CN102474221A (zh) * | 2009-07-02 | 2012-05-23 | 高通股份有限公司 | 具有可选混频器及跨导单位的混频器-跨导接口 |
US8432211B2 (en) | 2009-07-02 | 2013-04-30 | Qualcomm Incorporated | Mixer-transconductance interface |
WO2011047354A1 (en) * | 2009-10-16 | 2011-04-21 | Qualcomm Incorporated | Doubled balanced mixer with improved component matching |
US8412143B2 (en) | 2009-10-16 | 2013-04-02 | Qualcomm, Incorporated | Doubled balanced mixer with improved component matching |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101304354B1 (ko) | 국부 발진기 신호를 위한 듀티 사이클 조정 | |
US9871504B2 (en) | Differential phase adjustment of clock input signals | |
US20060068746A1 (en) | Direct conversion receiver radio frequency integrated circuit | |
KR101226185B1 (ko) | 믹서 오프셋을 보정하기 위한 장치 및 방법 | |
JP5373088B2 (ja) | スイッチドキャパシタ回路のためのアクティブ時間に依存するバイアス電流生成 | |
US8432211B2 (en) | Mixer-transconductance interface | |
KR100474085B1 (ko) | 디씨 오프셋 보상 회로 및 방법과 이를 이용한 신호 처리장치 | |
US8874057B2 (en) | Low-power receiver | |
US6903593B2 (en) | Gain amplifier with DC offset cancellation circuit | |
US10892935B2 (en) | Digitally-intensive transmitter having wideband, linear, direct-digital RF modulator | |
JP2006108844A (ja) | Dcオフセットキャリブレーションシステム | |
KR20120031456A (ko) | 자체 진단 트랜스시버 아키텍처 및 관련된 방법 | |
Li et al. | A multi-band low-noise transmitter with digital carrier leakage suppression and linearity enhancement | |
US20140055676A1 (en) | Delta-sigma a/d converter, limiter circuit and television receiver | |
JP5429191B2 (ja) | 受信装置、イメージ信号の減衰方法及びミスマッチ補償方法 | |
JP2008091994A (ja) | ミキサ回路 | |
JP2008271202A (ja) | 利得切替付低雑音増幅回路 | |
JP2009100237A (ja) | サンプリング受信装置 | |
US20080305759A1 (en) | Mixer Circuit | |
CN103401529B (zh) | 复数带通滤波器电路的直流偏差校正方法 | |
US20080238538A1 (en) | Receiving device and related method for calibrating dc offset | |
Martins et al. | A programmable gain amplifier for load demodulation channel in an NFC reader chip | |
Chang | Supply Induced Aperture Uncertainty-Aware Target Impedance Methodology to Solve RFIC Receiver Design Challenge Based on PDN Analysis | |
US20200212921A1 (en) | Top plate sampling analog-to-digital converter (adc) with residue amplifier non-linearity reduction | |
JP2008103970A (ja) | ミキサ及び受信装置 |