JP2008089587A - ウェッジ形状の抵抗性チップを備えた半導体探針及びその製造方法 - Google Patents

Abstract

【課題】ウェッジ形状の抵抗性チップを備えた半導体探針及びその製造方法を提供する。
【解決手段】第１不純物がドーピングされており、その端部には、第１不純物と極性の異なる第２不純物が低濃度にドーピングされた抵抗領域が形成され、その傾斜面には、第２不純物が高濃度にドーピングされた第１及び第２半導体電極領域が形成された抵抗性チップと、抵抗性チップが末端部に位置するカンチレバーと、を備え、抵抗性チップの端は、ウェッジ形状であることを特徴とする半導体探針である。
【選択図】図２

Description

本発明は、ウェッジ形状の抵抗性チップを備えた半導体探針及びその製造方法に係り、さらに詳細には、抵抗性チップの端の対向する両側にそれぞれ電極領域が形成されたウェッジ形状の抵抗性チップを備えた半導体探針及び製造方法に関する。

最近、携帯用通信端末機、電子手帳など小型製品の需要が増加するにつれて、超小型高集積不揮発性記録媒体の必要性が増加している。既存のハードディスクは、小型化が容易でなく、フラッシュメモリは、高集積度を達成し難いので、これについての代案として走査探針を利用した情報記録装置が研究されている。

探針は、色々なＳＰＭ（Ｓｃａｎｎｉｎｇ Ｐｒｏｂｅ Ｍｉｃｒｏｓｃｏｐｙ）技術に利用される。例えば、探針と試料との間に印加される電圧差によって流れる電流を検出して情報を再生する走査貫通顕微鏡（Ｓｃａｎｎｉｎｇ Ｔｕｎｎｅｌｉｎｇ Ｍｉｃｒｏｓｃｏｐｅ：ＳＴＭ）と、探針と試料との間の原子的力を利用する原子間力顕微鏡（Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ：ＡＦＭ）と、試料の磁場と磁化した探針との間の力を利用する磁気力顕微鏡（Ｍａｇｎｅｔｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ：ＭＦＭ）と、可視光線の波長による解像度限界を改善した近接場走査光学顕微鏡（Ｓｃａｎｎｉｎｇ Ｎｅａｒ−Ｆｉｅｌｄ ＯｐｔｉｃａｌＭｉｃｒｏｓｃｏｐｅ：ＳＮＯＭ）と、試料と探針との間の静電力を利用した静電力顕微鏡（Ｅｌｅｃｔｒｏｓｔａｔｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ：ＥＦＭ）と、に利用される。

このようなＳＰＭ技術を利用して情報を高速高密度で記録及び再生するためには、数ｎｍの直径の小さい領域に存在する表面電荷を検出できなければならず、記録及び再生速度を向上させるためにカンチレバーをアレイ状に製作できなければならない。

図１は、特許文献１に開示された抵抗性チップ５０が形成されたカンチレバー７０の断面図である。抵抗性チップ５０は、カンチレバー７０上に垂直に位置し、アレイ状の製作が可能であり、また、数十ｎｍの直径の抵抗領域５６を有するように製造できる。

図１を参照すれば、半導体探針のチップ５０は、第１不純物がドーピングされたチップ５０のボディ部５８と、チップ５０の端部に位置して第２不純物が低濃度でドーピングされて形成された抵抗領域５６、抵抗領域５６を介してチップ５０の傾斜面に位置し、前記第２不純物が高濃度にドーピングされた第１及び第２半導体電極領域５２,５４を備える。
しかし、従来の抵抗性チップを備えた半導体探針は、抵抗性チップ５０を形成する過程でチップ５０の傾斜面に形成された半導体電極領域５２,５４がウェットエッチングで過度にエッチングされつつ、高濃度にドーピングされた傾斜面の領域が減少する。したがって、傾斜面における導電性領域が減少し、抵抗領域５６を拡大させる。これにより、抵抗領域５６の抵抗が上昇するので、抵抗変化に対する空間分解能が低下しうる。
国際出願公開ＷＯ０３／０９６４０９号公報

本発明の目的は、前記従来の技術の問題点を改善するためのものであって、空間分解能に優れたウェッジ形状の抵抗性チップを有する半導体探針を提供することである。

本発明の他の目的は、空間分解能に優れたウェッジ形状の抵抗性チップを有する半導体探針を製造する方法を提供することである。

前記目的を達成するために本発明によるウェッジ形状の抵抗性チップを備えた半導体探針は、第１不純物がドーピングされており、その端部には、前記第１不純物と極性の異なる第２不純物が低濃度にドーピングされた抵抗領域が形成され、その傾斜面には、前記第２不純物が高濃度にドーピングされた第１及び第２半導体電極領域が形成された抵抗性チップと、前記抵抗性チップが末端部に位置するカンチレバーと、を備え、前記抵抗性チップの端は、ウェッジ形状であることを特徴とする。

前記抵抗性チップの端は、前記ウェッジ形状の長手方向に、中央に前記抵抗領域と前記抵抗領域の両側とにそれぞれ前記第１及び第２半導体電極領域が形成される。

前記抵抗性チップの端の長さは、２０ｎｍないし２μｍであることが望ましい。

前記第１不純物は、ｐ型不純物であり、前記第２不純物は、ｎ型不純物であることが望ましい。

前記他の目的を達成するために本発明によるウェッジ形状の抵抗性チップを備えた半導体探針の製造方法は、上面にマスク膜が形成され、第１不純物がドーピングされた基板を設ける第１工程と、前記マスク膜上にストライプ型の感光剤を形成し、前記感光剤をマスクとして前記マスク膜をエッチングして第１幅のストライプ状の第１マスクを形成する第２工程と、前記第１マスクから露出された前記基板の領域に前記第１不純物と異なる極性の第２不純物を高濃度にドーピングして第１及び第２半導体電極領域を形成する第３工程と、前記基板を熱処理して前記第１半導体電極領域と第２半導体電極領域との間に前記第２不純物が低濃度にドーピングされた抵抗領域を形成する第４工程と、前記第１マスクをパターニングして前記第１幅と第２幅とを有する長方形の第２マスクを形成する第５工程と、前記第２マスクから露出された前記基板をエッチングして前記基板の上部にウェッジ形状の抵抗性チップを形成する第６工程と、前記基板の下部をエッチングして前記抵抗性チップが末端部に位置するようにカンチレバーを形成する第７工程と、を含むことを特徴とする。

本発明によれば、前記第５工程は、前記第１幅が前記第２幅より広く形成される工程である。

また、前記第１幅は、前記第２幅より１０〜５０％広いことが望ましい。

前記第１幅は、３０ｎｍないし２μｍでありうる。

本発明によれば、前記第５工程は、前記第１マスクと直交する方向に前記第２幅を有するストライプ状の感光剤を形成した後、前記第２幅を有するストライプ状の感光剤をマスクとして前記第１マスクをエッチングする工程を含む。

前記第６工程は、前記基板を熱処理して前記抵抗性チップの端で前記第１半導体電極領域と第２半導体電極領域との間に前記抵抗領域を連続的に形成する工程をさらに含みうる。

本発明のウェッジ形状の抵抗性チップを備えた半導体探針によれば、抵抗性チップの端に形成された抵抗領域の両側の導電性領域が抵抗領域のサイズを限定し、これにより、抵抗領域の分解能を向上させる。

本発明のウェッジ形状の抵抗性チップを備えた半導体探針の製造方法によれば、四角形のマスクでシリコン基板をエッチングすることによって抵抗領域の端の両側に導電性領域が存在するウェッジ形状の抵抗性チップを形成し、したがって、高分解能の半導体探針を製造しうる。

また、このように製作された探針と走査探針技術を大容量・小型の情報記録装置に利用する場合、小さな領域に存在する電荷を検出または形成して情報を記録及び再生できる装置を具現しうる。

以下、添付された図面を参照して本発明の望ましい実施形態によるウェッジ形状の抵抗性チップを備えた半導体探針及びその製造方法を詳細に説明する。この過程で図面に示された層や領域の厚さは、明細書の明確性のために誇張して示された。

図２は、本発明の望ましい実施形態によるウェッジ形状の抵抗性チップを備えた半導体探針のチップ部分のみを簡略に示す図面である。

図２を参照すれば、半導体探針のチップ１５０は、カンチレバー１７０の一端上に垂直に形成されている。チップ１５０は、第１不純物がドーピングされたボディ部１５８と、チップ１５０の端部に位置して第２不純物が低濃度にドーピングされて形成された抵抗領域１５６と、抵抗領域１５６を介してチップ１５０の傾斜面に位置して前記第２不純物が高濃度にドーピングされた第１及び第２半導体電極領域１５２，１５４を備える。ここで、第１不純物は、ｐ型不純物であり、第２不純物は、ｎ型不純物であることが望ましい。

チップ１５０の端は、第１幅Ｗの長さを有するウェッジ形状であり、その中央部分には、抵抗領域１５６が形成されており、抵抗領域１５６の両側には、それぞれ電極領域１５２，１５４が形成されている。抵抗領域１５６の両側電極領域１５２，１５４が抵抗領域１５６を限定するので、電極領域１５２，１５４の間の抵抗領域１５６の抵抗値を小さくし、したがって、抵抗変化に対する感度を向上させる。

記録媒体の表面電荷（図３の１５７参照）によって発生する電界は、抵抗領域１５６の抵抗値の差を誘発するが、この抵抗値の変化から表面電荷の極性と大きさとが正確に検出される。本発明の探針によれば、ウェッジ形状のチップ１５０での前記導電性領域１５２，１５４は、記録媒体の表面電荷が影響を及ぼす導電性領域１５２，１５４の間の抵抗領域１５６を小さくし、これにより、小さな抵抗の変化も感知できるので、空間分解能が向上する。

一方、本発明のウェッジ形状の抵抗性チップ１５０の第１幅Ｗは、２０ｎｍ〜２μｍでありうる。２０ｎｍ以下の抵抗性チップのウェッジを形成することは難しく、これを形成する時にウェッジ形状ではなくポイント形状のチップが形成されてしまうこともある。また、２μｍ以上のウェッジチップは、センシング速度を遅くし、かえって分解能も低下しうる。

図３は、図２の半導体探針のチップ１５０の末端部を拡大した図面である。

図３を参照して本発明によるウェッジ形状の抵抗性チップを備えた半導体探針の作用を説明する。

本発明による抵抗性チップ１５０は、記録媒体１５３の表面電荷１５７を検出時に、不導体の空乏領域１６８によって抵抗領域１５６の面積が減ることによって、抵抗領域１５６の抵抗値の変化が発生し、したがって、抵抗値の変化から記録媒体１５３の表面電荷１５７の極性及び大きさを検出しうる。抵抗領域１５６の内部に形成される空乏領域１６８が、表面負電荷１５７が発生させる電界によって順次にボディ部１５８方向に拡張されていることが見られる。特に、本発明による抵抗性チップ１５０は、抵抗領域１５６が小さくて抵抗値が小さくなるので、電界による抵抗領域の抵抗変化を感知する分解能が向上する。

図４Ａ及び図４Ｂは、図１のチップと図２のチップとのドーピング濃度をシミュレーションした図面である。

図４Ａを参照すれば、チップの端から０.５〜０.６μｍまでの領域が何れもドーピング濃度が１０^１５〜１０^１７／ｃｍ^３である低濃度領域であって、抵抗領域が広いということが分かる。

図４Ｂを参照すれば、ウェッジ形状のチップの端には、ドーピング濃度が１０^１５〜１０^１７／ｃｍ^３の低濃度領域である抵抗領域が、ドーピング濃度が１０^１８／ｃｍ^３レベルである導電領域の間に形成されているということが分かる。したがって、チップの端における抵抗領域は、約０.１〜０.２μｍに非常に小さく形成されたということが分かる。すなわち、抵抗領域の抵抗の大きさが、図４Ａの抵抗領域の抵抗の大きさより小さいことを示す。

図５Ａ及び図５Ｂは、図１のチップと図２のチップとを上側から見たＳＥＭ写真である。

図５Ａのチップは、四角の角形状であるのに対して、図５Ｂのチップは、ウェッジ形状であることを示す。

図６Ａないし図６Ｉは、本発明によるウェッジ形状の抵抗性探針の製造過程を順次に示す図面である。

図６Ａを参照すれば、第１不純物でドーピングされたシリコン基板２３１またはＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板の表面にシリコン酸化膜またはシリコン窒化膜などのマスク膜２３３を形成し、感光剤２３５をその上面に塗布した後、ストライプ型のマスク２３８をその上方に配置させる。

図６Ｂを参照すれば、露光と、現像及びエッチング工程を行ってストライプ型の第１マスク２３３ａを基板２３１上に形成する。前記マスク２３８で第１マスク２３３ａの第１幅Ｗ１が調節される。前記第１幅Ｗ１は、ウェッジ形状の長さと関係され、望ましくは、３０ｎｍないし２μｍの長さに形成される。

次いで、第１マスク２３３ａに覆われていない基板２３１を第２不純物で高濃度ドーピングして第１及び第２半導体電極領域２３２,２３４を形成する。第１及び第２半導体電極領域２３２,２３４は、抵抗値が非常に低く形成されて導電体として作用する。

図６Ｃを参照すれば、基板２３１を熱処理して、第２不純物の高濃度領域２３２,２３４から第２不純物が広がり、第２不純物の低濃度領域である抵抗領域２３６を形成する。このとき、第１マスク２３３ａの下部の抵抗領域２３６は、相互接触させる。また、この抵抗領域２３６の接触は、熱処理工程を追加して、第１半導体電極領域２３２と第２半導体電極領域２３４との間に抵抗領域２３６を連続的に形成させて達成してもよい。

図６Ｄ及び図６Ｅを参照すれば、基板２３１の上面に第１マスク２３３ａを覆うように感光剤層２３９を塗布した後、その上方に第１マスク２３３ａと直交するようにストライプ形状のフォトマスク２４０を配置させる。次いで、露光と、現像及びエッチング工程を実施すれば、フォトマスク２４０と同じ形態の感光剤層２３９ａが形成される。前記フォトマスク２４０で第１マスク２３３ａの第２幅Ｗ２が調節される。

このとき、第１幅Ｗ１が第２幅Ｗ２より長く形成されることが望ましい。第１幅Ｗ１は、第２幅Ｗ２より１０〜５０％長く形成される。

図６Ｆを参照すれば、ストライプ型の感光剤層２３９ａによって覆われていない第１マスク２３３ａをドライエッチングして長方形の第２マスク２３３ｂを形成する。

図６Ｇを参照すれば、感光剤層２３９ａを除去した後、長方形の第２マスク２３３ｂをマスクとして基板２３１をウェットまたはドライエッチングする。

図６Ｈを参照すれば、チップ２３０の傾斜面に第１及び第２半導体電極領域２３２,２３４が形成され、抵抗領域２３６がチップ２３０の端に自動整列される。エッチング過程で第２マスク２３３ｂの下部でのエッチングは、Ｘ方向でのエッチングがＹ方向でのエッチングより遅く、したがって、Ｙ方向で尖った端が形成された状態でＸ方向でのエッチングは、端が一定長さを有するようにエッチングされる。すなわち、ウェッジ形状の抵抗性チップが形成される。

次いで、基板２３１の下面をエッチングして抵抗性チップ２３０が末端部に位置するようにカンチレバー２７０を形成し、第１及び第２半導体電極領域２３２,２３４を基板２３１上で絶縁層２８２によって絶縁された電極パッド２８４に連結させて図６Ｉに示したような半導体探針を完成する。

図７は、本発明によるウェッジ形状の抵抗性チップを備えた半導体探針と従来の半導体探針との分解能を比較するためにシミュレーションに使用した探針の断面図であり、図８は、図７の探針で電荷の変化によるドレイン電流値の変化を示すグラフである。

図７及び図８を参照すれば、抵抗性チップ３３０の両側にソース及びドレイン電極３３２,３３４を形成し、チップ３３０の端部に抵抗領域３３６を形成した。抵抗から５０ｎｍ離隔された位置にフローティング電圧をメタル３４０で形成した。メタル３４０の開口３４２の直径は、１０ｎｍにした。メタル３４０に印加されたフローティング電圧は、それぞれ＋１Ｖ、−１Ｖにし、フローティング電圧を矢印Ａ方向に移動させつつ、探針３３０のドレイン電流を計算した。本発明のウェッジ形状のチップは、ウェッジの長さが３００ｎｍである場合をシミュレーションし、ウェッジの長さが０である場合が従来の抵抗性チップに該当する。

測定の結果、本発明による抵抗性チップ（図８中●で示す）の＋電荷と−電荷との間の転移幅が従来の抵抗性チップ（図８中■で示す）の転移幅より非常にシャープに現れ、また、ドレイン電圧を２.３Ｖに印加した状態でメタル３４０の電荷を検出する時に、ドレイン電流が約１０倍ほど高く測定された。これは、本発明の抵抗性チップの抵抗領域３３６の両側に形成された電極領域が高ドーピング領域として存在して、抵抗領域３３６の分解能を向上させたものである。

図９Ａ及び図９Ｂは、従来の半導体探針と本発明の半導体探針とを使用してデータを読み取る性能を比較した図面である。

実験条件は、次の通りである。
Ｂａｃｋ Ｐｏｌｉｎｇ：３μｍ×３μ、＋８Ｖ
Ｗｒｉｔｉｎｇ：−１０Ｖ、−８Ｖ、−６Ｖ
Ｒｅａｄｉｎｇ ａｒｅａ ＆ ｓｐｅｅｄ：５μｍ×５μｍ、１０μｍ／ｓｅｃ

図９Ａ及び図９Ｂを見れば、本発明によるウェッジ形状の抵抗性チップを備えた半導体探針が、従来の半導体探針より分解能が高いことを確認できた。

前記説明で多くの事項が具体的に記載されているが、それらは、発明の範囲を限定するものではなく、望ましい実施形態の例示として解釈されねばならない。

例えば、当業者ならば、本発明の技術的思想によって多様な形態の探針を製造できるであろう。したがって、本発明の範囲は、説明された実施形態によって決まらず、特許請求の範囲に記載された技術的思想によって決まらねばならない。

本発明は、半導体探針関連の技術分野に適用可能である。

国際出願公開ＷＯ ０３／０９６４０９号公報（特許文献１）に開示された抵抗性チップが形成されたカンチレバーの一部断面図である。 本発明の望ましい実施形態によるウェッジ形状の抵抗性チップを備えた半導体探針のチップ部分を簡略に示す断面図である。 図２の半導体探針のチップの末端部を拡大した図面である。 図１のチップのドーピング濃度をシミュレーションした図面である。 図２のチップのドーピング濃度をシミュレーションした図面である。 図１のチップを上側から見たＳＥＭ写真である。 図２のチップを上側から見たＳＥＭ写真である。 本発明によるウェッジ形状の抵抗性探針の製造過程を順次に示す図面である。 本発明によるウェッジ形状の抵抗性探針の製造過程を順次に示す図面である。 本発明によるウェッジ形状の抵抗性探針の製造過程を順次に示す図面である。 本発明によるウェッジ形状の抵抗性探針の製造過程を順次に示す図面である。 本発明によるウェッジ形状の抵抗性探針の製造過程を順次に示す図面である。 本発明によるウェッジ形状の抵抗性探針の製造過程を順次に示す図面である。 本発明によるウェッジ形状の抵抗性探針の製造過程を順次に示す図面である。 本発明によるウェッジ形状の抵抗性探針の製造過程を順次に示す図面である。 本発明によるウェッジ形状の抵抗性探針の製造過程を順次に示す図面である。 本発明によるウェッジ形状の抵抗性チップを備えた半導体探針と従来の半導体探針との分解能を比較するためにシミュレーションに使用した探針の断面図である。 図７の探針で電荷の変化によるドレイン電流値の変化を示すグラフである。 従来の半導体探針と本発明の半導体探針とを使用してデータを読み取る性能を比較した図面である。 従来の半導体探針と本発明の半導体探針とを使用してデータを読み取る性能を比較した図面である。

符号の説明

１５０ チップ
１５２ 第１半導体電極領域
１５４ 第２半導体電極領域
１５６ 抵抗領域
１５８ ボディ部
１７０ カンチレバー

Claims (14)

1. 第１不純物がドーピングされており、その端には、前記第１不純物と極性の異なる第２不純物が低濃度にドーピングされた抵抗領域が形成され、その傾斜面には、前記第２不純物が高濃度にドーピングされた第１及び第２半導体電極領域が形成された抵抗性チップと、
   前記抵抗性チップが末端部に位置するカンチレバーと、を備え、
   前記抵抗性チップの端は、ウェッジ形状であることを特徴とする半導体探針。
2. 前記抵抗性チップの端は、前記ウェッジ形状の長手方向に沿って、中央に前記抵抗領域と前記抵抗領域の両側とにそれぞれ前記第１及び第２半導体電極領域が形成されたことを特徴とする請求項１に記載の半導体探針。
3. 前記抵抗性チップの端の長さは、２０ｎｍないし２μｍであることを特徴とする請求項２に記載の半導体探針。
4. 前記第１不純物は、ｐ型不純物であり、前記第２不純物は、ｎ型不純物であることを特徴とする請求項１に記載の半導体探針。
5. 前記第１不純物は、ｎ型不純物であり、前記第２不純物は、ｐ型不純物であることを特徴とする請求項１に記載の半導体探針。
6. 上面にマスク膜が形成され、第１不純物がドーピングされた基板を設ける第１工程と、
   前記マスク膜上にストライプ型の感光剤を形成し、前記感光剤をマスクとして前記マスク膜をエッチングして第１幅のストライプ状の第１マスクを形成する第２工程と、
   前記第１マスクから露出された前記基板の領域に前記第１不純物と異なる極性の第２不純物を高濃度にドーピングして第１及び第２半導体電極領域を形成する第３工程と、
   前記基板を熱処理して前記第１半導体電極領域と第２半導体電極領域との間に前記第２不純物が低濃度にドーピングされた抵抗領域を形成する第４工程と、
   前記第１マスクをパターニングして前記第１幅と第２幅とを有する長方形の第２マスクを形成する第５工程と、
   前記第２マスクから露出された前記基板をエッチングして前記基板の上部にウェッジ形状の抵抗性チップを形成する第６工程と、
   前記基板の下部をエッチングして前記抵抗性チップが末端部に位置するようにカンチレバーを形成する第７工程と、を含むことを特徴とするウェッジ形状の抵抗性チップを備えた半導体探針の製造方法。
7. 前記第５工程は、
   前記第１幅が前記第２幅より長く形成されることを特徴とする請求項６に記載の半導体探針の製造方法。
8. 前記第１幅は、前記第２幅より１０〜５０％広いことを特徴とする請求項６に記載の半導体探針の製造方法。
9. 前記第１幅は、３０ｎｍないし２μｍであることを特徴とする請求項６に記載の半導体探針の製造方法。
10. 前記第５工程は、
    前記第１マスクと直交する方向に前記第２幅を有するストライプ状の感光剤を形成した後、前記第２幅を有するストライプ状の感光剤をマスクとして前記第１マスクをエッチングする工程を含むことを特徴とする請求項６に記載の半導体探針の製造方法。
11. 前記抵抗性チップの前記ウェッジの長手方向に沿った中央部分には、前記抵抗領域が形成され、前記抵抗領域の両側には、それぞれ前記第１及び第２半導体電極領域が形成されたことを特徴とする請求項６に記載の半導体探針の製造方法。
12. 前記第６工程は、
    前記基板を熱処理して前記抵抗性チップの端で前記第１半導体電極領域と第２半導体電極領域との間に前記抵抗領域を連続的に形成する工程をさらに含むことを特徴とする請求項６に記載の半導体探針の製造方法。
13. 前記第１不純物は、ｐ型不純物であり、前記第２不純物は、ｎ型不純物であることを特徴とする請求項６に記載の半導体探針の製造方法。
14. 前記第１不純物は、ｎ型不純物であり、前記第２不純物は、ｐ型不純物であることを特徴とする請求項６に記載の半導体探針の製造方法。