JP2008078333A - 基板上の半導体部品の薄型化 - Google Patents

基板上の半導体部品の薄型化 Download PDF

Info

Publication number
JP2008078333A
JP2008078333A JP2006254969A JP2006254969A JP2008078333A JP 2008078333 A JP2008078333 A JP 2008078333A JP 2006254969 A JP2006254969 A JP 2006254969A JP 2006254969 A JP2006254969 A JP 2006254969A JP 2008078333 A JP2008078333 A JP 2008078333A
Authority
JP
Japan
Prior art keywords
substrate
base plate
fixing
semiconductor component
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006254969A
Other languages
English (en)
Other versions
JP3980624B1 (ja
Inventor
Yukifumi Oyama
幸史 尾山
Yasumitsu Orii
靖光 折井
Toshihiko Nishio
俊彦 西尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Priority to JP2006254969A priority Critical patent/JP3980624B1/ja
Priority to US11/856,769 priority patent/US7682936B2/en
Application granted granted Critical
Publication of JP3980624B1 publication Critical patent/JP3980624B1/ja
Publication of JP2008078333A publication Critical patent/JP2008078333A/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01065—Terbium [Tb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 半導体製品において基板の厚さのばらつきに関係無く、基板上の半導体部品（チップ）の厚さを所定の厚さに薄くする。
【解決手段】 ベース・プレート３２に設置された半導体製品において、基板２８上の半導体部品２９の表面３０をベース・プレート３２の表面３３から所定の高さｈにする。その所定の高さｈに調整された半導体部品２９の表面３０を機械加工することにより、基板２８上の半導体部品２９の厚さを一律に所定の厚さにする。
【選択図】 図３

Description

本発明は、基板上の半導体部品の薄型化に関する。本発明は、機械加工された薄い半導体部品が搭載された基板およびこの基板を用いるシステム・イン・パッケージ（SiP）およびパッケージ・オン・パッケージ（PoP）構造に関する。
近年、半導体製品のシステム・イン・パッケージ(以下、SiP)およびパッケージ・オン・パッケージ（以下、PoP）構造を用いて、半導体部品の搭載面積の低減（高密度実装）が進められている。図１はPoP構造の例を示す。PoP構造１００では、はんだボール３を介して半導体製品１と半導体製品２が接合される。半導体製品１の半導体部品（チップ）４は基板５と基板６の間にある。基板５の表面７からの半導体部品４の高さが高くなると、半導体部品４と基板６の接触を避けるために、はんだボール３を大きくする必要がある。しかし、はんだボール３を大きくすると、はんだボール３の間隔を広くする必要があり、一定範囲でのはんだボールの数が少なくなる。近年、半導体製品の接続端子は増加傾向にある。半導体製品の接続端子であるはんだボールも増加傾向にある。したがって、２つの半導体製品１、２を所定数のはんだボールを用いて接続するためには、半導体製品１、２の外形寸法（基板サイズ）を大きくする必要がある。その結果、PoP構造の利点であるはずの部品搭載面積の低減（高密度実装）が困難になる。
基板上の半導体部品の表面を機械加工（例えば研磨、研削、切削など）して、半導体部品を薄くする技術が知られており、一例として日本の公開特許公報、2001-210781等に開示されている。しかし、この公報等では、機械加工の際に基板の厚さのばらつきには何ら考慮していない。ガラス繊維含浸エポキシ樹脂を使用した基板の場合、基板の厚さのばらつきが±10%程度ある。例えば、0.5mm厚さの基板の場合、ばらつき幅は0.1mmとなる。上述した公報などの機械加工方法では、基板の底面をワックス等で加工板に固定した後、半導体チップを機械加工する。
図２に公報の機械加工方法における半導体製品の様子を示す。図２の上側は機械加工前の３つの半導体製品Ａ、Ｂ、Ｃを示す。図２の下側は機械加工後の３つの半導体製品Ａ、Ｂ、Ｃを示す。製品Ａ、Ｂ、Ｃは、その順に基板１０の厚さが厚くなっている。図２では、機械加工後の表面１２からの半導体部品１１の高さは一定になるため、基板１０の厚さのばらつきが半導体部品１１の厚さのばらつきになる。言い換えれば、機械加工後に基板１０の厚さのばらつきが、半導体部品１１の厚さのばらつきとなる。
図２のように、基板の底面１２を基準として半導体製品を固定して、半導体部品１１を３つ同時に機械加工する場合、半導体部品の厚み要求値（例えば最大厚さ：0.2mm）を満たすように、例えば図２の破線（Ｆ−Ｆ）まで機械加工する。この場合、製品Ａ、Ｂ、Ｃの順にチップの厚さが薄くなる。チップの厚さ（高さ）にばらつきができる。１個ずつ加工することによりこのばらつきは解決可能であるが、生産効率が大幅に低下するので現実的でない。
日本の公開特許公報、2001-210781
本発明の目的は、半導体製品において基板の厚さのばらつきに関係無く、基板上の半導体部品（チップ）の厚さを所定の厚さに薄くすることである。
本発明の目的は、厳密には一様ではない厚さを有する複数の基板上の半導体部品（チップ）の厚さを個々にあるいは同時に機械加工して一様に所定の厚さにすることである。
本発明によれば、ベース・プレートに設置された半導体製品において、基板上の半導体部品の表面をベース・プレートの表面から所定の高さにする。そして、その所定の高さに調整された半導体部品の表面を機械加工することにより、基板上の半導体部品の厚さを一律に所定の厚さにする。
本発明について図面を参照しながら以下に詳細に説明する。図３は、本発明の方法（一実施例）を説明するための図である。（ａ）で、固定用具２０の底部２１の表面２３に第一の仮留め材（固定材）２５を塗布する。固定用具２０は、底部２１の他に脚部２２を有する。底部２１の表面２３と脚部２２の端面２４の間隔hは予め決められた長さを有する。間隔hは例えば半導体製品の厚さのばらつきの最大値と半導体製品の第二の仮留め材（固定材）（（ｄ）の符号３４）の厚みを超えないとする。第一の仮留め材２５の厚さは0mm超の任意の値である。第一の仮留め材２５は、半導体製品２７の加工面３０に塗布しても良い。（ｂ）で、半導体製品２７の半導体部品２９の加工面３０と固定用具２０の底部２１の表面２３を接触させた状態で、第一の仮留め材２５を硬化させる。（ｃ）は硬化後の状態を示す。（ｄ）で、ベース・プレート３２の表面３３に第二の仮留め材（固定材）３４を塗布する。第二の仮留め材（固定材）３４は、基板２８の底面３５に塗布しても良い。
（ｅ）で、固定用具２０の脚部２２の端面２４とベース・プレート３２の表面３３を接触させた状態で、言い換えれば基板２８の底面３５と第二の仮留め材３４を接触させた状態で、第二の仮留め材３４を硬化させる。その後、半導体製品２７がベース・プレート３２の表面３３に固定された状態で、第一の仮留め材２５を軟化（融解）させる。固定用具２０の底部２１の表面２３と半導体部品２９の加工面３０の接合を解除する。固定用具２０をベース・プレート３２の表面３３から取り外す。（ｆ）は、固定用具２０を除去（分離）後の状態を示す。（ｆ）で、半導体部品２９の加工面３０の高さはhに保たれる。
（ｇ）で、ベース・プレート３２上の露出した半導体部品２９の加工面３０を機械加工する。機械加工により、半導体部品２９を所定の厚さにする。機械加工は通常の半導体の加工方法（例えば研磨、研削、切削など）を用いておこなう。半導体部品２９の加工面３０の高さを一定に揃えた上で機械加工するので、基板２８の厚さのばらつきを第二の仮留め材３４により吸収（補完）して、機械加工後の半導体部品２９の厚さを一定にすることができる。（ｈ）で、第二の仮留め材３４を軟化（融解）させる。ベース・プレート３２上の第二の仮留め材３４と基板２８の接合を解除する。半導体製品２７をベース・プレート３２から取り外す。
第一の仮留め材２５と第二の仮留め材３４は、異なる方法で硬化される材料、あるいは同一の方法で硬化される材料である。さらに、この２つの材料は、異なる方法で剥離（融解）可能な材料である。あるいは、同様の方法で剥離（融解）可能な材料である場合、第一の仮留め材２５が反応（融解）する条件では、第二の仮留め材３４は反応（融解）しない材料を使用する。例えば、温水に浸して剥離する材料である場合、第一の仮留め材２５は第二の仮留め材３４よりも低温の温水で反応（融解）する材料である。
第一の仮留め材２５が紫外線等の光で硬化するタイプの場合は、固定用具２０の少なくとも底部２１は光を透過する材料からなる必要がある。同様に、第二の仮留め材３４が紫外線等の光で硬化するタイプの場合は、ベース・プレート３２は光を透過する材料からなる必要がある。ベース・プレート３２と第二の仮留め材３４の密着強度が低下する場合は、ベース・プレート３２の表面３３を租化することによって、その表面にアンカー効果を持たせて、密着強度を強化する。ただし、表面の凹凸により光の透過率が低下するため、表面粗さと紫外線照射条件を調整する必要がある。
第一仮留め材２５としては、例えばスリーボンドの３０Ｙ−５９３シリーズがある。第二仮留め材３４としては、例えばスリーボンドの３０Ｙ−６０８シリーズ、ＴＢ３０４６、電気化学工業のテンプロックシリーズ、日化精工のアドフィックスシリーズなどがある。
図４に、本発明の方法を図２の３つの半導体製品Ａ、Ｂ、Ｃに適用した様子を示す。図２と違って、第二の仮留め材３４がベース・プレート３２の表面３３と基板１０の底面１２の間に存在する。第二の仮留め材３４の量により、半導体製品Ａ、Ｂ、Ｃの全てにおいて、半導体部品１１の加工面１３のベース・プレート３２の表面からの高さはhに保たれる。したがって、基板１０の厚さのばらつきに関係なく、破線（Ｆ−Ｆ）まで機械加工することにより、機械加工後の半導体製品Ａ、Ｂ、Ｃの全ての半導体部品１１の厚さを一様にすることができる。
図３の工程において、第二の仮留め材３４は、基板２８とベース・プレート３２の双方との密着強度および剥離時間ができるだけ近い材料であることが望ましい。しかし、基板２８の材質や形状により、密着強度の低下あるいは剥離時間の延長などが起こり得る。この問題を解決するために、第二の仮留め材３４と基板２８の間に異なる特性の固定材（例えば、可溶性材料）を設けることもできる。その理由は、基板２８との密着強度を強化し、あるいは基板２８の剥離を容易にすることができるからである。具体的には、図３（ｂ）において、基板２８の表面３５に可溶性材料を塗布する。可溶性材料とは、水、アルコール、アルカリ溶剤に可溶の材料である。ただし、図３の各工程中は溶解しない材料である。その後、可溶性材料が塗布された基板２８を用いて図３の工程を進める。図３（ｈ）で、第二の仮留め材３４に代わって、基板２８上の可溶性材料を溶解させる。そして、ベース・プレート３２上の第二の仮留め材３４と基板２８の接合を解除する。半導体製品２７をベース・プレート３２から取り外す。
図５に本発明の他の実施例を示す。（ａ）で、ベース・プレート４０上にデイスペンサー４１を用いて仮留め材４２を塗布する。塗布は半導体製品４６のサイズに応じて必要な箇所におこなう。（ｂ）で、吸着板４３を準備する。吸着板４３には、半導体製品４６を吸着させるための複数の穴４４が設けられている。さらに、トレイ４５に並べられた半導体製品４６を準備する。（ｃ）で、吸着板４３をトレイ４５に近づけて、複数の穴４４を通して吸引（真空引き）をして、半導体製品４６を吸着板４３の下面４７に吸着させる。（ｄ）で、半導体製品４６が吸着した吸着板４３を仮留め材４２が塗布されたベース・プレート４０上に移動する。その際、ベース・プレート４０の表面４８から所定の高さｈに吸着板４３の下面４７が来るように調整する。この時、基板５０の下面５１が仮留め材４２に接触する。
（ｅ）で、仮留め材４２を硬化させる。仮留め材４２が紫外線等の光で硬化するタイプの場合は、透明なベース・プレート４０としてガラスなどの光を透過する材料を選択し、その下面から光を照射して仮留め材４２を硬化させる。仮留め材４２が熱で硬化するタイプの場合は、仮留め材４２を外から加熱する。（ｆ）で、吸着板４３の真空引きを解除して、吸着板４３と半導体製品４６を分離させる。分離後の半導体製品４６の加工面５２とベース・プレート４０の表面４８の間隔はｈに保持されている。その後、図３の（ｇ）と同様に、半導体製品４６（半導体部品）の加工面５２を機械加工して半導体部品を薄くする。さらに、図３（ｈ）と同様に、仮留め材４２を軟化（融解）させて、ベース・プレート４０上の仮留め材４２と基板５０の接合を解除する。半導体製品４６をベース・プレート４０から取り外す。図５の方法は、多数の半導体製品（半導体部品）の表面を機械加工して薄くする場合に有効である。図５の方法は、量産化あるいは自動化に適している。
＜効果の確認＞
従来方法（図２）と本発明（図３）での半導体チップの厚さのばらつきの比較データを表１に示す。従来方法では、機械加工後のシリコンの厚さに30ミクロンのばらつきが発生した。一方、本発明の場合は、２ミクロンのばらつきに抑えられることが確認された。本確認に使用したサンプルは、20mm角の基板に7.3mm角の半導体チップを接合した半導体製品である。また、本発明により機械加工したサンプルについて温度サイクル試験（-40℃〜+115℃,2cph, n=20）をおこなったが、6500サイクルまでで電気的および機械的な不良は発生しなかった。
Figure 2008078333
本発明について、図面を参照しながら説明した。しかし、本発明はこれらの実施例に限られるものではない。本発明の趣旨を逸脱しない範囲でいかなる変形も可能であることは当業者には明らかであろう。
PoP構造の例を示す図である。 従来の機械加工方法を示す概念図である。 本発明の一実施例を示す図である。 本発明の方法を図２の３つの半導体製品Ａ、Ｂ、Ｃに適用した様子を示す図である。 本発明の他の実施例を示す図である。
符号の説明
１、２、２７、４６ 半導体製品
３ はんだボール
４、１１、２９ 半導体部品（チップ）
５、６、１０、２８、５０ 基板
７ 基板の表面
１２、３５、５１ 基板の底（下）面
１３、３０、５２ 半導体部品の加工面
２０ 固定用具
２１ 底部
２２ 脚部
２３ 底部の表面
２４ 脚部の端面
２５ 第一の仮留め材
３２、４０ ベース・プレート
３３、４８ ベース・プレートの表面
３４ 第二の仮留め材
４１ デイスペンサー
４２ 仮留め材
４３ 吸着板
４４ 穴
４５ トレイ
４７ 吸着板の下面
１００ PoP構造

Claims (16)

  1. 基板上の半導体部品を薄くする方法であって、
    ベース・プレートを準備するステップと、
    半導体部品が取り付けられた基板を準備するステップと、
    底部と脚部を有し、底部の表面と脚部の端面の間隔が予め決められた長さを有する固定用具を準備するステップと、
    固定用具の底部の表面に半導体部品の表面が接合するように、固定用具に基板を仮留めするステップと、
    ベース・プレートの表面に、基板が仮留めされた固定用具を置くステップであって、さらに半導体部品が取り付けられていない側の基板の表面をベース・プレートの表面に仮留めするステップと、
    固定用具と基板との仮留めを解除して、固定用具をベース・プレートの表面から取り外すステップと、
    ベース・プレート上の露出した半導体部品の表面を機械加工するステップと、
    機械加工後の基板とベース・プレートの表面との仮留めを解除して、基板とベース・プレートとを分離するステップと、
    を含む方法。
  2. 前記固定用具に基板を仮留めするステップは、
    前記固定用具の底部の表面に第一の固定材料を塗布するステップと、
    前記第一の固定材料が塗布された前記固定用具の底部の表面に前記半導体部品の表面を接合するステップと、
    前記接合後の第一の固定材料を硬化させるステップと、を含む請求項１の方法。
  3. 前記固定用具に基板を仮留めするステップは、
    前記半導体部品の表面に第一の固定材料を塗布するステップと、
    前記第一の固定材料が塗布された前記半導体部品の表面を前記固定用具の底部の表面に接合するステップと、
    前記接合後の第一の固定材料を硬化させるステップと、を含む請求項１の方法。
  4. 前記基板の表面をベース・プレートの表面に仮留めするステップは、
    前記ベース・プレートの表面に第二の固定材料を塗布するステップと、
    前記第二の固定材料が塗布された前記ベース・プレートの表面に前記半導体部品が取り付けられていない側の基板の表面を接合するステップと、
    前記接合後の第二の固定材料を硬化させるステップと、を含む請求項２または３の方法。
  5. 前記基板の表面をベース・プレートの表面に仮留めするステップは、
    前記半導体部品が取り付けられていない側の基板の表面に第二の固定材料を塗布するステップと、
    前記ベース・プレートの表面に、前記第二の固定材料が塗布された前記半導体部品が取り付けられていない側の基板の表面を接合するステップと、
    前記接合後の第二の固定材料を硬化させるステップと、を含む請求項２または３の方法。
  6. 前記ベース・プレートは光を透過する材料からなり、前記第二の固定材料は光硬化材料からなり、
    前記第二の固定材料を硬化させるステップは、前記ベース・プレートを通して前記基板に光を照射するステップを含む、請求項４または５の方法。
  7. 前記第一および第二の固定材料は熱可塑性材料からなる、請求項２から５のいずれか一項の方法。
  8. 前記固定用具と基板との仮留めを解除するステップは、前記硬化した第一の固定材料を加熱して前記基板から剥離させるステップを含み、
    前記機械加工後の基板とベース・プレートの表面の仮留めを解除するステップは、前記硬化した第二の固定材料を加熱して前記基板から剥離させるステップを含む、請求項７の方法。
  9. 前記第一の固定材料の軟化温度は前記第二の固定材料の軟化温度よりも低い、請求項８の方法。
  10. 前記半導体部品が取り付けられた基板を準備するステップは、前記半導体部品が取り付けられていない側の基板の表面に第三の固定材料を塗布するステップを含み、
    さらに、前記基板とベース・プレートとを分離するステップの後に、前記基板の表面から前記第三の固定材料を除去するステップを含む、請求項４または５の方法。
  11. 前記固定用具の底部は少なくとも１つ以上の開口を有し、
    固定用具に基板を仮留めするステップは、前記固定用具の底部の開口を通して前記半導体部品の表面を吸引することにより、前記固定用具の底部の表面に当該半導体部品の表面を接合させるステップを含む、請求項１の方法。
  12. 前記基板の表面をベース・プレートの表面に仮留めするステップは、
    前記ベース・プレートの表面に第二の固定材料を塗布するステップと、
    前記第二の固定材料が塗布された前記ベース・プレートの表面に前記半導体部品が取り付けられていない側の基板の表面を接合するステップと、
    前記接合後の第二の固定材料を硬化させるステップと、を含む請求項１１の方法。
  13. 前記ベース・プレートは光を透過する材料からなり、前記第二の固定材料は光硬化材料からなり、
    前記第二の固定材料を硬化させるステップは、前記ベース・プレートを通して前記基板に光を照射するステップを含む、請求項１２の方法。
  14. 前記第二の固定材料は熱可塑性材料からなる、請求項１２の方法。
  15. 前記機械加工後の基板とベース・プレートの表面との仮留めを解除するステップは、前記硬化した第二の固定材料を加熱して前記基板から剥離させるステップを含む、請求項１４の方法。
  16. 請求項１から１５にいずれか一項の方法により機械加工された半導体部品を有する第一の基板と、
    第一の基板の半導体部品がある側の表面の上方に設けられた第二の基板であって、第一の基板とはんだ接合されている第二の基板と、
    を備える、パッケージ・オン・パッケージ（ＰｏＰ）構造。
JP2006254969A 2006-09-20 2006-09-20 基板上の半導体部品の薄型化 Expired - Fee Related JP3980624B1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006254969A JP3980624B1 (ja) 2006-09-20 2006-09-20 基板上の半導体部品の薄型化
US11/856,769 US7682936B2 (en) 2006-09-20 2007-09-18 Reduction in thickness of semiconductor component on substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006254969A JP3980624B1 (ja) 2006-09-20 2006-09-20 基板上の半導体部品の薄型化

Publications (2)

Publication Number Publication Date
JP3980624B1 JP3980624B1 (ja) 2007-09-26
JP2008078333A true JP2008078333A (ja) 2008-04-03

Family

ID=38595927

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006254969A Expired - Fee Related JP3980624B1 (ja) 2006-09-20 2006-09-20 基板上の半導体部品の薄型化

Country Status (2)

Country Link
US (1) US7682936B2 (ja)
JP (1) JP3980624B1 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03104559A (ja) 1989-09-20 1991-05-01 Sumitomo Electric Ind Ltd 研磨ブロックヘの半導体ウエハの貼付け方法及び貼付け用治具
JP3490041B2 (ja) 2000-01-27 2004-01-26 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP4239352B2 (ja) * 2000-03-28 2009-03-18 株式会社日立製作所 電子装置の製造方法

Also Published As

Publication number Publication date
US20080067653A1 (en) 2008-03-20
JP3980624B1 (ja) 2007-09-26
US7682936B2 (en) 2010-03-23

Similar Documents

Publication Publication Date Title
KR100506109B1 (ko) 접착성 테이프의 박리 기구, 접착성 테이프의 박리 장치,접착성 테이프의 박리 방법, 반도체 칩의 픽업 장치,반도체 칩의 픽업 방법, 반도체 장치의 제조 방법 및반도체 장치의 제조 장치
KR100805520B1 (ko) 반도체 장치의 제조 방법
KR100609806B1 (ko) 반도체 장치의 제조 방법
JP4330821B2 (ja) 半導体装置の製造方法
JP3553551B2 (ja) 半導体ウェハを用いた半導体装置の製造方法
JP2006135272A (ja) 基板のサポートプレート及びサポートプレートの剥離方法
JP2002033342A (ja) 半導体チップの製造方法およびその実装方法
CN101529577A (zh) 固定夹具及芯片的拾取方法以及拾取装置
JP2011181822A (ja) 半導体装置の製造方法
JP2008270282A (ja) 半導体装置の製造方法
JPH1167699A (ja) 半導体装置の製造方法
JPH0582055B2 (ja)
JP2011171688A (ja) 接着フィルム付き電子部品の製造方法および実装体の製造方法
JP2005277383A (ja) 収縮性離型フィルム層を有するダイシングフィルムおよびこれを用いた半導体パッケージ製造方法
WO2005036633A1 (ja) 電子部材の製造方法、及び、接着材付ｉｃチップ
JP2009164476A (ja) 半導体ウエハのダイシング方法
KR100817049B1 (ko) 패키징을 위한 웨이퍼 칩의 제조 방법
JP4394109B2 (ja) 半導体装置の製造方法
JP5023664B2 (ja) 半導体装置の製造方法
JP2005056968A (ja) 半導体装置の製造方法
JP2004281659A (ja) 保持部材及び半導体装置の製造方法
JP3980624B1 (ja) 基板上の半導体部品の薄型化
JP2006148154A (ja) 接着シート及び半導体装置の製造方法
JP5842317B2 (ja) 半導体装置の製造方法、及び半導体装置
KR100539271B1 (ko) 휨 방지 재질을 사용하는 반도체 칩의 다이 접착 방법

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070626

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070627

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100706

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110706

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110706

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120706

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130706

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees