JP2008066449A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2008066449A
JP2008066449A JP2006241487A JP2006241487A JP2008066449A JP 2008066449 A JP2008066449 A JP 2008066449A JP 2006241487 A JP2006241487 A JP 2006241487A JP 2006241487 A JP2006241487 A JP 2006241487A JP 2008066449 A JP2008066449 A JP 2008066449A
Authority
JP
Japan
Prior art keywords
heater electrode
plug
contact plug
phase change
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006241487A
Other languages
English (en)
Other versions
JP4437300B2 (ja
Inventor
Natsuki Sato
夏樹 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2006241487A priority Critical patent/JP4437300B2/ja
Priority to US11/847,750 priority patent/US20080054246A1/en
Publication of JP2008066449A publication Critical patent/JP2008066449A/ja
Application granted granted Critical
Publication of JP4437300B2 publication Critical patent/JP4437300B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/231Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • H10N70/8413Electrodes adapted for resistive heating
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825Selenides, e.g. GeSe
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828Tellurides, e.g. GeSbTe
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/884Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors

Landscapes

  • Semiconductor Memories (AREA)

Abstract

【課題】 相変化メモリにおける書換えは、ヒータ電極の発熱により相変化膜を高温とし、相変化膜の結晶状態を変えることにより行われる。そのため小さい書換え電流で効率よく相変化するメモリセル構造が望まれている。
【解決手段】 本発明の相変化メモリにおいて、セルトランジスタの拡散層と相変化膜との間をコンタクトプラグ、バッファプラグ、ヒータ電極の多段構成とする。コンタクトプラグ、バッファプラグ、ヒータ電極の順に比抵抗は高く、その径は小さくする。ヒータ電極は小さな径で、高抵抗であることから電流密度が大きく、発熱効率がよい。さらにバッファプラグをやや高抵抗とすることで、コンタクトプラグへの熱拡散を抑制できる。これにより発熱効率を向上させ、小さな書換え電流でデータの書換えを行うことができる。
【選択図】 図4

Description

本発明は半導体装置に関し、特に相変化膜を用いた不揮発性メモリを備えた半導体装置に関する。
半導体装置に使用される半導体メモリとして、電源をオフすると記憶情報が失われる揮発性メモリと、電源をオフしても記憶情報が保持される不揮発性メモリとがある。例えば、揮発性メモリはDRAM(Dynamic Random Access Memory)やSRAM(Static Random Access Memory)であり、不揮発性メモリはEEPROM(Electrically Erasable Programmable Read Only Memory)やフラッシュメモリである。最近の携帯情報端末装置は、小型化と省電力化のために電源をオフしても記憶情報が保持されるフラッシュメモリが多く使用されている。
しかし最近は、さらなる小型化と省電力化のために、相変化膜を用いた相変化メモリが注目されている。相変化メモリは、相変化膜の2つの異なる結晶状態を記憶情報とする不揮発性メモリである。相変化膜を高抵抗値の非晶質状態、又は低抵抗値の結晶状態とすることで“1”、又は“0”の記憶情報としている。このような相変化膜としては、カルコゲナイド材料が使用されている。
相変化メモリセルの回路図を図1に、その従来断面図を図2,3に示す。図1(A)に示すメモリセルは、相変化膜からなる可変抵抗の一端はビット線に、可変抵抗の他端はセルトランジスタのドレイン拡散層に、セルトランジスタのソース拡散層は定電位(GND)配線に、セルトランジスタのゲート電極はワード線にそれぞれ接続されている。可変抵抗は相変化膜の結晶状態により非晶質状態では高抵抗値、結晶状態では低抵抗値を示す。また図1(B)に示すようにメモリセルとしては、ビット線と定電位(GND)配線を交換して、可変抵抗の一端を定電位(GND)に、セルトランジスタのドレイン拡散層をビット線に接続してもよい。この場合には電流は逆方向に流れる。
メモリセルの書換え動作は、ワード線を活性化させセルトランジスタをオンさせ、ビット線に流れる電流により相変化膜の結晶状態を変化させる。相変化膜に十分なジュール熱を供給し相変化膜を600℃以上に加熱する。一旦溶融させ、これを急冷することにより、高抵抗値の非晶質状態(Reset状態)とする。また、これよりもやや少ないジュール熱を供給し、徐冷することで低抵抗値の結晶状態(Set状態)とする。供給する熱量及び冷却速度は、相変化膜に印加されるビット線からのパルス電流値及び長さ(印加時間)により制御する。メモリセルの読み出し動作は、ワード線を活性化させセルトランジスタをオン状態とし、相変化膜の非晶質状態、又は結晶状態によりビット線に流れる電流値が異なることを利用して行われる。
従来の相変化メモリセルの断面図を図2、図3示す。図2に示す第1の従来例のメモリセルは、セルトランジスタ、ヒータ電極1、相変化膜3、上部電極4及びGND配線7から構成される。セルトランジスタはドレイン拡散層10、ソース拡散層6、ゲート電極5を有する。ソース拡散層6はプラグを介してGND配線7に、ゲート電極5はワード線に接続される。ドレイン拡散層10はヒータ電極1に接続され、ヒータ電極1の上面に相変化膜3、相変化膜3の上面に上部電極4が形成されている。上部電極4はビット線に接続される。上部電極4とGND配線7間に電圧を印加して電流を流すことにより、相変化膜3が発熱し、ヒータ電極1との界面の相変化膜3が相変化することで、直列の電気抵抗が変化する。このときに約600℃以上の温度まで上昇し、相変化が起こる領域を相変化領域2として示している。
ワード線に接続されたゲート電極5が活性化されることで、セルトランジスタが導通し、メモリセルが選択される。上部電極4にパルス電圧が印加されたときの電流は、上部電極4、相変化膜3、ヒータ電極1、ドレイン拡散層10、セルトランジスタのチャネル、ソース拡散層6、GND配線7へと流れる。すなわち、セルトランジスタが導通している選択されたメモリセルだけに電流が流れることになる。選択されたメモリセルの書換え時には、書換え電流により相変化膜は相変化し、データの書換えを行う。読み出し時には、相変化膜の抵抗値により流れる電流の大小を記憶データとして読み出す。
図2の従来例の場合、ヒータ電極1は直接ドレイン拡散層10に接続されている。ヒータ電極1は、拡散層とのオーミックコンタクトを得る為に、例えばTi(チタン)を堆積、次にバリヤメタルとなるTiN(チタンナイトライド)を堆積、次に埋め込み用のW(タングステン)を堆積している。すなわち、ヒータ電極1は非常に低抵抗な材料で構成されている。発熱量はiRtに比例する(i:電流、R:ヒータの抵抗、t:パルス印加時間)。そのRが小さい為に、相変化に必要な発熱を起こす為には大きな電流を流さなければならない。
また、ヒータ電極と相変化膜3との接触面積は小さい程、電流密度が上がり、発熱効率が向上する。しかし図2のヒータ電極は、深さが深いことから、小さなヒータ電極径を形成することが困難である。そのため、相変化させるためには大きな電流を流さなければならない。従って、セルトランジスタの電流能力も大きくなければならず、セルトランジスタサイズが大きくなり、セルサイズが増大し、メモリとしてのコストパフォーマンスが低くなるという問題がある。さらに発熱した熱はヒータ電極1の熱伝導率が高いことから、矢印で示すように下側への熱拡散が大きく、熱が有効活用されないという問題がある。
図3の第2の従来例は、図2のヒータ電極1をコンタクトプラグ8として、ヒータ電極21はその上層に形成している。相変化膜3とドレイン拡散層10間をヒータ電極21とコンタクトプラグ8の2つで接続している。2段構造であることから、ヒータ電極の深さを浅くでき、ヒータ電極径を小さく形成することが可能となる。また、発熱効率を上げる為に、ヒータ電極21を形成する材料を、コンタクトプラグ8を形成する材料よりも抵抗の高い材料を選択することが可能となる。例えばTiNなどを用いることが出来る。
しかし、ヒータ電極21に電流を流し、ヒータ電極21と相変化膜3の界面で発熱した場合、ヒータ電極21の熱は、コンタクトプラグ8が低抵抗である為にコンタクトプラグ8へ逃げてしまう。そのため、コンタクトプラグ8への熱の拡散が起こり、熱効率が低下してしまう。この効率低下を補う為に電流を多くしなければならず、結果的にセルトランジスタの電流能力を増やさなければならなくなる。このようにコンタクトプラグ8への熱の拡散が大きく、発熱効率が低下してしまうという問題が残る。
上記したようにヒータ電極は、600℃以上に発熱させるために小さい径で、高抵抗の材料で構成し、発熱効率を向上させなければならないという問題がある。さらに熱効率を高くするために、熱の拡散を防止しなければならないという問題がある。本発明では、ヒータ電極から下方向への熱の拡散を防ぎ、熱効率を向上させ、少ない書換え電流で相変化を起こすことが可能となる構造を提供する。
これらの相変化メモリに関する先行文献として、下記特許文献がある。特許文献1(特開2005−51122号公報)では、拡散層と上部電極間を接続する熱ブロック層、ヒータ電極、相変化膜、熱ブロック層を同一サイズとして構成している。特許文献2(特表2006−510219号公報)では、ヒータ電極として、相変化膜側を高抵抗とし、その底部を低抵抗とすることで高抵抗全体に平均して電流を供給している。特許文献3(特開2004−349709号公報)では、1つのコンタクトホールの下側にはコンタクトプラグを、上側にはサイドウォールを設け、サイドウォール内部にヒータ電極を形成する。さらに相変化膜と接するヒータ電極の上面を酸化し、比抵抗を高くしている。
特開2005−51122号公報 特表2006−510219号公報 特開2004−349709号公報
相変化メモリのデータ書換えには、相変化膜の結晶状態を変化させる必要がある。抵抗の低い結晶状態(Set状態)と、抵抗の高い非結晶状態(Reset状態)に変化させる。そのためには、ヒータ電極を600℃以上に発熱させて相変化膜の結晶を溶かし、結晶状態を変化させる必要がある。このような高温にするためには大きな電流が必要となる。しかし、メモリセルの電流能力は、セルトランジスタの電流能力でリミットされてしまう。従ってメモリデータの書換えのために大電流を必要とする場合は、セルトランジスタの電流能力を高くしなければならない。これを実現しようとするには、セルトランジスタのチャネル幅を大きくする必要が生じる。
しかし、セルトランジスタのチャネル幅を大きくするとメモリセルのサイズが大きくなるために、チップサイズの増大を招きメモリのコストパフォーマンスが落ちてしまう。従って、コストパフォーマンスを落とすことなく小さなメモリセルを実現するためには、少ない書換え電流で相変化を起こさせる必要がある。すなわちヒータ電極の効率の良い発熱と、その熱が外部へ拡散しにくい構造とし、温度が低下することを抑制することが重要課題となる。本発明の目的は、これらの課題に鑑み、小さな電流で効率よく書換え出来る相変化メモリを備えた半導体装置を提供することにある。
本願は上記した課題を解決するため、基本的には下記に記載される技術を採用するものである。またその技術趣旨を逸脱しない範囲で種々変更できる応用技術も、本願に含まれることは言うまでもない。
本発明の半導体装置は、セルトランジスタの1つの拡散層に接続されたコンタクトプラグと、相変化膜に接続されたヒータ電極とを備え、前記コンタクトプラグと前記相変化膜とを接続するバッファプラグをさらに備えたことを特徴とする。
本発明の半導体装置の前記コンタクトプラグ、前記バッファプラグ及び前記ヒータ電極のそれぞれは、別々の層間絶縁膜中に形成され、中心位置がほぼ一致する位置に半導体基板の垂直方向に半導体基板側から前記コンタクトプラグ、前記バッファプラグ及び前記ヒータ電極の順に縦積みされたことを特徴とする。
本発明の半導体装置の前記コンタクトプラグ、前記バッファプラグ及び前記ヒータ電極のそれぞれの直径は、縦積みされた前記コンタクトプラグ、前記バッファプラグ及び前記ヒータ電極の順に小さくなるように形成されたことを特徴とする。
本発明の半導体装置の前記コンタクトプラグ、前記バッファプラグ及び前記ヒータ電極のそれぞれの比抵抗は、縦積みされた前記コンタクトプラグ、前記バッファプラグ及び前記ヒータ電極の順に高くなるように形成されたことを特徴とする。
本発明の半導体装置の前記コンタクトプラグは、W(タングステン)を含むことを特徴とする。
本発明の半導体装置の前記バッファプラグは、CVD法により形成されたTiN(チタンナイトライド)を含むことを特徴とする。
本発明の半導体装置の前記ヒータ電極は、TiN(チタンナイトライド)、TiSiN(チタンシリコンナイトライド)、TiAlN(チタンアルミニュームナイトライド)、C(カーボン)、CN(カーボンナイトライド)、MoN(モリブデンナイトライド)、TaN(タンタルナイトライド)、PtIr(イリジューム白金)、TiCN(チタンカーボンナイトライド)、TiSiC(チタンシリコンカーボン)のうちいずれかを含むことを特徴とする。
本発明の半導体装置の前記ヒータ電極は、その上面から酸素、窒素、カーボン、シリコンのいずれかを供給され、その上部をさらに高い比抵抗としたことを特徴とする。
本発明の相変化メモリにおいて、セルトランジスタの拡散層と相変化膜との間をコンタクトプラグ、バッファプラグ、ヒータ電極の多段構成とする。コンタクトプラグ、バッファプラグ、ヒータ電極のそれぞれは別々の層間絶縁膜中に設けられ、その中心位置はほぼ一致する位置に半導体基板の垂直方向に縦積みされる。コンタクトプラグ、バッファプラグ、ヒータ電極の順に比抵抗は高く、その径は小さくする。ヒータ電極は小さな径で、高抵抗であることから電流密度が大きく、発熱効率がよい。さらにバッファプラグをやや高抵抗とすることで熱拡散を抑制できる。これにより発熱効率を向上させ、データの書換え(相変化)に必要な書換え電流を小さくできる。その結果、セルトランジスタサイズ及びセルサイズの縮小が可能となり、小型で効率よく書換え動作が実施できる相変化メモリを備えた半導体装置が得られる。
本発明の半導体装置について、以下に図4、図5を参照して詳細に説明する。図4には本発明の相変化メモリセルの断面図を示す。図5には本発明の他の相変化メモリセルの断面図を示す。本発明の半導体装置においてはバッファプラグ9を追加し、相変化膜3とドレイン拡散層10間にヒータ電極31と、バッファプラグ9及びコンタクトプラグ8の3段階で接続している。
図4に示すメモリセルは、セルトランジスタ、コンタクトプラグ8、バッファプラグ9、ヒータ電極31、相変化膜3、上部電極4及びGND配線7から構成される。セルトランジスタはドレイン拡散層10、ソース拡散層6、ゲート電極5から構成される。ソース拡散層6はプラグを介してGND配線7に、ゲート電極5はワード線に接続される。ドレイン拡散層10はコンタクトプラグ8と、バッファプラグ9とを経由してヒータ電極31に接続される。さらにヒータ電極31の上面に相変化膜3、相変化膜3の上面に上部電極4が形成されている。上部電極4とGND配線7間に電圧を印加することで、ヒータ電極31との界面の相変化膜3が相変化し、直列の電気抵抗が変化する。このときに相変化が起こる領域を相変化領域2として示す。
本発明のヒータ電極31は、バッファプラグ9の上部に位置している。バッファプラグ9はコンタクトプラグ8の上部に位置している。ヒータ電極31の上面に相変化膜3の層があり、その上に上部電極4が形成されている。上部電極4にパルス電圧を印加することにより、電流は、上部電極4、相変化膜3、ヒータ電極31、バッファプラグ9、コンタクトプラグ8を通り、セルトランジスタを介してGND配線7へ流れる。このとき、ヒータ電極31と相変化膜3の界面で発熱が起こり、この部分の相変化膜3で相変化が起こり、直列の電気抵抗に変化が現れる。
コンタクトプラグ8、バッファプラグ9、ヒータ電極31のそれぞれは別々の層間絶縁膜中に設けられている。その中心位置がほぼ一致する位置に半導体基板の垂直方向に下側からコンタクトプラグ8、バッファプラグ9、ヒータ電極31の順に縦積みされる。コンタクトプラグ8、バッファプラグ9、ヒータ電極31の順に比抵抗は高く、その径は小さくしている。コンタクトプラグ8は、拡散層とのオーミックコンタクトを得る為に、例えばTiを堆積、次にバリヤメタルとなるTiNを堆積、次に埋め込み用のWを堆積している。すなわち、コンタクトプラグ8は、非常に低抵抗な材料で構成されている。
バッファプラグ9は、コンタクトプラグ8を形成する材料よりも抵抗の高い材料を選択する。例えばTiNなどで形成する。一般に抵抗の高い材料は、熱伝導率が小さくなる。このバッファプラグ9をコンタクトプラグ8よりもその径は小さく、抵抗の高い材料で形成することにより、ヒータ電極31で発生した熱を下方向へ逃げにくくする。ヒータ電極31はバッファプラグ9よりもさらに小さな径とし、さらに高抵抗の材料で形成する。小さな径で、高抵抗とすることで電流密度が大きく、発熱効率のよい構成とする。
このようにコンタクトプラグ8とヒータ電極31との中間に、バッファプラグ9を介在させた多段構成とする。多段構成とすることで各層間絶縁膜に開口するホールのアスペクト比が小さくでき最適な径が選択できる。さらに、それぞれの抵抗値を最適に選択することができる。中間に挿入したバッファプラグ9は中間の径で、中間の比抵抗値を有する。バッファプラグ9の熱伝導率が小さいことから、ヒータ電極31と相変化膜3の界面で発生した熱が下側のコンタクトプラグ8へ拡散して逃げてしまうことがなくなる。下側への熱の拡散がなくなり、熱は上側の相変化膜に伝達される。従って、熱効率が向上するので、従来例の構造に比べて、書換えに必要な電流を低減することが出来る。その結果、メモリセルのセルトランジスタの電流能力は小さくても書換えが可能となる。セルトランジスタサイズが小さく、セルサイズの縮小が可能となり、メモリのコストパフォーマンスを向上させることが出来る。
本発明のヒータ電極関係の製造方法を説明する。通常の製造方法により、セルトランジスタ及びGND配線7を形成し、層間絶縁膜を成膜する。層間絶縁膜にドレイン拡散層10を露出されるようにコンタクトホールを開口する。開口されたコンタクトホールを導電膜で埋め込み、コンタクトプラグ8を形成する。コンタクトプラグ8は拡散層とのオーミックコンタクトを得る為に、例えばTi(チタン)を堆積、次にバリヤメタルとなるTiN(チタンナイトライド)を堆積、次に埋め込み用のW(タングステン)を堆積している。堆積した導電膜をCMP(Chemical Mechanical Polishing)法により平坦化する。
このようにコンタクトプラグ8は拡散層との反応を抑え、かつ非常に低い抵抗値となるように形成する。例えば、コンタクトプラグ8のメーン材料であるWの比抵抗は7μΩ・cmであり、Ti,TiNを含めた合成比抵抗は約20μΩ・cmとなる。コンタクトプラグの直径を200nm、深さ600nmとした場合、コンタクトプラグの抵抗は3.8Ωとなる。コンタクトプラグ8の抵抗値は、小さいことが好ましく、10Ω以下がよい。
次に第2の層間絶縁膜を成膜し、この第2の層間絶縁膜にコンタクトプラグ8の上面を露出するようにコンタクトホールを開口する。開口されたコンタクトホールを導電膜で埋め込みバッファプラグ9を形成する。バッファプラグ9の中心位置は、コンタクトプラグ8の中心位置とほぼ一致させるようにする。バッファプラグ9の直径は、コンタクトプラグ8の直径よりも小さくする。バッファプラグ9の材料は、コンタクトプラグ8を形成する材料よりも比抵抗の高い材料を使用する。
バッファプラグ9は、例えばTiNなどで形成する。一般に抵抗の高い材料は、熱伝導率が小さくなる。このバッファプラグ9をコンタクトプラグ8よりも抵抗の高い材料で形成することにより、ヒータ電極31で発生した熱を下方向へ逃げにくくする構造が得られる。例えば、一般的なCVD(Chemical Vapor Deposition)法で形成されるTiNの比抵抗は200〜500μΩ・cmである。バッファプラグ9の直径を100〜120nm、深さ200nmとした場合、バッファプラグ9の抵抗は35〜127Ωとなる。バッファプラグ9は、熱伝導率が小さくするために10Ω以上、200Ω以下とする。
次に第3の層間絶縁膜を成膜し、この第3の層間絶縁膜にバッファプラグ9の上面を露出するようにコンタクトホールを開口する。開口されたコンタクトホールを発熱体となる高比抵抗の導電膜で埋め込みヒータ電極31を形成する。ヒータ電極31の中心位置は、コンタクトプラグ8及びバッファプラグ9の中心位置と一致させるようにする。ヒータ電極31の直径は、バッファプラグ9の直径よりもさらに小さくする。ヒータ電極31の直径を小さくすることで、ヒータ電極に流れる電流密度を大きくすることができる。ヒータ電極31は、バッファプラグ9を形成する材料よりもさらに比抵抗の高い材料を使用する。
例えばヒータ電極は、TiN(チタンナイトライド)、TiSiN(チタンシリコンナイトライド)、TiAlN(チタンアルミニュームナイトライド)、C(カーボン)、CN(カーボンナイトライド)、MoN(モリブデンナイトライド)、TaN(タンタルナイトライド)、PtIr(イリジューム白金)、TiCN(チタンカーボンナイトライド)、TiSiC(チタンシリコンカーボン)のなどの高抵抗材料を使用することができる。
ここでは、バッファプラグ9とヒータ電極31の材料として同じTiNを使用している。この場合にも、TiNの成膜条件を変えることで比抵抗を変えている。Tiの比抵抗としては約42μΩ・cm、TiNの比抵抗としては約200μΩ・cmが一般的な数値として使用されている。しかし、これらの比抵抗は、成膜条件で高くすることができる。例えばTiCl4(四塩化チタン)ガスを使用したCVD(Chemical Vapor Deposition)法によるTiNは、200〜500μΩ・cmの比抵抗が得られる。さらにTi(N(CH3)2)4(テトラキスジメチルアミノチタニウム:TDMAT)ガスを使用したMO−CVD(Metal Organic Chemical Vapor Deposition)法では、さらに高い4500μΩ・cm程度の比抵抗のTiNを得ることができる。
ヒータ電極31の材料として、1000μΩ・cm以上の比抵抗のTiNを使用する。ヒータ電極31の直径を50〜70nm、深さを100〜130nm、比抵抗を1000μΩ・cmとした場合、ヒータ電極の抵抗は260〜660Ωとなる。このように比抵抗で表すと、例えばコンタクトプラグは50μΩ・cmΩ以下、バッファプラグは100μΩ・cm以上、500μΩ・cm以下、ヒータ電極は1000μΩ・cm以上の比抵抗を有する材料を使って形成する。ここで複数の膜を積層した場合の比抵抗値としては、積層膜厚に応じた平均比抵抗値である。
次に相変化膜3と上部電極4を順に堆積する。相変化膜3は材料として例えば、ゲルマニウム(Ge)、アンチモン(Sb)、テルル(Te)、セレン(Se)、ガリウム(Ga)、インジュム(In)のうち少なくともいずれか2つ以上を含む材料を用いることができる。例えば、アンチモン化ガリウム(GaSb)、アンチモン化インジュム(InSb)、セレン化インジュム(InSe),テルル化アンチモン(Sb2Te3)、テルル化ゲルマニウム(GeTe)、Ge2Sb2Te5、InSbTe、GaSeTe、SnSb2Te4、InSbGe等である。また上部電極4はタングステン(W)やアルミニウム(Al)などの導体膜にて形成する。
次に図5を参照して、他のメモリセルの構造を説明する。図5と図4との相違はヒータ電極31の上部の一部をさらに高抵抗な高抵抗部32としたことである。ヒータ電極において最も効率よく発熱してほしい場所は、ヒータ電極と相変化膜の接触領域である。そのために接触するヒータ電極の上部の比抵抗をさらに高くし、高抵抗部32とする。このヒータ電極上部の比抵抗を高くする方法としては、ヒータ電極31を形成した後、ヒータ電極31の上面から、例えば窒素をイオン注入することでヒータ電極31上部の比抵抗をさらに高くできる。ヒータ電極上部の比抵抗を高くする方法としては、イオン注入により窒素(N)、酸素(O)、炭素(C)やシリコン(Si)を注入する方法がある。またプラズマにより酸素や窒素を供給する方法や熱酸化する方法がある。この高抵抗部32は図5に示すようにヒータ電極の上部の一部のみに形成してもよく、あるいはヒータ電極全体としてもよい。
本発明の相変化メモリは、セルトランジスタの拡散層と相変化膜との間をコンタクトプラグ、バッファプラグ、ヒータ電極の多段構成とする。コンタクトプラグ、バッファプラグ、ヒータ電極のそれぞれは別々の層間絶縁膜中に設けられ、その中心位置はほぼ一致する位置に半導体基板の垂直方向に縦積みされる。コンタクトプラグ、バッファプラグ、ヒータ電極の順に比抵抗は高く、その径は小さくする。ヒータ電極は小さな径で、高抵抗であることから電流密度が大きく、発熱効率がよい。さらにバッファプラグをやや高抵抗とすることで熱拡散を抑制できる。これにより発熱効率を向上させ、小さな書換え電流でデータの書換え(相変化)を行うことができる。その結果、セルトランジスタサイズ及びセルサイズの縮小が可能となり、小型で効率よく書換え動作が実施できる相変化メモリを備えた半導体装置が得られる。
以上、実施形態に基づき本発明を具体的に説明したが、本発明は上述の実施形態に制限されるものではなく、その要旨を逸脱しない範囲で種々の変更を施すことができ、これらの変更例も本願に含まれることはいうまでもない。
相変化メモリセルの回路図(A),(B)である。 第1の従来例における相変化メモリセルの断面図である。 第2の従来例における相変化メモリセルの断面図である。 本発明における相変化メモリセルの断面図である。 本発明における他の相変化メモリセルの断面図である。
符号の説明
1、21、31 ヒータ電極
2 相変化領域
3 相変化膜
4 上部電極
5 ゲート電極
6 ソース拡散層
7 GND配線
8 プラグ
9 プラグ
10 ドレイン拡散層
32 高抵抗部

Claims (8)

  1. セルトランジスタの1つの拡散層に接続されたコンタクトプラグと、相変化膜に接続されたヒータ電極とを備え、前記コンタクトプラグと前記相変化膜とを接続するバッファプラグをさらに備えたことを特徴とする半導体装置。
  2. 前記コンタクトプラグ、前記バッファプラグ及び前記ヒータ電極のそれぞれは、別々の層間絶縁膜中に形成され、中心位置がほぼ一致する位置に半導体基板の垂直方向に半導体基板側から前記コンタクトプラグ、前記バッファプラグ及び前記ヒータ電極の順に縦積みされたことを特徴とする請求項1に記載の半導体装置。
  3. 前記コンタクトプラグ、前記バッファプラグ及び前記ヒータ電極のそれぞれの直径は、縦積みされた前記コンタクトプラグ、前記バッファプラグ及び前記ヒータ電極の順に小さくなるように形成されたことを特徴とする請求項2に記載の半導体装置。
  4. 前記コンタクトプラグ、前記バッファプラグ及び前記ヒータ電極のそれぞれの比抵抗は、縦積みされた前記コンタクトプラグ、前記バッファプラグ及び前記ヒータ電極の順に高くなるように形成されたことを特徴とする請求項2に記載の半導体装置。
  5. 前記コンタクトプラグは、W(タングステン)を含むことを特徴とする請求項4に記載の半導体装置。
  6. 前記バッファプラグは、CVD法により形成されたTiN(チタンナイトライド)を含むことを特徴とする請求項4に記載の半導体装置。
  7. 前記ヒータ電極は、TiN(チタンナイトライド)、TiSiN(チタンシリコンナイトライド)、TiAlN(チタンアルミニュームナイトライド)、C(カーボン)、CN(カーボンナイトライド)、MoN(モリブデンナイトライド)、TaN(タンタルナイトライド)、PtIr(イリジューム白金)、TiCN(チタンカーボンナイトライド)、TiSiC(チタンシリコンカーボン)のうちいずれかを含むことを特徴とする請求項4に記載の半導体装置。
  8. 前記ヒータ電極は、その上面から酸素、窒素、カーボン、シリコンのいずれかを供給され、その上部をさらに高い比抵抗としたことを特徴とする請求項7に記載の半導体装置。
JP2006241487A 2006-09-06 2006-09-06 半導体装置 Expired - Fee Related JP4437300B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006241487A JP4437300B2 (ja) 2006-09-06 2006-09-06 半導体装置
US11/847,750 US20080054246A1 (en) 2006-09-06 2007-08-30 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006241487A JP4437300B2 (ja) 2006-09-06 2006-09-06 半導体装置

Publications (2)

Publication Number Publication Date
JP2008066449A true JP2008066449A (ja) 2008-03-21
JP4437300B2 JP4437300B2 (ja) 2010-03-24

Family

ID=39150224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006241487A Expired - Fee Related JP4437300B2 (ja) 2006-09-06 2006-09-06 半導体装置

Country Status (2)

Country Link
US (1) US20080054246A1 (ja)
JP (1) JP4437300B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010010816A1 (ja) * 2008-07-22 2010-01-28 東京エレクトロン株式会社 窒化チタン膜の改質方法及び改質装置
JP2012531740A (ja) * 2009-06-23 2012-12-10 マイクロン テクノロジー, インク. 封入相変化セル構造および方法
CN104103613A (zh) * 2013-04-12 2014-10-15 索尼公司 具有非易失性存储器的集成电路系统及其制造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4965576B2 (ja) * 2007-02-14 2012-07-04 パナソニック株式会社 半導体装置及びその製造方法
KR20100002654A (ko) * 2008-06-30 2010-01-07 주식회사 하이닉스반도체 상변화 메모리 소자 및 그 제조 방법
CN102832342A (zh) * 2012-09-14 2012-12-19 中国科学院上海微系统与信息技术研究所 含有TiSiN材料层的相变存储单元及其制备方法
CN105552217A (zh) * 2014-10-30 2016-05-04 中芯国际集成电路制造(上海)有限公司 相变存储器及其形成方法
US10147876B1 (en) * 2017-08-31 2018-12-04 Sandisk Technologies Llc Phase change memory electrode with multiple thermal interfaces
CN110335941B (zh) * 2019-07-03 2023-08-18 芯盟科技有限公司 相变存储器的结构及其形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100437458B1 (ko) * 2002-05-07 2004-06-23 삼성전자주식회사 상변화 기억 셀들 및 그 제조방법들
US7482616B2 (en) * 2004-05-27 2009-01-27 Samsung Electronics Co., Ltd. Semiconductor devices having phase change memory cells, electronic systems employing the same and methods of fabricating the same
US20070037316A1 (en) * 2005-08-09 2007-02-15 Micron Technology, Inc. Memory cell contact using spacers

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010010816A1 (ja) * 2008-07-22 2010-01-28 東京エレクトロン株式会社 窒化チタン膜の改質方法及び改質装置
JP2010027928A (ja) * 2008-07-22 2010-02-04 Tokyo Electron Ltd 窒化チタン膜の改質方法及び改質装置
JP4636133B2 (ja) * 2008-07-22 2011-02-23 東京エレクトロン株式会社 窒化チタン膜の改質方法及び改質装置
KR101095318B1 (ko) * 2008-07-22 2011-12-16 도쿄엘렉트론가부시키가이샤 질화 티탄막의 개질 방법 및 개질 장치
TWI392026B (zh) * 2008-07-22 2013-04-01 Tokyo Electron Ltd Modification method and modification device of titanium nitride film
US8409961B2 (en) 2008-07-22 2013-04-02 Tokyo Electron Limited Alteration method and alteration apparatus for titanium nitride
JP2012531740A (ja) * 2009-06-23 2012-12-10 マイクロン テクノロジー, インク. 封入相変化セル構造および方法
US8698209B2 (en) 2009-06-23 2014-04-15 Micron Technology, Inc. Encapsulated phase change cell structures and methods
US9064793B2 (en) 2009-06-23 2015-06-23 Micron Technology, Inc. Encapsulated phase change cell structures and methods
CN104103613A (zh) * 2013-04-12 2014-10-15 索尼公司 具有非易失性存储器的集成电路系统及其制造方法
JP2014207451A (ja) * 2013-04-12 2014-10-30 ソニー株式会社 不揮発性メモリを備えた集積回路システム及びその製造方法

Also Published As

Publication number Publication date
US20080054246A1 (en) 2008-03-06
JP4437300B2 (ja) 2010-03-24

Similar Documents

Publication Publication Date Title
JP4437300B2 (ja) 半導体装置
JP2008053494A (ja) 半導体装置及びその製造方法
US9659998B1 (en) Memory having an interlayer insulating structure with different thermal resistance
US7696503B2 (en) Multi-level memory cell having phase change element and asymmetrical thermal boundary
US7768016B2 (en) Carbon diode array for resistivity changing memories
KR100695888B1 (ko) 상변화 기억 소자 및 그 형성 방법
US7888719B2 (en) Semiconductor memory structures
US7476917B2 (en) Phase-changeable memory devices including nitrogen and/or silicon dopants
US8284596B2 (en) Integrated circuit including an array of diodes coupled to a layer of resistance changing material
CN100470823C (zh) 半导体存储器
JP4577694B2 (ja) 不揮発性メモリ素子及びその製造方法
US8415651B2 (en) Phase change memory cell having top and bottom sidewall contacts
JP4437299B2 (ja) 半導体装置及びその製造方法
KR20060120463A (ko) 반도체기억장치 및 그 제조방법
JP2004274055A (ja) 記憶素子のための貯蔵セル、ならびに相変化記憶素子及びその形成方法
US8916845B2 (en) Low operational current phase change memory structures
US8916414B2 (en) Method for making memory cell by melting phase change material in confined space
US8178379B2 (en) Integrated circuit, resistivity changing memory device, memory module, and method of fabricating an integrated circuit
US8039299B2 (en) Method for fabricating an integrated circuit including resistivity changing material having a planarized surface
JP5634002B2 (ja) 相変化型不揮発性メモリ及び半導体装置
KR20030081900A (ko) 상변화 메모리 소자의 제조방법
US7671353B2 (en) Integrated circuit having contact including material between sidewalls
CN111009607B (zh) 可变电阻存储器件
KR20060089401A (ko) 상변화 메모리 소자
US7679074B2 (en) Integrated circuit having multilayer electrode

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081229

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091209

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091217

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140115

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees