JP2008059689A - レーザ駆動回路およびこのレーザ駆動回路を備える光ディスク装置 - Google Patents

Abstract

【課題】製造誤差を示す校正係数を用いて、所定の照射パワーのレーザ光を得るためのレーザ駆動回路への設定値を演算することができるようにする。
【解決手段】本発明に係るレーザ駆動回路１６を備える光ディスク装置１においては、レーザダイオード８がレーザ光を発光し、フロントモニタ・フォトダイオード９が発光されるレーザ光を受光し、受光信号を生成し、レーザ駆動回路１６のＡＰＣ部が、生成された受光信号と、発光されるレーザ光において予め設定された照射パワーに関する目標値とを比較し、目標値に一致するようにレーザダイオード８の駆動を制御し、ＣＰＵ２７は、少なくとも１以上の校正係数を用いて、受光信号を目標値に一致させるための設定値を演算する演算する。
【選択図】 図１

Description

本発明はレーザ駆動回路およびこのレーザ駆動回路を備える光ディスク装置に係り、特に、レーザ光の照射パワーを校正することができるようにしたレーザ駆動回路およびこのレーザ駆動回路を備える光ディスク装置に関する。

従来、記録再生時においてレーザ駆動回路へ一定の値を入力したときに一定の照射パワーとなるように、光ヘッドの組立工程において、照射パワーをモニタするフロントモニタ・フォトダイオードの感度や入射光量などを調整していた。

このような光ヘッドの組立工程における調整方法として、以下のような技術が提案されている（例えば、特許文献１参照）。

特許文献１に提案されている調整方法によれば、レーザダイオードのレーザの消灯時にフロントモニタ・フォトダイオードによりレーザ消灯時のモニタ出力値を測定し、レーザダイオードを駆動する駆動レベルを設定する設定値を所定のデフォルト値に設定してレーザダイオードを駆動するとともに、その設定値をデフォルト値から所定間隔ずつレベル低下させてレーザダイオードを駆動し、フロントモニタ・フォトダイオードのモニタ出力値がレーザ消灯時のモニタ出力値と同等になる時点のレーザダイオードの駆動レベルを設定する基準設定値を検出し、この基準設定値を基準にしてレーザダイオードを駆動する際の設定値を設定する。

これにより、光学ヘッドの生産時の工程検査を省けるとともに、光学ヘッドやレーザ駆動回路のばらつきに対応してレーザダイオードのレーザの照射パワーを補償することができる。
特開２００４−６３０４５号公報

しかしながら、従来の調整方法では、照射パワーの誤差が±５％以下となるように調整を行うため、照射パワーをモニタするフロントモニタ・フォトダイオードの感度や入射光量などの調整に時間がかかってしまうという課題があった。

特に、青色レーザを用いた光ディスク装置では、従来の記録媒体(例えば、ＤＶＤ（Digital Versatile Disc）やＣＤ（Compact Disc）など)との互換性を維持することができるように、それぞれの記録媒体に応じたレーザが必要であり、合計で３波長分のレーザが光ヘッドに搭載されるため、この調整により多くの時間がかかってしまう。

さらに付言すれば、照射パワーの誤差は、レーザダイオードやハーフミラーの製造・取り付けばらつきによるレーザの出射光量に対するフロントモニタ・フォトダイオードへの入射光量比変動、フロントモニタ・フォトダイオードの取り付けばらつきによる受光光量変動、フロントモニタ・フォトダイオードの製造ばらつきによる受光感度変化・出力電圧オフセット、レーザ駆動回路の製造ばらつきによる可変ゲインのゲイン変動、サンプルホール、ピークホールド、および可変ゲイン回路でのオフセット変動などの種々の製造誤差（製造ばらつき）により影響を受ける。従って、従来の調整方法においては、このような種々の製造誤差を１つ１つ調整する必要がある。

例えば、フロントモニタ・フォトダイオードが出力する受光信号の感度変動については、フロントモニタ・フォトダイオードに設けられた感度調整用可変抵抗により光ヘッド組み立て時に調整されていた。しかし、各ＡＰＣ制御用のＤＡ（ディジタルアナログ）変換器にある設定値を入れたときに対物レンズから照射される照射パワーを±５％以下（概ね数%）の変動に抑えなければらないため、ＣＤ・ＤＶＤ・ＨＤ ＤＶＤなどの複数波長の記録媒体に対応して記録再生を行う場合においては、それぞれの波長について調整を行う可変抵抗が必要となり、光ヘッドの小型化が困難となり、その結果、光ヘッド組み立て時における調整コストの増大を招いてしまう。

また、レーザ駆動回路の製造ばらつきによる可変ゲインのゲイン変動、サンプルホール、ピークホールド、および可変ゲイン回路でのオフセット変動、電流源のトランスコンダクタンスの変動などに関して調整を行う場合、製造ばらつきを抑制することにより調整していた。しかし、レーザ駆動回路を１つのＩＣ（Integrated Circuit）にまとめた構成では、製造ばらつきを抑制するために調整が要求される箇所が１つのＩＣ内に多数存在することになり、かえって設計・製造が困難となってしまい、歩留まりの低下に伴うコスト上昇を招いてしまう。

さらに、ＡＰＣループの高精度化を目的としてフロントモニタ・フォトダイオードの受光信号のダイナミックレンジを確保するために、記録時・再生時でフロントモニタ・フォトダイオードの感度を切り替えるようにした場合、感度調整用可変抵抗による感度調整は複数切り替わる感度のうちの１つでのみ調整がされるため、それ以外の感度に切り替えた状態で受光感度ばらつきを抑えるには、フロントモニタ・フォトダイオードにも切り替え前後での感度誤差、出力オフセット誤差の製造ばらつきの抑制が要求され、設計・製造が困難となり、歩留まり低下に伴うコスト上昇を招いてしまう。

このような課題は、特許文献１に提案されている調整方法では、解決することはできない。

本発明は、このような状況に鑑みてなされてものであり、製造誤差を示す校正係数を用いて、所定の照射パワーのレーザ光を得るためのレーザ駆動回路への設定値を演算することができるレーザ駆動回路およびこのレーザ駆動回路を備える光ディスク装置を提供することを目的とする。

本発明のレーザ駆動回路は、上述した課題を解決するために、レーザ光を発光する発光手段と、発光手段により発光されるレーザ光を受光し、受光信号を生成する受光手段と、受光手段により生成された受光信号と、発光手段により発光されるレーザ光において予め設定された照射パワーに関する目標値とを比較し、目標値に一致するように発光手段の駆動を制御する制御手段とを備え、制御手段は、少なくとも１以上の校正係数を用いて演算された受光信号を目標値に一致させるための設定値に基づいて、目標値に一致するように発光手段を制御することを特徴とする。

本発明のレーザ駆動回路を備える光ディスク装置は、上述した課題を解決するために、レーザ駆動回路を備える光ディスク装置において、レーザ駆動回路は、レーザ光を発光する発光手段と、発光手段により発光されるレーザ光を受光し、受光信号を生成する受光手段と、受光手段により生成された受光信号と、発光手段により発光されるレーザ光において予め設定された照射パワーに関する目標値とを比較し、目標値に一致するように発光手段の駆動を制御する制御手段と、少なくとも１以上の校正係数を用いて、受光信号を目標値に一致させるための設定値を演算する演算手段とを備えることを特徴とする。

本発明のレーザ駆動装回路においては、レーザ光が発光され、発光されるレーザ光が受光され、受光信号が生成され、生成された受光信号と、発光されるレーザ光において予め設定された照射パワーに関する目標値とが比較され、目標値に一致するように発光手段の駆動が制御され、制御手段において、少なくとも１以上の校正係数を用いて演算された受光信号を目標値に一致させるための設定値に基づいて、目標値に一致するように発光手段が制御される。

本発明のレーザ駆動回路を備える光ディスク装置においては、レーザ光が発光され、発光されるレーザ光が受光され、受光信号が生成され、生成された受光信号と、発光されるレーザ光において予め設定された照射パワーに関する目標値とが比較され、目標値に一致するように発光手段の駆動が制御され、少なくとも１以上の校正係数を用いて、受光信号を目標値に一致させるための設定値が演算される。

本発明によれば、製造誤差を示す校正係数を用いて、所定の照射パワーのレーザ光を得るためのレーザ駆動回路への設定値を演算することができる。

以下、本発明の実施の形態について、図面を参照しながら説明する。

図１は、本発明に係る光ディスク装置１の構成を表している。

光ディスク装置１は、ＤＶＤ（Digital Versatile Disc）など情報記録媒体としての光ディスク３３に対して情報の記録及び再生を行う。光ディスク３３は、同心円状または螺旋状に溝が刻まれており、溝の凹部をランド、凸部をグルーブと呼び、グループまたはランドの一周をトラックと呼ぶ。ユーザデータは、このトラック（グルーブのみ、またはグルーブおよびランド）に沿って、強度変調されたレーザ光が照射されて記録マークが形成されることにより光ディスク３３上に記録される。データ再生は、記録時より弱いリードパワー(Read Power)のレーザ光をトラックに沿って照射して、トラック上にある記録マークによる反射光強度の変化を検出することにより行われる。記録されたデータの消去は、リードパワーより強いイレースパワー(Erase Power)のレーザ光をトラックに沿って照射し、記録層を結晶化することにより行われる。

光ディスク３３はスピンドルモータ２によって回転駆動される。スピンドルモータ２に付設されたロータリエンコーダ２ａからスピンドルモータ制御回路３に回転角信号が出力される。スピンドルモータ２が１回転すると、回転角信号は例えば５パルス発生する。これにより、スピンドルモータ制御回路３は、ロータリエンコーダ２ａから入力された回転角信号に基づいて、スピンドルモータ２の回転角度および回転数を判定することができる。

光ディスク３３に対する情報の記録または再生は、光ヘッド４によって行われる。光ヘッド４は、ギア１７およびスクリューシャフト１８を介して送りモータ１９と連結されており、この送りモータ１９は送りモータ制御回路２０により制御される。送りモータ１９が送りモータ制御回路２０から供給された送りモータ駆動電流によって回転することで、光ヘッド４が光ディスク３３の半径方向に移動する。

光ヘッド４には、図示しないワイヤあるいは板バネによって支持された対物レンズ５が設けられる。対物レンズ５は駆動コイル７の駆動によりフォーカシング方向（レンズの光軸方向）への移動が可能であり、また、駆動コイル６の駆動によりトラッキング方向（レンズの光軸と直交する方向）への移動が可能である。

レーザ駆動回路１６は、情報記録時（マーク形成時）に、ホスト装置３４からインタフェース回路３２を介して供給される記録データに基づいて、書き込み用信号をレーザダイオード（レーザ発光素子）８に供給する。また、レーザ駆動回路１６は、情報読取り時に、書き込み信号より小さい読取り用信号をレーザダイオード８に供給する。レーザ駆動回路１６の詳細な構成については、図２を用いて後述する。

フロントモニタ・フォトダイオード９は、レーザダイオード８が発生するレーザ光の一部をハーフミラー１０により一定比率だけ分岐し、光量すなわち照射パワーに比例した受光信号を検出し、検出された受光信号をレーザ駆動回路１６に供給する。レーザ駆動回路１６はフロントモニタ・フォトダイオード９から供給された受光信号を取得し、取得された受光信号に基づいて、ＣＰＵ２７により予め設定された再生時のレーザパワー（照射パワー）、記録時のレーザパワー、および消去時のレーザパワーで発光するようにレーザダイオード８を制御する。

レーザダイオード８は、レーザ駆動回路１６から供給される信号に応じてレーザ光を発光する。レーザダイオード８から発光されるレーザ光は、コリメータレンズ１１、ハーフプリズム１２、および対物レンズ５を介して光ディスク３３上に照射される。光ディスク３３からの反射光は、対物レンズ５、ハーフプリズム１２、集光レンズ１３、およびシリンドリカルレンズ１４を介して、光検知器１５に導かれる。

光検知器１５は、例えば４分割の光検知セルからなり、検知信号を生成し、生成された検知信号をＲＦアンプ２１に出力する。ＲＦアンプ２１は、光検知器１５からの検知信号を処理し、ジャストフォーカスからの誤差を示すフォーカスエラー信号（ＦＥ）、レーザ光のビームスポット中心とトラック中心との誤差を示すトラッキングエラー信号（ＴＥ）、および検知信号の全加算信号である再生信号（ＲＦ）を生成し、生成されたフォーカスエラー信号（ＦＥ）、トラッキングエラー信号（ＴＥ）、および再生信号（ＲＦ）をそれぞれフォーカス制御回路２２、トラック制御回路２３、およびデータ再生回路２５に供給する。

フォーカス制御回路２２は、ＲＦアンプ２１から供給されたフォーカスエラー信号（ＦＥ）に応じてフォーカス駆動信号を生成し、生成されたフォーカス駆動信号をフォーカシング方向の駆動コイル６に供給する。これにより、レーザ光が光ディスク３３の記録膜上に常時ジャストフォーカスとなるフォーカスサーボが行われる。

トラック制御回路２３は、ＲＦアンプ２１から供給されたトラッキングエラー信号（ＴＥ）に応じてトラック駆動信号を生成し、生成されたトラック駆動信号をトラッキング方向の駆動コイル７に供給する。これにより、レーザ光が光ディスク３３上に形成されたトラック上を常にトレースするトラッキングサーボが行われる。

このようなフォーカスサーボおよびトラッキングサーボがなされることで、光検知器１５（各光検知セル）からの検知信号の全加算信号である再生信号（ＲＦ）には、記録情報に対応して光ディスク３３のトラック上に形成されたピットなどからの反射光の変化が反映される。この再生信号は、データ再生回路２５に供給される。データ再生回路２５は、ＰＬＬ（Phase Locked Loop）回路２４からの再生用クロック信号に基づき、記録データを再生する。

なお、トラック制御回路２３によって対物レンズ５が制御されているとき、送りモータ１９は、送りモータ制御回路２０により、対物レンズ５が光ヘッド４内の所定の場所に位置するように制御される。

スピンドルモータ制御回路３、レーザ駆動回路１６、送りモータ制御回路２０、フォーカス制御回路２２、トラック制御回路２３、ＰＬＬ回路２４、データ再生回路２５、エラー訂正回路３１などは、バス２６を介してＣＰＵ（Central Processing Unit）２７によって制御される。ＣＰＵ２７は、インタフェース回路３２を介してホスト装置３４から極給される動作コマンドに従い、ＲＯＭ（Read Only Memory）２９に記憶されているアプリケーションプログラムからＲＡＭ（Random Access Memory）２８にロードされた各種のアプリケーションプログラムに従って各種の処理を実行するとともに、種々の制御信号を生成し、各部に供給することにより光ディスク装置１を統括的に制御する。また、ＣＰＵ２７は、不揮発メモリＮＶ−ＲＡＭ３０に記憶された光ディスク装置１毎のパラメータなどを適宜参照する。

図２は、図１のレーザ駆動回路１６の内部の回路構成を表している。

このレーザ駆動回路１６は大きく分けると３つの部からなり、記録クロックと記録データから記録波形を生成しそれに対応した電流源の切り替えを行う波形生成部、記録・再生時にＣＰＵ２７から指令された照射パワーになるようレーザダイオード８への電流を制御するＡＰＣ制御部、および信号バス２６からの制御信号を解釈しレーザ駆動回路１６の制御を行う制御部に分けられる。

まず、波形生成部は、例えばＰＬＬ回路４８および変調回路４９などから構成される。ＰＬＬ回路４８は、信号バス２６を介して記録クロックを取得し、取得された記録クロックを用いて変調回路４９に必要なタイミング信号を生成する。変調回路４９は、信号バス２６を介して取得された記録データを解釈し、内部バス４２を介してＣＰＵ２７から供給された制御信号に従って記録波形を生成し、各電流源（電流源７６、７７、および７９のいずれか）のＯＮ/ＯＦＦを示す電流源制御信号（ＰＥＡＫ電流源制御信号、ＥＲＡＳＥ電流源制御信号、およびＢＯＴＴＯＭ電流源制御信号）に分解する。分解された３つの電流源制御信号は、それぞれ、PEAK SW８０、ERASE SW８１、およびBOTTOM SW８３へ接続され、それに従って各電流源（電流源７６、７７、および７９のいずれか）がＯＮ/ＯＦＦされることにより、レーザダイオード８に供給されるＬＤ駆動電流の強弱が発生され、記録時において照射パワーの強度変調が実行される。なお、READ SW８２は、主に再生時のみＯＮになる電流源のスイッチであり、信号バス２６からの制御信号に含まれる記録・再生切り替え信号により制御回路５０がＯＮ/ＯＦＦを行う。

次に、ＡＰＣ制御部は、ＰＥＡＫ、ＥＲＡＳＥ、およびＲＥＡＤのそれぞれに同様な構成を有しており、ここではＥＲＡＳＥのみについて説明する。

ＥＲＡＳＥのＡＰＣ制御部においては、フロントモニタ・フォトダイオード９からの受光信号と、信号バス２６を介してＣＰＵ２７から供給された制御信号に含まれるＥＲＡＳＥ照射パワー情報によって予め設定されたERASE APC DAC５６の出力を比較アンプ６２により比較して、ERASE SW８１がＯＮしているときの照射パワーが、ＥＲＡＳＥ照射パワー情報によって予め設定されたＥＲＡＳＥ照射パワーに一致するように電流源７７を制御する。

記録時には、各電流源（電流源７６乃至７９のいずれか）が高速にＯＮ/ＯＦＦしているので、ＥＲＡＳＥ照射パワーがレーザダイオード８から出射されたときのフロントモニタ・フォトダイオード９の出力が比較アンプ６２に入力されるように、サンプルホールド回路Ｓ／Ｈ４５によって、ＥＲＡＳＥ照射パワーがレーザダイオード８から出射されたときだけフロントモニタ・フォトダイオード９の出力が取り込まれ、それ以外のときは保持される。

また、記録媒体によってＥＲＡＳＥ照射パワーはＰＥＡＫ照射パワーの大きさが１／１０倍以下になることがあり、フロントモニタ・フォトダイオード９が最大のＰＥＡＫ照射パワー時に飽和しないように光量―電圧校正係数(受光感度)が調整されたときに、比較アンプ６２への入力電圧やERASE APC DAC５６への設定値が小さくなり過ぎることがあるため、ゲイン切り替えＳＷ５１を設けるようにする。これにより、記録媒体の種類によってＣＰＵ２７が判断した適切な設定値が設定される。

ＣＢＷ６８は、制御帯域の調整用時定数コンデンサである。このＣＢＷ６８には電流源７７への指令電圧が蓄積されるため、ＡＰＣの立ち上がりでの過渡変動を小さくするように、適切な電流値に相当する電圧値をＣＰＵ２７により演算してその演算値をフィードフォワード的に与える使い方が可能である。フィードフォワードを実現するために、ホールドＳＷ６５および充電ＳＷ７１が設けられる。

代表的な使用例としては、まず、記録を行っていないときにホールドＳＷ６５を開放し、適切な電流値に相当する電圧値をＣＰＵ２７により演算し、その演算値を信号バス２６からの制御信号により内部バス４２を経由してERASE ACC DAC５７に設定する。次に、充電ＳＷ７１を閉じて、ＣＢＷ６８に指令電圧を蓄積する。その後、記録が開始されてＡＰＣが始まると同時に、ホールドＳＷ６５を閉じて充電ＳＷ７１を開放することにより、蓄積された電圧分による電流と本来のＥＲＡＳＥ照射パワーを出力するために必要な電流の差分だけが比較アンプ６２により補償されるので、過渡変動が許容照射パワー誤差範囲内に収まる時間を短縮することができる。

切り替えＳＷ７４は、照射パワーの制御をフィードバックループにより行う(ＡＰＣ制御)か、あるいは、適切な電流値に相当する電圧値をＣＰＵ２７により演算して行うか(ＡＣＣ制御)の選択を切り替えるためのスイッチであり、状況に応じてＣＰＵ２７によって切り替えが判断され、内部バス４２を経由して信号バス２６から供給されるＣＰＵ２７からの制御信号に基づいて制御回路５０により制御される。このような構成のＡＰＣ部の動作に関しては、特願Ｐ２００６−１５２７５８により詳述されている。

さらに、制御部は、主としてＣＰＵ２７により判断された制御信号を各動作要素に伝える役割をしており、インタフェース回路４１、内部バス４２、および制御回路５０より構成される。

光ディスク装置１がＣＤ・ＤＶＤ・ＨＤ ＤＶＤなどの複数の記録媒体に対応して記録再生を行う場合、フロントモニタ・フォトダイオード９は、幅広い波長や受光光量変化に対応する必要がある。そのため、フロントモニタ・フォトダイオード９には、受光感度を制御する受光感度制御信号が供給される。この受光感度制御信号は、ＣＰＵ２７によって切り替えが判断されて生成され、内部バス４２を経由して信号バス２６からフロントモニタ・フォトダイオード９に供給されるほかに、信号バス２６からの制御信号に含まれる記録・再生切り替え信号に連動させて、ＣＰＵ２７により生成された受光感度制御信号をインタフェース回路４１により変化させてフロントモニタ・フォトダイオード９に出力させるようにしてもよい。

なお、図１に示される光ディスク装置１においては、記録速度向上に伴い記録波形品質を確保するために、レーザ駆動回路１６が１つのＩＣにまとめられて光ヘッド４上に搭載されるようにしているが、このような場合に限られず、電流源７６乃至７９、PEAK SW８０、ERASE SW８１、READ SW８２、およびBOTTOM SW８３相当を光ヘッド４に上に搭載し、その他の構成を光ヘッド４の外に配置するようにしてもよい。

また、図１および２に示されるように、レーザ駆動回路１６に接続されるレーザダイオード８は１つであるが、光ディスク装置がＣＤ・ＤＶＤ・ＨＤ ＤＶＤなど複数の記録媒体に対応して記録再生を行う場合には、レーザ駆動回路１６に複数のレーザダイオード８が取り付けられるようにしてもよく、このような場合にであっても、一度に発光するレーザダイオード８は１つだけであるため、複数のレーザダイオード８を駆動するレーザ駆動回路１６であっても動作している部分だけに着目すれば単一のレーザダイオード８を駆動するときと同様である。

ところで、従来の調整方法では、照射パワーの誤差が±５％以下となるように行うため、照射パワーをモニタするフロントモニタ・フォトダイオードの感度や入射光量などの調整に時間がかかってしまう。

すなわち、照射パワーの誤差は、レーザダイオードやハーフミラーの製造・取り付けばらつきによるレーザの出射光量に対するフロントモニタ・フォトダイオードへの入射光量比変動、フロントモニタ・フォトダイオードの取り付けばらつきによる受光光量変動、フロントモニタ・フォトダイオードの製造ばらつきによる受光感度変化・出力電圧オフセット、レーザ駆動回路の製造ばらつきによる可変ゲインのゲイン変動、サンプルホール、ピークホールド、および可変ゲイン回路でのオフセット変動などの種々の製造誤差（製造ばらつき）により影響を受ける。従って、従来の調整方法においては、このような種々の製造誤差を１つ１つ調整する必要がある。

例えば、フロントモニタ・フォトダイオードが出力する受光信号の感度変動については、フロントモニタ・フォトダイオードに設けられた感度調整用可変抵抗により光ヘッド組み立て時に調整されていた。しかし、各ＡＰＣ制御用のＤＡ（ディジタルアナログ）変換器にある設定値を入れたときに対物レンズから照射される照射パワーを±５％以下（概ね数%）の変動に抑えなければらないため、ＣＤ・ＤＶＤ・ＨＤ ＤＶＤなどの複数波長の記録媒体に対応して記録再生を行う場合においては、それぞれの波長について調整を行う可変抵抗が必要となり、光ヘッドの小型化が困難となり、その結果、光ヘッド組み立て時における調整コストの増大を招いてしまう。

また、レーザ駆動回路の製造ばらつきによる可変ゲインのゲイン変動、サンプルホール、ピークホールド、および可変ゲイン回路でのオフセット変動、電流源のトランスコンダクタンスの変動などに関して調整を行う場合、製造ばらつきを抑制することにより調整していた。しかし、レーザ駆動回路を１つのＩＣ（Integrated Circuit）にまとめた構成では、製造ばらつきを抑制するために調整が要求される箇所が１つのＩＣ内に多数存在することになり、かえって設計・製造が困難となってしまい、歩留まりの低下に伴うコスト上昇を招いてしまう。

さらに、ＡＰＣループの高精度化を目的としてフロントモニタ・フォトダイオードの受光信号のダイナミックレンジを確保するために、記録時・再生時でフロントモニタ・フォトダイオードの感度を切り替えるようにした場合、感度調整用可変抵抗による感度調整は複数切り替わる感度のうちの１つでのみ調整がされるため、それ以外の感度に切り替えた状態で受光感度ばらつきを抑えるには、フロントモニタ・フォトダイオードにも切り替え前後での感度誤差、出力オフセット誤差の製造ばらつきの抑制が要求され、設計・製造が困難となり、歩留まり低下に伴うコスト上昇を招いてしまう。

また、記録再生時において照射パワーの制御（ＡＰＣ制御やＡＣＣ制御など）を行う場合にも、このような種々の製造誤差により影響を受ける。

そこで、取り付けや素子の製造誤差によるフロントモニタの感度ずれを調整するのではなく、これらの製造誤差自体を光ヘッド４の組立時やドライブ組立時に予め計測し、計測された製造誤差を示す校正係数を算出し、その後、記録再生時に、この校正係数を用いて、所定の照射パワーのレーザ光を得るためのレーザ駆動回路内部への指令値を演算する。これにより、記録再生時に、取り付けや素子の製造誤差によるフロントモニタの感度ずれを適宜校正することが可能となる。従って、光ヘッド４の組み立てた工程やドライブ組立工程などにおける工程時間の均質化と簡略化が図られ、また、従来の一点での調整から複数点での測定となったことにより、素子ばらつきによるオフセット・傾き誤差の影響も同時に除去でき、部品に要求される精度が緩和され、歩留まり向上やコスト削減が可能となる。以下、校正係数を用いた指令値演算方法を説明する前に、まず、各校正係数の算出方法について説明する。

図３は、本発明に係るパワー校正装置９１の構成を表している。

図３に示されるように、パワー構成装置９１は、第１の校正係数を算出するホストコンピュータ９２、光ヘッド４の対物レンズ５から照射されるレーザ光の照射パワー（強度）を測定するパワーメータ９３、光ヘッド４とホストコンピュータ９２を接続するためのインタフェース回路９４、および算出された第１の校正係数を表示する表示装置９５により構成される。

なお、光ヘッド４の詳細な内部の構成については、図１および２の構成と同様であり、その説明は繰り返しになるので省略する。

ホストコンピュータ９２は、例えばＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）、およびＨＤＤ（Hard Disc Drive）などにより構成される記憶部などからなり、ＣＰＵは、ＲＯＭに記憶されているプログラムまたは記憶部からＲＡＭにロードされた各種のアプリケーションプログラムに従って各種の処理を実行するとともに、種々の制御信号を生成し、各部に供給することによりパワー校正装置９１を統括的に制御する。ＲＡＭは、ＣＰＵが各種の処理を実行する上において必要なデータなどを適宜記憶する。

光ヘッド４は、第１の校正係数算出処理の実施時にインタフェース回路９４を介してホストコンピュータ９２に接続される。パワーメータ９３は、光ヘッド４の対物レンズ５から照射されるレーザ光の照射パワー（強度）を測定し、その測定値をホストコンピュータ９２に出力する。表示装置９５は、ホストコンピュータ９２においてプログラムにより実行・制御されるパワー校正の状態をオペレータに表示する。

図４のフローチャートを参照して、パワー校正装置９１における第１の校正係数算出処理について説明する。この第１の校正係数算出処理は、光ヘッド組立工程において、オペレータによりパワー校正装置９１の図示せぬ入力部が操作され、第１の校正係数算出処理を開始するとの指示がなされることにより開始される。なお、図４のフローチャートを用いて説明する第１の校正係数算出処理においては、主に再生時に使用される電流源７８を用いた場合について説明する。

ステップＳ１において、ホストコンピュータ９２は、光ヘッド４内のレーザダイオード８とレーザ駆動回路１６に対して、電流源７８を使用してレーザダイオード８からレーザ光を照射させるために必要な初期設定をする。

ステップＳ２において、ホストコンピュータ９２は、READ APC DAC５８にＤＡＣ設定値として設定値Ｓ_Ｒ１を設定させるためのREAD APC DAC設定制御信号を生成し、生成されたREAD APC DAC設定制御信号をインタフェース回路９４を介して光ヘッド４に出力する。

光ヘッド４は、ホストコンピュータ９２から入力されたREAD APC DAC設定制御信号に基づいて、READ APC DAC５８にＤＡＣ設定値として設定値Ｓ_Ｒ１を設定する。

ステップＳ３において、光ヘッド４のレーザ駆動回路１６は、ホストコンピュータ９２の制御に従い、設定された設定値Ｓ_Ｒ１を用いて生成されたＬＤ駆動電流をレーザダイオード８に供給する。光ヘッド４のレーザダイオード８は、レーザ駆動回路１６から供給されたＬＤ駆動電流を用いてレーザ光を対物レンズ５を介して発光し、パワーメータ９３に照射する。

ステップＳ４において、パワーメータ９３は、レーザダイオード８から照射されたレーザ光の照射パワーを測定し、その測定された照射パワーＹ_Ｒ１をホストコンピュータ９２に供給する。

ステップＳ５において、ホストコンピュータ９２は、パワーメータ９３から供給された照射パワーＹ_Ｒ１を取得する。

ここで、光ヘッド４のレーザダイオード８からレーザ光が発光されると、光ヘッド４のフロントモニタ・フォトダイオード９は、レーザダイオード８が発生するレーザ光の一部をハーフミラー１０により一定比率だけ分岐し、光量すなわち照射パワーに比例した受光信号を検出し、検出された受光信号をレーザ駆動回路１６に供給する。光ヘッド４のレーザ駆動回路１６は、フロントモニタ・フォトダイオード９から供給された受光信号を取得し、ＬＰＦ４３およびＳ／Ｈ４６を介してＡＤＣ４７で取得された受光信号をＡＤ（アナログディジタル）変換し、変換後のＡＤ変換値Ｘ_Ｒ１をインタフェース回路９４を介してホストコンピュータ９２に供給する。

ステップＳ６において、ホストコンピュータ９２は、光ヘッド４からインタフェース回路９４を介して供給されたＡＤ変換値Ｘ_Ｒ１を取得する。

次に、ステップＳ７において、ホストコンピュータ９２は、同様に、READ APC DAC５８にＤＡＣ設定値として設定値Ｓ_Ｒ２を設定させるためのREAD APC DAC設定制御信号を生成し、生成されたREAD APC DAC設定制御信号をインタフェース回路９４を介して光ヘッド４に出力する。

光ヘッド４は、ホストコンピュータ９２から入力されたREAD APC DAC設定制御信号に基づいて、READ APC DAC５８にＤＡＣ設定値として設定値Ｓ_Ｒ２を設定する。

ステップＳ８において、光ヘッド４のレーザ駆動回路１６は、設定された設定値Ｓ_Ｒ１を用いて生成されたＬＤ駆動電流をレーザダイオード８に供給する。光ヘッド４のレーザダイオード８は、レーザ駆動回路１６から供給されたＬＤ駆動電流を用いてレーザ光を対物レンズ５を介して発光し、パワーメータ９３に照射する。

ステップＳ９において、パワーメータ９３は、レーザダイオード８から照射されたレーザ光の照射パワーを測定し、その測定された照射パワーＹ_Ｒ２をホストコンピュータ９２に供給する。

ステップＳ１０において、ホストコンピュータ９２は、パワーメータ９３から供給された照射パワーＹ_Ｒ２を取得する。ステップＳ１１において、ホストコンピュータ９２は、光ヘッド４からインタフェース回路９４を介して供給されたＡＤ変換値Ｘ_Ｒ２を取得する。

ステップＳ１２において、ホストコンピュータ９２は、READ APC DAC５８にＤＡＣ設定値として設定値Ｓ_Ｒ１を設定させ場合に取得された照射パワーＹ_Ｒ１およびＡＤ変換値Ｘ_Ｒ１と、READ APC DAC５８にＤＡＣ設定値として設定値Ｓ_Ｒ１を設定させ場合に取得された照射パワーＹ_Ｒ１およびＡＤ変換値Ｘ_Ｒ１とを用いて、図５に示されるように照射パワーＹ_ＲとＡＤ変換値Ｘ_Ｒの関係を直線で近似し、その傾きα_ｒ［mW/digit］と切片β_ｒ[digit]を第１の校正係数として算出する。

ステップＳ１３において、ホストコンピュータ９２は、第１の校正係数の算出結果を表示装置９５に表示させる。表示装置９５は、ホストコンピュータ９２の制御に従い、第１の校正係数の算出結果を表示する。これにより、オペレータは、パワー校正対象である光ヘッド４の第１の校正係数の算出結果を知ることができる。

なお、図４のフローチャートを用いて説明した第１の校正係数算出処理においては、比較アンプ６３を使用して自動パワー制御(ＡＰＣ制御)を実行してレーザダイオード８から照射させることになっているが、切り替えＳＷ７５をREAD ACC DAC５９側としてREAD ACC DAC５９の値を変化させて、定電流制御(ＡＣＣ制御)によりレーザダイオード８から照射させるようにしてもよい。

また、図４のフローチャートを用いて説明した第１の校正係数算出処理においては、直線近似のため２点での照射パワーとＡＤ変換値を取得するようにしているが、２点よりも多い複数点を取得して最小２乗近似法により校正係数を算出するようにしてもよい。これにより、観測雑音の影響を抑えることができる。

ここで、フロントモニタ・フォトダイオード９は切り欠き部へのはめ込みなどにより特別の位置調整無しに取り付けられるため、主に機械加工精度による位置ずれに起因する光軸ずれなどが生じる。このような光軸ずれは、レーザダイオード８の照射パワーとフロントモニタ・フォトダイオード９の受光光量比変動を引き起こすが、第１の校正係数算出処理により算出された第１の校正係数を用いることで、このような受光光量比変動を補正（校正）することができる。

しかし、光ヘッド４の光学・機構設計によっては位置調整などの光学的・機械的な調整をしないと、レーザダイオード８の照射パワーとフロントモニタ・フォトダイオード９の受光光量比変動が１００％を超えてしまう場合がある。このような場合、ＡＤＣ４７の入力範囲を超えたり、またはＡＤ変換値が著しく小さくなってしまい、実効的な分解能が低下してしまう。

そこで、図６［Ａ］に示されるように、フロントモニタ・フォトダイオード９に感度調整用可変抵抗ＶＲ９６を設け、これにより感度調整を行う。感度調整用可変抵抗ＶＲ９６による感度調整は、図３のパワー校正装置９１における第１の校正係数算出処理に先立って行われ、ある対物レンズ５からの照射パワーの時にフロントモニタ・フォトダイオード９の出力が所定の範囲に収まるように調整される。このときの調整は、後に記録・再生時に校正係数を用いた校正を行うので、調整後の許容誤差範囲が必要な照射パワー精度よりも緩和されるため、従来に比べて調整に必要な手間を省くことができる。

この調整は、オペレータが表示装置９５に表示されたAD変換値を見ながら行われるようにしてもよいし、また、感度調整用可変抵抗ＶＲ９６を電子的に抵抗値が可変な素子にして、ホストコンピュータ９２により制御して調整するようにしてよい。さらに、ＡＤＣ４７によるＡＤ変換値ではなく、フロントモニタ・フォトダイオード９の出力を光ヘッド４の外に設けた電圧計により計測し、その計測値の出力が許容範囲になるようにして調整してもよい。また、複数の波長に対応した光ヘッド４では感度調整用可変抵抗ＶＲ９６はそれぞれの波長ごとに設けるようにしてもよいし、いくつかの波長に対して１つの感度調整用可変抵抗ＶＲ９６を設けるようにしてもよい。

なお、図４のフローチャートを用いて説明する第１の校正係数算出処理においては、主に再生時に使用される電流源７８を用いた場合について説明したが、記録時に使用される電流源８０や電流源８１などを使用した場合においても、それぞれ系のもつオフセットや可変ゲインＳＷ５１のゲインばらつきなどの影響があるため、同様に第１の校正係数算出処理が実行される。

特に、フロントモニタ・フォトダイオード９を制御して記録時と再生時で感度を切り替えたり、記録媒体によって異なる照射パワーに対応して可変ゲインＳＷ５１を切り替えて使用する場合には、それぞれの場合について個別の第１の校正係数を算出する必要がある。いずれの場合にも、ＡＤ変換値と光ヘッド４の対物レンズ５からの照射パワーの関係を直線で近似し、その傾きα_ｒ［mW/digit］と切片β_ｒ[digit]を第１の校正係数として算出する。

ところで、第１の校正係数算出処理により算出された校正係数は、例えば図４［Ｂ］に示されるような光ヘッド４内の不揮発性メモリであるＮＶ−ＲＡＭ９７に記憶させたり、あるいは、光ヘッド４の組み立てと光ディスク装置１への組み付けが離れた場所で行われるとき場合には、これらの値を光ヘッド４ごとに分別して関連付けて保持（記憶）しておき、ドライブ組み付け時に光ディスク装置１に予め記憶されている所望の光ヘッド４の第１の校正係数のセット（傾きα_ｒと切片β_ｒ）を逐次転送させたりする。

勿論、取得された第１の校正係数を例えば２次元バーコード（いわゆるＱＲコードなど）に変換して光ヘッド４などに添付するようにしてもよい。また、ホストコンピュータ９２によって例えばＨＤＤなどの内部記録媒体に製造番号とともに記録させて、通信または可搬型の外部記録媒体を用いて、光ヘッド４の光ディスク装置１への組み込み時にホスト装置３４からインタフェース回路３２を介して不揮発メモリＮＶ―ＲＡＭ３０に記憶させるようにしてもよい。

しかし、可変ゲインＳＷ５１には図２では４つの選択肢があり、例えばフロントモニタ・フォトダイオード９の感度設定が２モードで、記録媒体の種類に対応した波長ごとに３セットの第１の校正係数を保持しようとすれば、それだけで２４組の傾きと切片を光ヘッド４に記憶しなければならず、記憶（記録）容量を増大させ、コストの上昇につながってしまう。

そこで、特に電流源７７を使用した場合における第１の校正係数の取得においては、可変ゲインＳＷ５１を経由したフロントモニタ・フォトダイオード９の出力をＡＤＣ４７で観測するのではなく、可変ゲインＳＷ５２を経由したフロントモニタ・フォトダイオード９の出力をＡＤＣ４７で観測する。この場合、可変ゲインＳＷ５２は記録時に使用する可変ゲインＳＷ５１の設定範囲の中心付近、例えば図２の例では×４モードだけで第１の校正係数を算出して取得する。ＡＤＣ入力切替ＳＷ５３により選択されるＡＤＣ４７の入力を可変ゲインＳＷ５２の直後とすると、可変ゲインＳＷ５１と可変ゲインＳＷ５２は独立に設定可能となるので、光ディスク装置１の組み込み後に、同様にして照射パワーでの可変ゲインＳＷ５１と可変ゲインＳＷ５２のそれぞれの出力をＡＤＣ入力切替ＳＷ５３で切り替えてＡＤＣ４７で測定して第１の校正係数を取得できる。

このようにすれば、光ヘッド４の第１の校正係数取得時において可変ゲインＳＷ５２で切り替え可能な全ゲインについて算出処理を行う必要はなく、例えばフロントモニタ・フォトダイオード９の感度設定が２モード、可変ゲインＳＷで１モード、記録媒体の種類に応じた波長ごとに３セットの第１の校正係数を取得するだけでよくなり、記憶すべき校正係数の組が４分の１に低減させることができ、第１の校正係数の記録場所を削減し、測定回数の減少による工程時間の短縮が図ることができる。

ところで、種々の製造誤差を示す校正係数を用いて、所定の照射パワーのレーザ光を得るためのレーザ駆動回路内部への指令値を演算するためには、ＡＤ変換値と光ヘッド４の対物レンズ５からの照射パワーの関係から導かれる第１の校正係数だけでなく、PEAK APC DAC５４、ERASE APC DAC５６、またはREAD APC DAC５８の設定値と光ヘッド４の対物レンズ５からの照射パワーの関係から導かれる第２の校正係数を算出する必要がある。

そこで、図４のフローチャートを用いて説明した第１の校正係数算出処理により算出された、ＡＤ変換値と光ヘッド４の対物レンズ５からの照射パワーの関係から導かれる第１の校正係数を用いて、PEAK APC DAC５４、ERASE APC DAC５６、およびREAD APC DAC５８の設定値と光ヘッド４の対物レンズ５からの照射パワーの関係から導かれる第２の校正係数を算出する。以下、この第２の校正係数算出処理について説明する。

図７のフローチャートを参照して、図１の光ディスク装置１における第２の校正係数算出処理について説明する。この第２の校正係数算出処理は、光ヘッド４が光ディスク装置１に組み込まれた後に、オペレータによりホスト装置３４の図示せぬ入力部が操作され、第２の校正係数算出処理を開始するとの指示がなされることにより開始される。

なお、第２の校正係数算出処理が実行される前に、第１の校正係数算出処理により算出された第１の校正係数を、光ディスク装置１の不揮発メモリであるＮＶ−ＲＡＭ３０に記憶（格納）させておく。第１の校正係数が光ヘッド４内のＮＶ−ＲＡＭ９７（図６［Ｂ］）にすでに記憶されている場合、ＣＰＵ２７により記憶されている第１の校正係数を読み出し、読み出された第１の校正係数を光ディスク装置１側の不揮発メモリであるＮＶ−ＲＡＭ３０に記憶（格納）させる。その他の例えば外部記録媒体などに第１の校正係数が記憶（保持）されている場合、ホスト装置３４からインタフェース回路３３を通してＮＶ−ＲＡＭ３０に記憶させる。

ステップＳ２１において、ＣＰＵ２７は、光ヘッド４内のレーザダイオード８とレーザ駆動回路１６に対して、電流源７８を使用してレーザダイオード８からレーザ光を照射させるために必要な初期設定をする。

ステップＳ２２において、ＣＰＵ２７は、READ APC DAC５８にＤＡＣ設定値として設定値Ｓ_Ｒ１を設定させるためのREAD APC DAC設定制御信号を生成し、生成されたREAD APC DAC設定制御信号を信号バス２６を介して光ヘッド４に供給する。

光ヘッド４は、ＣＰＵ２７から供給されたREAD APC DAC設定制御信号に基づいて、READ APC DAC５８にＤＡＣ設定値として設定値Ｓ_Ｒ１を設定する。

ステップＳ２３において、光ヘッド４のレーザ駆動回路１６は、ＣＰＵ２７の制御に従い、設定された設定値Ｓ_Ｒ１を用いて生成されたＬＤ駆動電流をレーザダイオード８に供給する。光ヘッド４のレーザダイオード８は、レーザ駆動回路１６から供給されたＬＤ駆動電流を用いてレーザ光を対物レンズ５を介して発光して照射する。

ステップＳ２４において、光ヘッド４のフロントモニタ・フォトダイオード９は、レーザダイオード８が発生するレーザ光の一部をハーフミラー１０により一定比率だけ分岐し、光量すなわち照射パワーに比例した受光信号を検出し、検出された受光信号をレーザ駆動回路１６に供給する。光ヘッド４のレーザ駆動回路１６は、フロントモニタ・フォトダイオード９から供給された受光信号を取得し、ＬＰＦ４３およびＳ／Ｈ４６を介してＡＤＣ４７で取得された受光信号をＡＤ（アナログディジタル）変換し、変換後のＡＤ変換値Ｘ_Ｒ１を信号バス２６を介してＣＰＵ２７に供給する。

ＣＰＵ２７は、光ヘッド４から信号バス２６を介して供給されたＡＤ変換値Ｘ_Ｒ１を取得する。

ステップＳ２５において、ＣＰＵ２７は、ＮＶ−ＲＡＭ３０に予め記憶されている第１の校正係数を読み出す。ステップＳ２６において、ＣＰＵ２７は、読み出された第１の校正係数から導出され照射パワーＹ_Ｒ１とＡＤ変換値Ｘ_Ｒ１との関係式（Ｙ_Ｒ１＝α_ｒ×Ｘ_Ｒ１＋β_ｒ）から、取得されたＡＤ変換値Ｘ_Ｒ１を用いて照射パワーＹ_Ｒ１を算出する。

ステップＳ２６において、ＣＰＵ２７は、READ APC DAC５８にＤＡＣ設定値として設定値Ｓ_Ｒ２を設定させるためのREAD APC DAC設定制御信号を生成し、生成されたREAD APC DAC設定制御信号を信号バス２６を介して光ヘッド４に供給する。

光ヘッド４は、ＣＰＵ２７から供給されたREAD APC DAC設定制御信号に基づいて、READ APC DAC５８にＤＡＣ設定値として設定値Ｓ_Ｒ２を設定する。

ステップＳ２７において、光ヘッド４のレーザ駆動回路１６は、ＣＰＵ２７の制御に従い、設定された設定値Ｓ_Ｒ２を用いて生成されたＬＤ駆動電流をレーザダイオード８に供給する。光ヘッド４のレーザダイオード８は、レーザ駆動回路１６から供給されたＬＤ駆動電流を用いてレーザ光を対物レンズ５を介して発光して照射する。

ステップＳ２８において、光ヘッド４のフロントモニタ・フォトダイオード９は、レーザダイオード８が発生するレーザ光の一部をハーフミラー１０により一定比率だけ分岐し、光量すなわち照射パワーに比例した受光信号を検出し、検出された受光信号をレーザ駆動回路１６に供給する。光ヘッド４のレーザ駆動回路１６は、フロントモニタ・フォトダイオード９から供給された受光信号を取得し、ＬＰＦ４３およびＳ／Ｈ４６を介してＡＤＣ４７で取得された受光信号をＡＤ（アナログディジタル）変換し、変換後のＡＤ変換値Ｘ_Ｒ２を信号バス２６を介してＣＰＵ２７に供給する。

ＣＰＵ２７は、光ヘッド４から信号バス２６を介して供給されたＡＤ変換値Ｘ_Ｒ２を取得する。

ステップＳ２９において、ＣＰＵ２７は、ＮＶ−ＲＡＭ３０に予め記憶されている校正係数を読み出す。ステップＳ３０において、ＣＰＵ２７は、読み出された校正係数から導出され照射パワーＹ_Ｒ２とＡＤ変換値Ｘ_Ｒ２との関係式（Ｙ_Ｒ２＝α_ｒ×Ｘ_Ｒ２＋β_ｒ）から、取得されたＡＤ変換値Ｘ_Ｒ２を用いて照射パワーＹ_Ｒ２を算出する。

ステップＳ３１において、ＣＰＵ２７は、READ APC DAC５８にＤＡＣ設定値として設定された設定値Ｓ_Ｒ１および照射射パワーＹ_Ｒ１と、READ APC DAC５８にＤＡＣ設定値として設定された設定値Ｓ_Ｒ１および照射パワーＹ_Ｒ１とを用いて、図８に示されるように設定値Ｓ_Ｒと照射パワーＹ_Ｒの関係を直線で近似し、その傾きγ_ｒ［digit/mW］と切片δ_ｒ[digit]を第２の校正係数として算出する。

ステップＳ３２において、ＣＰＵ２７は、算出された第２の校正係数を第１の校正係数に対応付けて光ディスク装置１のＮＶ―ＲＡＭ３０に記憶させる。ＮＶ−ＲＡＭ３０は、ＣＰＵ２７の制御に従い、算出された第２の校正係数を第１の校正係数に対応付けて記憶する。

なお、図７のフローチャートを用いて説明した第２の校正係数算出処理においては、直線近似のため２点でのREAD APC DAC５８にＤＡＣ設定値と照射パワーを取得するようにしているが、２点よりも多い複数点を取得して最小２乗近似法により校正係数を算出するようにしてもよい。これにより、観測雑音の影響を抑えることができる。

また、図７のフローチャートを用いて説明する第２の校正係数算出処理においては、主に再生時に使用される電流源７８を用いた場合について説明したが、記録時に使用される電流源８０や電流源８１などを使用した場合においても、それぞれ系のもつオフセットや可変ゲインＳＷ５１のゲインばらつきなどの影響があるため、同様に第２の校正係数算出処理が実行される。

特に、フロントモニタ・フォトダイオード９を制御して記録時と再生時で感度を切り替えたり、記録媒体によって異なる照射パワーに対応して可変ゲインＳＷ５１を切り替えて使用する場合には、それぞれの場合について個別の第２の校正係数を算出する必要がある。いずれの場合にも、ＤＡＣ設定値と光ヘッド４の対物レンズ５からの照射パワーの関係を直線で近似し、その傾きγ_ｒ［digit/mW］と切片δ_ｒ[digit]を第２の校正係数として算出する。

このように校正係数（第１の校正係数や第２の校正係数など）を取得できるようにしたので、組立工程などにおいて、一定のＤＡＣ設定値に対して一定の対物レンズ５からの照射パワーとなるようにする調整が不要となるとともに、レーザ駆動回路１６内の各種DACや可変ゲインSW、S/Hなどのオフセットやゲインばらつきの影響を補償でき、部品によるばらつき対して耐性のある光ディスク装置１とすることが可能となり、製造の容易化、コストの削減がを図ることができる。

ところで、レーザ駆動回路１６において電流源７６乃至７８を用いてレーザダイオード８にＬＤ駆動電流を出力する場合、PEAK APC DAC５４、ERASE APC DAC５６、READ APC DAC５８の設定値と光ヘッド４の対物レンズ５からの照射パワーの関係から導かれる第２の校正係数を算出するようにしたが、レーザ駆動回路１６において電流源７９を用いてレーザダイオード８にＬＤ駆動電流を出力する場合には、比較アンプが存在せずＡＰＣを使用することができないことから、ＣＰＵ２７により演算した値をBOTTOM ACC DAC６０に設定してLD駆動電流を制御するため、BOTTOM ACC DAC６０の設定値に対して実際に流れるLD駆動電流の関係を予め知る必要があり、この関係から導かれる第３の校正係数を算出する必要がある。以下、この第３の校正係数算出処理について説明する。

図９のフローチャートを参照して、図１の光ディスク装置１における第３の校正係数算出処理について説明する。この第３の校正係数算出処理は、光ヘッド４が光ディスク装置１に組み込まれた後に、オペレータによりホスト装置３４の図示せぬ入力部が操作され、第３の校正係数算出処理を開始するとの指示がなされることにより開始される。

ステップＳ４１において、ＣＰＵ２７は、光ヘッド４内のレーザダイオード８とレーザ駆動回路１６に対して、電流源７８と電流源７９を同時に使用してレーザダイオード８からレーザ光を照射させるために必要な初期設定をする。

ステップＳ４２において、ＣＰＵ２７は、READ APC DAC５８にＤＡＣ設定値として設定値Ｓ_Ｒｎを設定させるためのREAD APC DAC設定制御信号を生成し、生成されたREAD APC DAC設定制御信号を信号バス２６を介して光ヘッド４に供給する。

光ヘッド４は、ＣＰＵ２７から供給されたREAD APC DAC設定制御信号に基づいて、READ APC DAC５８にＤＡＣ設定値として設定値Ｓ_Ｒｎを設定する。

ステップＳ４３において、ＣＰＵ２７は、BOTTOM ACC DAC６０にＡＣＣ設定値として設定値Ｂ_Ｒ１を設定させるためのBOTTOM ACC DAC設定制御信号を生成し、生成されたBOTTOM ACC DAC設定制御信号を信号バス２６を介して光ヘッド４に供給する。

ステップＳ４４において、光ヘッド４のレーザ駆動回路１６は、ＣＰＵ２７の制御に従い、設定された設定値Ｓ_Ｒｎと設定値Ｂ_Ｒ１を用いて生成されたＬＤ駆動電流をレーザダイオード８に供給する。光ヘッド４のレーザダイオード８は、レーザ駆動回路１６から供給されたＬＤ駆動電流を用いてレーザ光を対物レンズ５を介して発光して照射する。

一般にレーザダイオード８の電流―照射パワー特性(I―L特性)は温度に依存するが、一定の周囲温度・一定の照射パワー条件下で熱的な安定時間を経過した後は、温度がほぼ一定となり、一定のパワーを得るために必要な電流は一定であるとみなすことが可能であるので、電流源７９から出力されるLD駆動電流の増減分と等しい電流源７８から出力されるLD駆動電流の減増は等しいとみなすことが可能である。

そのため、電流源７９から出力されるLD駆動電流と電流源７８から出力されるLD駆動電流を同時にレーザダイオード８に供給する場合においては、ＡＰＣ制御の働きにより電流源７９から出力されるLD駆動電流の増減分と等しい電流源７８から出力されるLD駆動電流の増減が起き、READ APC DAC５８の設定値に対応した一定の照射パワーが対物レンズ５から照射される。

ここで、図１０に示されるように、BOTTOM ACC DAC６０の１[digit]に対する電流源７９からの出力であるLD駆動電流の関係[mA/digit]が既知であれば、電流源７９の指令電圧値Ｖ_ｂｃが変化したことによる、ＡＰＣが実行されている電流源７８への指令電圧値Ｖ_ｒｐの変化をＡＤＣ４７で測定し、BOTTOM ACC DAC６０の変化に対する指令電圧値Ｖ_ｒｐのＡＤＣ４７の変化量[digit/digit]を取得し、電流源７８への指令電圧値ＶrpをＡＤＣ４７で観測したＡＤ変換値を電流値[mA]に換算する第３の校正係数[mA/digit]を算出することができる。

ステップＳ４５において、ＣＰＵ２７は、内蔵されたタイマ（図示せず）により、一定のパワーを得るために必要な電流は一定であるとみなすことが可能な予め設定された所定の時間が経過したかを判定し、レーザダイオード８の温度上昇が安定するまで待機する。

ステップＳ４６において、光ヘッド４のフロントモニタ・フォトダイオード９は、レーザダイオード８が発生するレーザ光の一部をハーフミラー１０により一定比率だけ分岐し、光量すなわち照射パワーに比例した受光信号を検出し、検出された受光信号をレーザ駆動回路１６に供給する。光ヘッド４のレーザ駆動回路１６は、フロントモニタ・フォトダイオード９から供給された受光信号を取得し、ＬＰＦ４３およびＳ／Ｈ４６を介してＡＤＣ４７で取得された受光信号をＡＤ（アナログディジタル）変換し、変換後のＡＤ変換値Ｃ_Ｒ１を信号バス２６を介してＣＰＵ２７に供給する。

ＣＰＵ２７は、光ヘッド４から信号バス２６を介して供給されたＡＤ変換値Ｃ_Ｒ１を取得する。

ステップＳ４７において、ＣＰＵ２７は、BOTTOM ACC DAC６０にＡＣＣ設定値として設定値Ｂ_Ｒ２を設定させるためのBOTTOM ACC DAC設定制御信号を生成し、生成されたBOTTOM ACC DAC設定制御信号を信号バス２６を介して光ヘッド４に供給する。

ステップＳ４８において、光ヘッド４のレーザ駆動回路１６は、ＣＰＵ２７の制御に従い、設定された設定値Ｓ_Ｒｎと設定値Ｂ_Ｒ２を用いて生成されたＬＤ駆動電流をレーザダイオード８に供給する。光ヘッド４のレーザダイオード８は、レーザ駆動回路１６から供給されたＬＤ駆動電流を用いてレーザ光を対物レンズ５を介して発光して照射する。

ステップＳ４９において、ＣＰＵ２７は、内蔵されたタイマ（図示せず）により、一定のパワーを得るために必要な電流は一定であるとみなすことが可能な予め設定された所定の時間が経過したかを判定し、レーザダイオード８の温度上昇が安定するまで待機する。

ステップＳ５０において、光ヘッド４のフロントモニタ・フォトダイオード９は、レーザダイオード８が発生するレーザ光の一部をハーフミラー１０により一定比率だけ分岐し、光量すなわち照射パワーに比例した受光信号を検出し、検出された受光信号をレーザ駆動回路１６に供給する。光ヘッド４のレーザ駆動回路１６は、フロントモニタ・フォトダイオード９から供給された受光信号を取得し、ＬＰＦ４３およびＳ／Ｈ４６を介してＡＤＣ４７で取得された受光信号をＡＤ（アナログディジタル）変換し、変換後のＡＤ変換値Ｃ_Ｒ２を信号バス２６を介してＣＰＵ２７に供給する。

ＣＰＵ２７は、光ヘッド４から信号バス２６を介して供給されたＡＤ変換値Ｃ_Ｒ２を取得する。

ステップＳ５１において、ＣＰＵ２７は、ＣＰＵ２７は、ＡＤ変換値Ｃ_Ｒ１およびBOTTOM ACC DAC６０にＤＡＣ設定値として設定された設定値Ｂ_Ｒ１と、ＡＤ変換値Ｃ_Ｒ２およびBOTTOM ACC DAC６０にＤＡＣ設定値として設定された設定値Ｂ_Ｒ２とを用いて、図１１に示されるようにＡＤ変換値Ｃ_Ｒおよび設定値Ｂ_Ｒの関係を直線で近似し、その傾きε_ｒ［mA/digit］と切片ζ_ｒ[digit]を第３の校正係数として算出する。

ステップＳ５２において、ＣＰＵ２７は、算出された第３の校正係数を第１の校正係数および第２の校正係数に対応付けて光ディスク装置１のＮＶ―ＲＡＭ３０に記憶させる。ＮＶ−ＲＡＭ３０は、ＣＰＵ２７の制御に従い、算出された第３の校正係数を第１の校正係数および第２の校正係数に対応付けて記憶する。

この第３の校正係数により、電流源７８への指令電圧値VrpをＡＤＣ４７によって計測した後に電流値[mA]またはBOTTOM ACC DAC６０の設定値相当値[digit]に変換すれば、電流源７８にてＡＰＣを使用して出力しているLD駆動電流に相当する電流を電流源７９にて出力されるために必要なBOTTOM ACC DAC６０の設定値を容易に求めることができる。また、一般に、各電流源などの指令値-出力電流校正係数(トランスコンダクタンス)は製造ばらつきが大きいが、このような校正係数の校正により製造ばらつきを許容することができる一方、人手を介すことなく製造誤差などを校正することができるので、製造の歩留まりの向上や製造コストの削減を図ることができる。

なお、図９のフローチャートを用いて説明した第３の校正係数算出処理においては、直線近似のため２点でのBOTTOM ACC DAC６０にＡＣＣ設定値と照射パワーを取得するようにしているが、２点よりも多い複数点を取得して最小２乗近似法により校正係数を算出するようにしてもよい。これにより、観測雑音の影響を抑えることができる。

図９のフローチャートを用いて説明した第３の校正係数算出処理においては、得られる切片は測定条件に依存する値となり、第３の校正係数の真の切片は得られない。しかし、一般に第３の校正係数の切片は０とみなせることが多いため、切片ζ_ｒ[digit]を算出せずに、傾きε_ｒ［mA/digit］のみを算出するようにしてもよい。

ところで、電流源７６、７７、および７８のいずれかにおいてＡＰＣ制御を使用しないで照射パワー制御を実行する場合（特許出願Ｐ２００６−１５２７５８参照）、PEAK ACC DAC５５、ERASE ACC DAC５７、およびREAD ACC DAC５９のいずれかについてＣＰＵ２７の演算により設定値を設定する。この場合、各ACC DACの持つオフセット、ゲインばらつきにより、設定値と各ＡＣＣ電流指令値の関係が不明確で、かつ、電流源７６乃至７９などの指令電圧-出力電流校正係数(トランスコンダクタンス)の製造ばらつきによりLD駆動電流との関係も不明である。

そこで、各ACC DACの設定値と各電流源７６乃至７９からの出力であるLD駆動電流の関係を取得し、取得された関係から導かれる第４の校正係数を算出する。以下、この方法を用いた第４の校正係数算出処理について説明する。

図１２のフローチャートを参照して、図１の光ディスク装置１における第４の校正係数算出処理について説明する。この第４の校正係数算出処理は、光ヘッド４が光ディスク装置１に組み込まれた後に、オペレータによりホスト装置３４の図示せぬ入力部が操作され、第４の校正係数算出処理を開始するとの指示がなされることにより開始される。

ステップＳ６１において、ＣＰＵ２７は、光ヘッド４内のレーザダイオード８とレーザ駆動回路１６に対して、電流源７８を使用してレーザダイオード８からレーザ光を照射させるために必要な初期設定をする。

ステップＳ６２において、ＣＰＵ２７は、READ AC DAC５９にＡＣＣ設定値として設定値Ｒ_Ｒ１を設定させるためのREAD ACC DAC設定制御信号を生成し、生成されたREAD ACC DAC設定制御信号を信号バス２６を介して光ヘッド４に供給する。

光ヘッド４は、ＣＰＵ２７から供給されたREAD ACC DAC設定制御信号に基づいて、READ ACC DAC５８にＡＣＣ設定値として設定値Ｒ_Ｒ１を設定する。

ステップＳ６３において、ＣＰＵ２７は、レーザ駆動回路１６を制御し、充電ＳＷ７２を閉じさせ、ＣＢＷ６９を充電させる。ステップＳ６４において、ＣＰＵ２７は、レーザ駆動回路１６を制御し、充電ＳＷ７２を経由してＡＤＣ４７でＡＣＣ電流指令値Ｖ_ｒｃを測定し、その測定値をＡＤ変換値Ｃ_Ｒ１に変換し、変換後のＡＤ変換値Ｃ_Ｒ１を信号バス２６を介してＣＰＵ２７に供給する。

ＣＰＵ２７は、光ヘッド４から信号バス２６を介して供給されたＡＤ変換値Ｃ_Ｒ１を取得する。

ステップＳ６５において、ＣＰＵ２７は、READ AC DAC５９にＡＣＣ設定値として設定値Ｒ_Ｒ２を設定させるためのREAD ACC DAC設定制御信号を生成し、生成されたREAD ＡＣＣ DAC設定制御信号を信号バス２６を介して光ヘッド４に供給する。

光ヘッド４は、ＣＰＵ２７から供給されたREAD ＡＣＣ DAC設定制御信号に基づいて、READ ACC DAC５８にＡＣＣ設定値として設定値Ｒ_Ｒ２を設定する。

ステップＳ６６において、ＣＰＵ２７は、レーザ駆動回路１６を制御し、充電ＳＷ７２を閉じさせ、ＣＢＷ６９を充電させる。ステップＳ６４において、ＣＰＵ２７は、レーザ駆動回路１６を制御し、充電ＳＷ７２を経由してＡＤＣ４７でＡＣＣ電流指令値Ｖ_ｒｃを測定し、その測定値をＡＤ変換値Ｃ_Ｒ２に変換し、変換後のＡＤ変換値Ｃ_Ｒ２を信号バス２６を介してＣＰＵ２７に供給する。

ＣＰＵ２７は、光ヘッド４から信号バス２６を介して供給されたＡＤ変換値Ｃ_Ｒ２を取得する。

ステップＳ６７において、ＣＰＵ２７は、READ ACC DAC５９にＡＣＣ設定値として設定された設定値Ｒ_Ｒ１およびＡＤ変換値Ｃ_Ｒ１と、READ ACC DAC５９にＡＣＣ設定値として設定された設定値Ｒ_Ｒ２およびＡＤ変換値Ｃ_Ｒ２とを用いて、図１３に示されるように設定値Ｒ_Ｒ１およびＡＤ変換値Ｃ_Ｒ１の関係を直線で近似し、その傾きη_ｒ[digit/digit]と切片θ_ｒ[digit]を校正係数として算出する。

そして、図９のフローチャートを用いて説明した第３の校正係数算出処理により、電流源７８の指令値に対するLD駆動電流出力の関係またはBOTTOM ACC DAC６０の設定値との関係が求まっているので、READ ACC DAC５９の設定値に対するＡＤ変換値の関係[digit/digit]から、READ ACC DAC５９の設定値に対するLD駆動電流出力の関係[digit/mA]またはREAD ACC DAC５９の設定値に対するBOTTOM ACC DAC６０の設定値との関係[digit/digit]を算出することができる。

ステップＳ６８において、ＣＰＵ２７は、算出された第４の校正係数を光ディスク装置１のＮＶ―ＲＡＭ３０に記憶させる。ＮＶ−ＲＡＭ３０は、ＣＰＵ２７の制御に従い、算出された第４の校正係数を記憶する。なお、第４の校正係数などを用いて算出される種々の係数も同時に記憶するようにしてもよい。

これにより、電流源７９のトランスコンダクタンスが既知であれば、その他の電流源のトランスコンダクタンスが未知で各ACC DACにオフセットやゲイン誤差があっても、各ACC DACの設定値に対するLD出力電流の関係を算出することができる。従って、各ACC DACにオフセットやゲイン誤差が許容され、レーザ駆動回路１６の製造ばらつきに依存しがたくなるので、製造歩留まりの向上・製造コストの削減が図ることができる。

次に、図１４のフローチャートを参照して、図１の光ディスク装置１における設定値演算処理について説明する。この設定値演算処理は、光ヘッド４が光ディスク装置１に組み込まれた後に、第２乃至第４の校正係数算出処理が実行された後、オペレータによりホスト装置３４の図示せぬ入力部が操作されることにより光ディスク３３の記録または再生が指示されたときに逐次開始される。

ステップＳ７１において、ＣＰＵ２７は、ＮＶ―ＲＡＭ３０に予め記憶されている各校正係数（第１乃至第４の校正係数など）を読み出す。

ステップＳ７２において、読み出された各校正係数（第１乃至第４の校正係数など）を用いて、記録または再生時に要求される所定の照射パワーにするための各種ＤＡＣなどにおける設定値を演算する。

ステップＳ７３において、ＣＰＵ２７は、演算された設定値を各種ＤＡＣ（例えばREAD APC DAC５８など）に信号バス２６を介して供給する。

ステップＳ７４において、光ヘッド４のレーザ駆動回路１６は、ＣＰＵ２７の制御に従い、設定された各種ＤＡＣの設定値を用いて生成されたＬＤ駆動電流をレーザダイオード８に供給する。光ヘッド４のレーザダイオード８は、レーザ駆動回路１６から供給されたＬＤ駆動電流を用いてレーザ光を対物レンズ５を介して発光して照射する。

本発明の実施形態においては、レーザ駆動回路１６内の各種ＤＡＣに対してある値を設定すると一定の出力(照射パワー、LD駆動電流)が得られるように調整したり製造ばらつきを抑えたりするのではなく、各種ＤＡＣの設定値と出力の関係を測定し、その関係から一定の出力が得られるように各種ＤＡＣへの設定値をＣＰＵ２７が演算することができる校正係数（例えば第１乃至第４の校正係数など）を算出することにより、レーザダイオード８、ハーフミラー１０の製造・取り付けばらつきによるレーザダイオード８の出射光量に対するフロントモニタ・フォトダイオード９への入射光量比変動、フロントモニタ・フォトダイオード９の取り付けばらつきによる受光光量変動、フロントモニタ・フォトダイオード９の製造ばらつきによる受光感度変化・出力電圧オフセット、レーザ駆動回路１６の製造ばらつきによる可変ゲインのゲイン変動、サンプルホールやピークホールド、可変ゲイン回路でのオフセット変動など、製造誤差に支配される要因を記録再生時に適宜校正することができる。これによりレーザ駆動回路１６を構成する集積回路、光ヘッド４ならびにそれを使用した光ディスク装置１の製造の歩留まりを向上させることができ、さらにはコスト低減を図ることができる。

ところで、図４および図７のフローチャートを用いて第１の校正係数算出処理および第２の校正係数算出処理においては、ＡＤ変換値と光ヘッド４の対物レンズ５からの照射パワーの関係から導かれる第１の校正係数を算出し、算出された第１の校正係数を用いて、PEAK APC DAC５４、ERASE APC DAC５６、READ APC DAC５８の設定値と光ヘッド４の対物レンズ５からの照射パワーの関係から導かれる第２の校正係数を算出するようにしたが、このような場合に限られず、順番を逆にして、PEAK APC DAC５４、ERASE APC DAC５６、READ APC DAC５８の設定値と光ヘッド４の対物レンズ５からの照射パワーの関係から導かれる第２の校正係数を算出し、算出された第２の校正係数を用いて、ＡＤ変換値と光ヘッド４の対物レンズ５からの照射パワーの関係から導かれる第１の校正係数を算出するようにしてもよいし、また、例えばＡＤＣなどがレーザ駆動回路１６に設けられていない場合などに適用することができるように、PEAK APC DAC５４、ERASE APC DAC５６、READ APC DAC５８の設定値と光ヘッド４の対物レンズ５からの照射パワーの関係から導かれる第２の校正係数を直接算出するようにしてもよい。以下、直接各APC DACの設定値と照射パワーの関係から導かれる第２の校正係数を算出する第２の校正係数算出処理について説明する。

図１５のフローチャートを参照して、図３のパワー校正装置９１における第２の校正係数算出処理について説明する。

ステップＳ８１において、ホストコンピュータ９２は、光ヘッド４内のレーザダイオード８とレーザ駆動回路１６に対して、電流源７８を使用してレーザダイオード８からレーザ光を照射させるために必要な初期設定をする。

ステップＳ８２において、ホストコンピュータ９２は、READ APC DAC５８にＤＡＣ設定値として設定値Ｓ_Ｒ１を設定させるためのREAD APC DAC設定制御信号を生成し、生成されたREAD APC DAC設定制御信号をインタフェース回路９４を介して光ヘッド４に出力する。

光ヘッド４は、ホストコンピュータ９２から入力されたREAD APC DAC設定制御信号に基づいて、READ APC DAC５８にＤＡＣ設定値として設定値Ｓ_Ｒ１を設定する。

ステップＳ８３において、光ヘッド４のレーザ駆動回路１６は、ホストコンピュータ９２の制御に従い、設定された設定値Ｓ_Ｒ１を用いて生成されたＬＤ駆動電流をレーザダイオード８に供給する。光ヘッド４のレーザダイオード８は、レーザ駆動回路１６から供給されたＬＤ駆動電流を用いてレーザ光を対物レンズ５を介して発光し、パワーメータ９３に照射する。

ステップＳ８４において、パワーメータ９３は、レーザダイオード８から照射されたレーザ光の照射パワーを測定し、その測定された照射パワーＹ_Ｒ１をホストコンピュータ９２に供給する。

ステップＳ８５において、ホストコンピュータ９２は、パワーメータ９３から供給された照射パワーＹ_Ｒ１を取得する。

次に、ステップＳ８６において、ホストコンピュータ９２は、同様に、READ APC DAC５８にＤＡＣ設定値として設定値Ｓ_Ｒ２を設定させるためのREAD APC DAC設定制御信号を生成し、生成されたREAD APC DAC設定制御信号をインタフェース回路９４を介して光ヘッド４に出力する。

光ヘッド４は、ホストコンピュータ９２から入力されたREAD APC DAC設定制御信号に基づいて、READ APC DAC５８にＤＡＣ設定値として設定値Ｓ_Ｒ２を設定する。

ステップＳ８７において、光ヘッド４のレーザ駆動回路１６は、設定された設定値Ｓ_Ｒ１を用いて生成されたＬＤ駆動電流をレーザダイオード８に供給する。光ヘッド４のレーザダイオード８は、レーザ駆動回路１６から供給されたＬＤ駆動電流を用いてレーザ光を対物レンズ５を介して発光し、パワーメータ９３に照射する。

ステップＳ８８において、パワーメータ９３は、レーザダイオード８から照射されたレーザ光の照射パワーを測定し、その測定された照射パワーＹ_Ｒ２をホストコンピュータ９２に供給する。

ステップＳ８９において、ホストコンピュータ９２は、パワーメータ９３から供給された照射パワーＹ_Ｒ２を取得する。ステップＳ１１において、ホストコンピュータ９２は、光ヘッド４からインタフェース回路９４を介して供給されたＡＤ変換値Ｘ_Ｒ２を取得する。

ステップＳ９０において、ＣＰＵ２７は、READ APC DAC５８にＤＡＣ設定値として設定された設定値Ｓ_Ｒ１および照射射パワーＹ_Ｒ１と、READ APC DAC５８にＤＡＣ設定値として設定された設定値Ｓ_Ｒ１および照射パワーＹ_Ｒ１とを用いて、例えば図８に示されるように設定値Ｓ_Ｒと照射パワーＹ_Ｒの関係を直線で近似し、その傾きγ_ｒ［digit/mW］と切片δ_ｒ[digit]を第２の校正係数として算出する。

ステップＳ９１において、ホストコンピュータ９２は、第２の校正係数の算出結果を表示装置９５に表示させる。表示装置９５は、ホストコンピュータ９２の制御に従い、第２の校正係数の算出結果を表示する。これにより、オペレータは、パワー校正対象である光ヘッド４の第２の校正係数の算出結果を知ることができる。

これにより、READ APC DAC５８の設定値と、そのときにパワーメータ９３で測定された光ヘッド４の対物レンズ５からの照射パワーの測定値を対応付けて、DAC設定値と光ヘッド４の対物レンズ５からの照射パワーの関係を直線で近似し、その傾きγ_ｒ［mW/digit］と切片δ_ｒ[digit]を校正係数として直接算出することができる。

本発明の実施形態においては、APC DAC設定値への校正係数をパワーメータ９３により直接観測して求めているので、ＡＤＣ４７を用いて換算した照射パワーとの第２の校正係数を算出する場合に比べて、校正係数のばらつき(異常)による過大照射の危険性が低減することができる。

なお、光ディスク装置１に光ヘッド４を組み付けた後に、ホスト装置３４により、パワーメータ９３を用いて第１の校正係数算出処理を実行し、ホスト装置３４またはＣＰＵ２７により第２の校正計数算出処理を実行するようにしてもよい。

図１６は、光ディスク装置１に光ヘッド４を組み付けた後に、パワーメータ９３を用いて第１の校正係数算出処理を実行するための光ディスク装置１の構成を表している。

図１６に示されるように、パワーメータ９３は、光ヘッド４の対物レンズ５から照射される光の強度を測定し、その測定値をホスト装置３４に供給する。ホスト装置３４は、図４または図７のフローチャートを実行し、フロントモニタ・フォトダイオード９の出力をＡＤＣ４７で測定したときのＡＤ変換値と対物レンズ５の照射パワーの関係、またはAPC DAC設定値と対物レンズ５の照射パワーの関係を求め、求められた関係から導き出される第２の校正係数を算出する。算出された第２の校正係数は、不揮発メモリであるＮＶ−ＲＡＭ３０に記録される。その後、適宜、図９および図１２のフローチャートを用いて説明した第３の校正係数算出処理と第４の校正係数算出処理が実行される。

これにより、光ヘッド４へ関連づけた校正係数（第１乃至第４の校正係数など）の記録場所を確保しなくて良いので、製造工程がより単純化され、レーザ駆動回路１６を構成する集積回路、光ヘッド４ならびにそれを使用した光ディスク装置１の製造の歩留まりを向上させることができ、さらにはコスト低減を図ることができる。

なお、本発明の実施形態においては、第２乃至第４の校正係数を光ディスク装置１のＣＰＵ２７に算出させるようにしたが、このような場合に限られず、例えばホスト装置３４により実行するようにしてもよい。

なお、本発明の実施形態において説明した一連の処理は、ソフトウェアにより実行させることもできるが、ハードウェアにより実行させることもできる。

また、本発明の実施形態では、フローチャートのステップは、記載された順序に沿って時系列的に行われる処理の例を示したが、必ずしも時系列的に処理されなくとも、並列的あるいは個別実行される処理をも含むものである。

本発明に係る光ディスク装置の内部の構成を示すブロック図。 図１のレーザ駆動回路の内部の回路構成を示す図。 本発明に係るパワー校正装置の内部の構成を示すブロック図。 図３のパワー校正装置における第１の校正係数算出処理を示すフローチャート。 照射パワーとＡＤ変換値との関係を示すグラフ。 図１の光ヘッドの他の構成を示す図。 図１の光ディスク装置における第２の校正係数算出処理を示すフローチャート。 照射パワーとREAD APC DACの設定値との関係を示すグラフ。 図１の光ディスク装置における第３の校正係数算出処理を示すフローチャート。 READ電流、BOTTOM電流、およびLD駆動電流との関係を説明する図。 BOTTOM AAC DACの設定値とＡＤ変換値との関係を示すグラフ。 図１の光ディスク装置における第４の校正係数算出処理を示すフローチャート。 ＡＤ変換値とREAD AAC DACの設定値との関係を示すグラフ。 図１の光ディスク装置における設定値演算処理を示すフローチャート。 図１の光ディスク装置における他の第２の校正係数算出処理を示すフローチャート。 本発明に係る光ディスク装置の内部の他の構成を示すブロック図。

符号の説明

１…光ディスク装置、２…スピンドルモータ、２ａ…ロータリエンコーダ、３…スピンドルモータ制御回路、４…光ヘッド、５…対物レンズ、６…駆動コイル、７…駆動コイル、８…レーザダイオード、９…フロントモニタ・フォトダイオード、１０…ハーフミラー、１１…コリメータレンズ、１２…ハーフプリズム、１３…集光レンズ、１４…シリンドリカルレンズ、１５…光検出器、１６…レーザ駆動回路、１７…ギア、１８…スクリューシャフト、１９…送りモータ、２０…送りモータ制御回路、２１…ＲＦアンプ、２２…フォーカス制御回路、２３…トラック制御回路、２４…ＰＬＬ制御回路、２５…データ再生装置、２６…信号バス、２７…ＣＰＵ、２８…ＲＡＭ、２９…ＲＯＭ、３０…ＮＶ―ＲＡＭ、３１…エラー訂正回路、３２…インタフェース回路、３３…光ディスク、３４…ホスト装置、４１…インタフェース回路、４２…内部バス、４３…ＬＰＦ、４４…Ｐ／Ｈ、４５…Ｓ／Ｈ、４６…Ｓ／Ｈ、４７…ＡＤＣ、４８…ＰＬＬ回路、４９…変調回路、５０…制御回路、５１…可変ゲインＳＷ、５２…可変ゲインＳＷ、５３…ＡＤＣ入力切替ＳＷ、５４…PEAK APC DAC、５５…PEAK ACC DAC、５６…ERASE APC DAC、５７…ERASE ACC DAC、５８…READ APC DAC、５９…READ ACC DAC、６０…BOTTOM ACC DAC、６１…比較アンプ、６２…比較アンプ、６３…比較アンプ、６４…ホールドＳＷ、６５…ホールドＳＷ，６６…ホールドＳＷ、６７…ＣＢＷ、６８…ＣＢＷ、６９…ＣＢＷ、７０…充電ＳＷ、７１…充電ＳＷ、７２…充電ＳＷ、７３…切り替えＳＷ、７４…切り替えＳＷ、７５…切り替えＳＷ、７６…電流源、７７…電流源、７８…電流源、７９…電流源、８０…PEAK SW、８１…ERASE SW、８２…READ SW、８３…BOTTOM SW、９１…パワー校正装置、９２…ホストコンピュータ、９３…パワーメータ、９４…インタフェース回路、９５…表示装置、９６…感度調整用可変抵抗ＶＲ、９７…ＮＶ−ＲＡＭ。

Claims (8)

1. レーザ光を発光する発光手段と、
   前記発光手段により発光されるレーザ光を受光し、受光信号を生成する受光手段と、
   前記受光手段により生成された前記受光信号と、前記発光手段により発光されるレーザ光において予め設定された照射パワーに関する目標値とを比較し、前記目標値に一致するように前記発光手段の駆動を制御する制御手段とを備え、
   前記制御手段は、少なくとも１以上の校正係数を用いて演算された前記受光信号を前記目標値に一致させるための設定値に基づいて、前記目標値に一致するように前記発光手段を制御することを特徴とするレーザ駆動回路。
2. 前記校正係数には、少なくとも、前記発光手段により発光されるレーザ光の照射パワーと前記設定値との関係を示す第１の校正係数が含まれることを特徴とする請求項１に記載のレーザ駆動回路。
3. レーザ駆動回路を備える光ディスク装置において、
   前記レーザ駆動回路は、
   レーザ光を発光する発光手段と、
   前記発光手段により発光されるレーザ光を受光し、受光信号を生成する受光手段と、
   前記受光手段により生成された前記受光信号と、前記発光手段により発光されるレーザ光において予め設定された照射パワーに関する目標値とを比較し、前記目標値に一致するように前記発光手段の駆動を制御する制御手段と、
   少なくとも１以上の校正係数を用いて、前記受光信号を前記目標値に一致させるための設定値を演算する演算手段とを備えることを特徴とする光ディスク装置。
4. 前記校正係数には、少なくとも、前記発光手段により発光されるレーザ光の照射パワーと前記設定値との関係を示す第１の校正係数が含まれることを特徴とする請求項３に記載の光ディスク装置。
5. 前記第１の校正係数を用いて、前記目標値と前記設定値との関係を示す第２の校正係数を算出する算出手段をさらに備え、
   前記演算手段は、前記第１の校正係数、および前記算出手段により算出された前記第２の校正係数を用いて、前記受光信号を前記目標値に一致させるための設定値を演算することを特徴とする請求項４に記載の光ディスク装置。
6. 前記制御手段が前記発光手段に重畳して出力する電流を測定する測定手段と、
   前記測定手段により測定された電流と前記設定値との関係を示す第３の校正係数を算出する算出手段をさらに備え、
   前記演算手段は、前記算出手段により算出された前記第３の校正係数を用いて、前記受光信号を前記目標値に一致させるための設定値を演算することを特徴とする請求項３に記載の光ディスク装置。
7. 前記測定手段は、アナログディジタルコンバータであることを特徴とする請求項６に記載の光ディスク装置。
8. 前記校正係数を記憶する記憶手段をさらに備えることを特徴とする請求項３に記載の光ディスク装置。

Images