JP2008058252A - エンコーダ信号の補正回路 - Google Patents

Abstract

【課題】２相の正弦波信号の周波数が高い場合にも、容易な演算処理で位相誤差を補正でき、位置検出精度が高いエンコーダ信号の補正回路を提供する。
【解決手段】ＡＤ変換器２の出力信号であるＡ１信号とＢ１信号のピーク値を検出するピーク検出器１５と、検出したピーク値を用いてオフセットおよび振幅の誤差を補正してＡ２信号とＢ２信号を生成するオフセット／振幅補正手段４と、Ａ２信号とＢ２信号の交点値を検出する位相誤差検出器７と、位相誤差検出器７で検出した交点値からＡ２信号とＢ２信号の補正係数を演算する位相補正手段６と、Ａ相とＢ相の正弦波信号を位置データに変換する位置データ変換手段１０を有した位置検出器において、Ａ相とＢ相の正弦波信号の周波数又は前記位置データから速度を検出する速度検出器２１と、オフセットおよび振幅と位相の補正値の更新に対し有効か無効かを切替える補正判定手段２２を設ける構成とする。
【選択図】図１

Description

本発明は、直交する２相（Ａ相とＢ相）の正弦波信号を内挿処理して高分解能を得るエンコーダにおいて、２相の正弦波信号のオフセット／振幅、位相を補正する方法に関するものである。

回転型（またはリニア型）のエンコーダの位置検出は、一般的に発光素子と受光素子と、その間に格子状のスリットを形成した回転体（または移動体）から形成され、格子状のスリット間隔によって分解能が決定される。従って分解能を上げるために、スリット間隔を小さくすることが行われてきたが、加工精度や光の回折現象が原因でこの手法で分解能を上げるのには限界があった。

そこで近年では、回転体（または移動体）のスリット間の信号と同期した９０度位相差のあるＡ，Ｂ相の正弦波のアナログ信号を生成し、そのアナログ信号を内挿処理した信号と上記のスリットによって得られる信号を合成して分解能を上げる方法が一般的に行われている。

エンコーダの分解能を更に高くするためには、内挿処理の分解能を高くする必要があり、つまりはアナログ信号をディジタル信号に変換するＡＤコンバータの分解能を高くすることで全体の分解能を高くすることが可能となる。このＡＤコンバータはマイコンやＬＳＩに内臓することも可能であるが、内蔵されたＡＤコンバータは分解能が高くても１０ｂｉｔであり、また精度も悪いというのが一般的であり、更に分解能を高くしていくには単体のＡＤコンバータＩＣを使用する必要がある。

ＡＤコンバータＩＣとマイコンやＬＳＩはパラレル方式とシリアル方式があるが、小型化やコストの面からもシリアル方式が有効である。しかし、シリアル方式はデータを送信するサンプリング周期が長くなるという課題がある。例えばＡＤコンバータのサンプリング周期が長い場合には、２相の正弦波信号の周波数が高くなったときに１周期当たりの検出数が少なくなってしまい、内挿処理の精度を上げるために必要であるオフセット／振幅／位相補正を精度よく行うことが困難である。

これを解決する方式として特許文献１では、２相の正弦波信号の振幅を周波数が高くなるときの減衰率をあらかじめメモリに記憶させておき、減衰分を補うように振幅補正量を変化させる手法がとられている。
特開平７−２１８２８８公報

しかしながら特許文献１の手法では、２相の正弦波信号の減衰分については補正可能であるが、サンプリング周期が長くなり、２相の正弦波信号の周波数が高くなれば最大値や最小値を正確に検出できなくなり、補正値に誤差が生じてしまう。

図１０は２相の正弦波信号の周波数が高い場合の最大値・最小値の検出の波形を示したものであり、図１１が位相の誤差量を検出するために２相の正弦波信号の交点を検出する波形を示したものである。周波数が高くなるとＡＤ変換手段２の変換サンプリング周期が長い影響が現れ、変換した正弦波信号は図１０及び図１１のように階段状になるため、正確に最大値・最小値と位相誤差を検出することが困難になる。

最大値・最小値と位相誤差を含んだ状態で２相の正弦波信号を補正した波形は図１２ように歪んだ波形となってしまう。このような高い周波数の場合には振幅減衰率の補正を行ってもオフセット／振幅／位相の補正値に誤差が生じ、内挿処理の精度が悪化してしまうという課題があった。

本発明は上記従来の課題を解決するものであり、経年変化によって２相の正弦波信号のオフセットや振幅、位相が変動しても精度よくこれらのずれを補正することができ、かつ２相の正弦波信号の周波数が高い場合にサンプリング周期の粗さによる影響を受けることがないエンコーダ信号の補正回路を提供することを目的とする。

上記課題を解決するために本発明は、直交するＡ相とＢ相の正弦波信号をディジタルデータに変換してＡ１信号とＢ１信号を生成するＡＤ変換手段と、Ａ１信号とＢ１信号の最大値と最小値を検出するピーク検出器と、前記ピーク検出器で検出した最大値と最小値を用いてオフセットおよび振幅の誤差からオフセット／振幅の補正値を求めてオフセットと振幅を補正してＡ２信号とＢ２信号を生成するオフセット／振幅補正手段と、前記Ａ２信号とＢ２信号の位相誤差量を検出する位相誤差検出器と、前記位相誤差検出器で検出した位相誤差量から位相の補正値を求め、９０度位相差となるＡ３信号とＢ３信号を生成する位相補正手段と、前記Ａ３信号とＢ３信号から位置データに変換する位置データ変換手段を有した位置検出器において、前記Ａ相とＢ相の周波数又は前記位置データから速度を検出する速度検出器と、前記オフセット／振幅の補正値と前記位相の補正値の更新を有効／無効にする補正判定手段を備え、前記速度検出器ではＡ相とＢ相の検出周波数もしくは位置データの差分から速度を検出し、前記補正判定手段では前記速度が１回もしくは複数回連続で設定速度以上となった場合に高速と判定し、速度が設定速度を複数回連続でなおかつ高速と判定した回数より多い回数下回った場合に低速と判定し、さらに高速と判定している速度では前記オフセット／振幅の補正値と前記位相の補正値の更新を無効にし、低速と判定している速度では前記オフセット／振幅の補正値と前記位相の補正値の更新を有効にする構成としている。

また、前記速度検出器は、前記補正判定手段が低速と判定している速度では前期位置データを一定間隔でサンプリングしてサンプリング間の位置データ差分により速度を検出し、高速と判定している速度では前記Ａ相とＢ相の検出周波数から速度を検出する構成としてもよい。

また、前記補正判定手段は、前記オフセット／振幅の補正値の更新を有効／無効とする設定速度を設定速度１とし、前記位相の補正値の更新を有効／無効とする設定速度を設定速度２とする構成としてもよい。

また、前記補正判定手段は、前記オフセット／振幅補正手段と、前記位相補正手段のいずれか一方の補正値の更新を有効／無効にする構成としてもよい。

本発明のエンコーダ信号の補正回路によれば、経年変化によって２相の正弦波信号のオフセットや振幅、位相が変動しても精度よくこれらのずれを補正することができ、かつ２相の正弦波信号の周波数が高い場合にサンプリング周期の粗さによる影響を受けることがないエンコーダ信号の補正回路を得ることができる。

直交するＡ相とＢ相の正弦波信号をディジタルデータに変換してＡ１信号とＢ１信号を
生成するＡＤ変換手段と、Ａ１信号とＢ１信号の最大値と最小値を検出するピーク検出器と、前記ピーク検出器で検出した最大値と最小値を用いてオフセットおよび振幅の誤差からオフセット／振幅の補正値を求めてオフセットと振幅を補正してＡ２信号とＢ２信号を生成するオフセット／振幅補正手段と、前記Ａ２信号とＢ２信号の位相誤差量を検出する位相誤差検出器と、前記位相誤差検出器で検出した位相誤差量から位相の補正値を求め、９０度位相差となるＡ３信号とＢ３信号を生成する位相補正手段と、前記Ａ３信号とＢ３信号から位置データに変換する位置データ変換手段を有した位置検出器において、前記Ａ相とＢ相の周波数又は前記位置データから速度を検出する速度検出器と、前記オフセット／振幅の補正値と前記位相の補正値の更新を有効／無効にする補正判定手段を備え、前記速度検出器ではＡ相とＢ相の検出周波数もしくは位置データの差分から速度を検出し、前記補正判定手段では前記速度が１回もしくは複数回連続で設定速度以上となった場合に高速と判定し、速度が設定速度を複数回連続でなおかつ高速と判定した回数より多い回数下回った場合に低速と判定し、さらに高速と判定している速度では前記オフセット／振幅の補正値と前記位相の補正値の更新を無効にし、低速と判定している速度では前記オフセット／振幅の補正値と前記位相の補正値の更新を有効にし、さらに前記速度検出器は、前記補正判定手段が低速と判定している速度では前期位置データを一定間隔でサンプリングしてサンプリング間の位置データ差分により速度を検出し、高速と判定している速度では前記Ａ相とＢ相の検出周波数から速度を検出し、さらに前記補正判定手段は、前記オフセット／振幅の補正値の更新を有効／無効とする設定速度を設定速度１とし、前記位相の補正値の更新を有効／無効とする設定速度を設定速度２とし、さらに前記補正判定手段は、前記オフセット／振幅補正手段と、前記位相補正手段のいずれか一方の補正値の更新を有効／無効にするエンコーダ信号の補正回路である。

本発明によるエンコーダ信号の位相補正回路について、図１から図５を用いて説明する。図１はオフセット／振幅補正、位相補正を含むエンコーダ信号処理回路のブロック図、図２はピーク値検出器の動作波形、図３は位相誤差検出器の動作波形を表している。

図１において、エンコーダから出力される原信号でアナログのＡ０信号とＢ０信号は、９０度位相差のあるＡ相とＢ相の正弦波信号である。一般的に発光素子と受光素子とスリット板から構成される。

発光素子はＬＥＤやレーザー光、受光素子はフォトダイオードやフォトトランジスタが用いられる。スリット板は、光を透過するガラスや樹脂材でできており、スリット板上に光を遮断する格子状のマスクを設けている。発光素子からの光は、スリット板を介して受光素子が透過した光を受けるように配置し、スリット板はエンコーダの回転体に設置されているため、回転すると正弦波の波形が受光素子から出力するようにスリット板の格子状の形が形成されている。

ＡＤ変換手段としてのＡＤ変換器２は、エンコーダから出力されるアナログ信号のＡ０信号、Ｂ０信号をディジタル信号に変換する。エンコーダから出力されるアナログ信号の振幅は数１００ｍＶであるため、増幅器などを用いて十数倍に増幅して、ＡＤ変換器２の入力レンジに合わせた電圧に変換して利用すれば、ディジタル信号の精度を高くすることができる。

ピーク検出器１５は、ＡＤ変換器２の出力信号であるＡ１信号、Ｂ１信号の最大値・最小値を検出する。図２はピーク検出器１５の動作波形を表しており、この図を用いて最大値・最小値の検出方法について説明する。

図２において、｜Ａ１｜信号と｜Ｂ１｜信号はＡ１信号とＢ１信号をそれぞれ絶対値変
換したものである。｜Ａ１｜信号と｜Ｂ１｜信号の交点を検出して、交点信号１８ａ、１８ｂ、１８ｃ、１８ｄを生成する。この交点信号は図２に示すように１周期内を領域Ｉ〜領域ＩＶまで分割し、領域ＩではＡ１信号の最大値を、領域ＩＩではＢ１信号の最小値を、領域ＩＩＩではＡ１信号の最小値を、領域ＩＶではＢ１信号の最大値をそれぞれ検出する領域とする。

領域Ｉの動作を説明すると、まず、交点信号１８ａを検出するとＡ１信号の前回値と今回値を比較し、今回値の方が大きい場合はラッチデータ１６ａ（ｍａｘ）を更新し、今回値の方が小さい場合はラッチデータ１６ａ（ｍａｘ）は更新しない。この動作を領域Ｉの区間繰り返し、交点信号１８ｂを検出したときにＡ１信号の最大値としてラッチデータ１６ａ（ｍａｘ）を確定する。領域ＩＩ、領域ＩＩＩ、領域ＩＶの動作は領域Ｉと同じなので省略する。このようにして、Ａ１信号、Ｂ１信号の最大値・最小値を検出することができる。

オフセット／振幅補正手段４は、ピーク検出器１５で検出した最大値・最小値信号１６を用いてＡ１信号、Ｂ１信号のオフセット除去と振幅の正規化を行う。

Ａ１信号とＢ１信号のオフセット（ＯＳ＿ＤＥＴａ、ＯＳ＿ＤＥＴｂ）は、最大値・最小値信号１６を用いて、式１から求めることができる。また、補正するオフセット値をＯＳ＿ＬＥＶＥＬ、オフセット除去後の信号をＡ１’信号とＢ１’信号とすると、式２からオフセットを除去することができる。

Ａ１信号とＢ１信号の振幅値（ＰＰ＿ＤＥＴａ、ＰＰ＿ＤＥＴｂ）についても最大値・最小値信号１６を用いて、式３で求めることができる。また、振幅の正規化する大きさをＫとすると、式４からオフセットと振幅の誤差を補正したＡ２信号とＢ２信号を求めることができる。

位相補正回路９は、位相補正手段６と、位相誤差検出器７とで構成されており、オフセット／振幅補正されたＡ２信号、Ｂ２信号の位相誤差を位相誤差検出器７で検出し、位相誤差検出器７で検出した誤差量に基づき位相補正手段６でＡ２信号、Ｂ２信号の位相誤差を補正するＡ補正信号、Ｂ補正信号を用いて、９０度の位相差をもったＡ３信号、Ｂ３信号を出力する役割を行う。

この動作の詳細を図３を用いて説明する。図３は位相誤差のない場合のＡ２信号、Ｂ２信号を表している。オフセット／振幅補正手段４で振幅は大きさＫに正規化したので、Ａ２信号、Ｂ２信号の振幅はＫとなる。

位相誤差検出器７は、交点信号１８ａ、１８ｂ、１８ｃ、１８ｄを検出したときのＡ２信号、Ｂ２信号の交点の大きさを検出して、その交点値から位相補正量を演算処理して導出する。図３は、Ａ２信号を基準にしてＢ２信号の位相のみがαラジアン進んだＢ２’信号となっている例である。Ａ２信号、Ｂ２’信号は式５のように表すことができる。このときのＡ２信号、Ｂ２’信号との交点は（π／４−α／２）ラジアン、（５π／４−α／２）ラジアンで交わり、その交点の大きさは、Ｋｓｉｎ（π／４−α／２）、Ｋｓｉｎ（５π／４−α／２）となる。

お互いの大きさは等しいので、Ｃ４５＝Ｋｓｉｎ（π／４−α／２）、Ｃ２２５＝Ｋｓｉｎ（５π／４−α／２）とすると、位相誤差α／２は式６で求めることができる。また、式６はＡ２信号を基準にしてＢ補正信号を求めたため、ｓｉｎ−１の式によって計算されるが、Ｂ２’信号を基準にしてｃｏｓ−１の式によって求めることができるのは明らかである。

また、位相補正手段６は式７、式８に基づいて位相誤差を補正することができる。ここでＫｐ１、Ｋｐ２は、Ａ補正信号、Ｂ補正信号を得るための位相補正ゲインであり、Ａ３信号とＢ３信号の位相差が９０度になるように位相補正ゲインを設定する。

次にＫｐ１およびＫｐ２の求め方について説明する。式７において、θ＝−α／２のときにＡ３信号が０となるようにすればよいので、Ｋｐ１は式９から求めることができる。

また、同様にして式８において、θ＝π／２−α／２のときに１１ｂが０となるようにすればよいので、Ｋｐ２は式１０から求めることができる。

式９および式１０で求めたＫｐ１およびＫｐ２は、同じ式で表すことができるため、計算処理の負荷は半分となる。Ａ２信号、Ｂ２信号（Ｂ２’信号）は式６でα／２を求めて、式９または式１０で位相補正ゲインを求め、式７および式８を用いることで位相のずれを補正したＡ３信号、Ｂ３信号を得ることができる。

次に、位相を補正したＡ３信号、Ｂ３信号の大きさについて説明する。式７と式８の振幅の最大値は、それぞれθ＝π／２−α／２、θ＝−α／２の点であるため、これを式７および式８に代入するとＡ３信号、Ｂ３信号は式１１および式１２となり、同じ大きさで補正を行うことができる。２相信号の１周期内では交点が２つ存在するので、それぞれの交点で求めたＫｐを平均処理して使用してもよい。

次に、位置データ変換手段１０について説明する。９０度位相差のあるＡ３信号、Ｂ３信号を用いて式１３を用いれば位置データ（内挿の角度データ）θＩＰ（１４）に容易に変換可能である。

次に、本発明の補正値更新回路２３について説明する。補正値更新回路２３は速度検出
器２１と補正判定手段２２から構成されている。速度検出器２１は２相の正弦波信号の周波数から検出速度１９を出力する。入力された正弦波信号Ａ０信号またはＢ０信号をそれぞれの中心値と比較して矩形波に変換し、矩形波のエッジ間隔の時間をカウンタにて測定することで周期を検出し、検出値から周波数を演算することができる。さらに演算された周波数から速度を演算・出力することができる。

他の方法として、位置データ１４を一定周期でサンプリングし、周期毎に前回更新時のデータとの差分をとることにより速度を検出することもできる。補正判定手段２２は、まず速度検出器２１から出力される検出速度１９を受けて、ある設定速度と比較して検出速度が連続２回以上上回った場合高速と判定し、設定速度より検出速度が連続４回以上下回った場合に低速と判定する。

ここで高速と判定する回数Ａと低速と判定する回数Ｂは異なる回数とし、回数Ａは１回以上の回数を設定し、回数Ｂは回数Ａより大きい回数を設定する。こうすることで設定速度付近での高速／低速の頻繁な切替わりを防ぎ安定した判定動作となる。

ここで設定する速度にヒステリシス特性を持たせて、低速から高速に切替わる速度より高速から低速に切替わる速度を低く設定してもよく、こうすることでさらに安定した判定動作となる。

次に、速度１９を高速と判定している場合にはオフセットと振幅と位相の補正値の更新を行わないようにするために、補正値更新信号２０（例えば、補正値の更新を無効とする場合はＬの信号）をピーク検出器１５と位相誤差検出器７に出力する。

また、低速と判定している場合にはオフセットと振幅と位相の補正値の更新を行うために、補正値更新信号２０（例えば、補正値の更新を有効とする場合はＨの信号）をピーク検出器１５と位相誤差検出器７に出力する。補正値更新信号を切替える速度（速度を高速／低速と判定する速度）の設定は、正しく補正値を検出できる値に設定する。

設定の目安として、２相の正弦波信号の１周期間で７２分割（５度刻みでサンプリング）以上検出できるように速度を設定すれば補正値の誤差を小さく抑えることができる。２相の正弦波信号が温度や電源電圧、ノイズの影響によって変動しやすい場合は、エンコーダの位置検出精度が悪化するが分割数を小さく設定（例えば１０度刻みでサンプリング）してもよい。

図４及び図５は２相の正弦波信号を内挿処理した結果を示しており、共に高周波動作の状態で正弦波の一周期間でＡＤ変換手段２のサンプリングが１４回の場合である。

図４は従来手法で補正判定手段がない場合であり、図５は本発明の補正判定手段を設け、補正値の更新を無効にした場合の波形である。従来手法では補正値の検出が正常に行われないので、サンプリング間の差にばらつきがあるのに対し、本発明の手法ではほぼ一定とすることができる。

以上のように実施例１の回路構成と演算処理によって、経年変化によって２相の正弦波信号のオフセットや振幅、位相が変動しても精度よくこれらのずれを補正することができ、かつ２相の正弦波信号の周波数が高い場合にサンプリング周期の粗さによる影響を受けることがない高分解能のエンコーダを得ることができる。

図６から図８を用いて本発明の実施例２について説明する。実施例１と異なるのは低速
時と高速時で速度の検出方法を切替える点であり、これについて詳細に説明する。

図６は実施例２の構成図であり、補正値判定手段２２は、速度判定により高速（たとえばＨレベル信号）・低速（例えばＬレベル信号）状態を示す速度判定信号３０を速度検出部２１に出力する。

図７は速度検出部で検出方法を切替える方法を示した図であり、速度判定信号３０は検出速度が速度更新周期の２回以上連続で設定速度Ｖｃ以上となった場合にＨレベル（高速）、４回連続でＶｃ未満となった場合にＬレベル（低速）となる。

速度検出部は、速度判定信号がＬの間は位置データ１４を一定周期でサンプリングしてサンプリング間の差分から速度を検出する検出方法１を使用し、Ｈの間はＡ０信号とＢ０信号とそれぞれの中心値から生成される矩形波のエッジ間隔の時間から速度を検出する検出方法２を使用する。

これは、検出方法２はＡ０信号とＢ０信号のエッジ間隔の時間を検出することで速度を検出するため周波数によって速度の更新周期が変化し、速度が小さくなるにつれて更新周期が長くなり速度判定信号の応答性が悪くなるが、検出方法１では更新周期を任意に決めることが可能であり、速度に依存せず更新周期は一定の周期となるためであり、低速側で検出方法１を使用することで低速時の速度判定信号の応答性を損なわずに安定した出力を得ることができる。

さらに、検出方法１と検出方法２の更新周期が同じになる速度を設定速度Ｖｃとなるように検出方法１の更新周期を設定することで、低速から高速に切替わる時の応答性と高速から低速に切替わる時の応答性が同じになり、より安定したし速度判定信号の出力を得ることができる。

図８を用いて検出方法１の更新周期の設定方法を説明する。図８の曲線Ａ−Ａ’は検出方法２の更新周期Ｔｕ２［ｓ］であり、速度をＶ［ｒ／ｍｉｎ］、１回転中のＡ０信号とＢ０信号のエッジ数をＰとすると式１４から求められる。

直線Ｂ−Ｂ’は検出方法１の更新周期であり更新周期はＴｕ１［ｓ］である。曲線Ａ−Ａ’と直線Ｂ−Ｂ’の交点Ｃの速度が設定速度ＶｃとなるようにＴｕ１を式１５に従い設定することで、Ｖｃにおける検出方法１と検出方法２の更新周期は同じ周期となる。

以上のように実施例２の速度検出部２１の速度検出方法を低速時と高速時で切替える構成とすることによって、安定した速度判定信号を得ることができ、より正確で安定した補正値の有効／無効の切替が可能となるため、経年変化に強く、かつ２相の正弦波信号の周波数が高い場合にサンプリング周期の粗さによる影響を受けることがない高分解能のエンコーダを得ることができる。

図９を用いて本発明の実施例３について説明する。実施例２と異なるのは補正判定手段２２で判定するための設定速度を２種類備えている点であり、これについて詳細に説明する。

補正判定手段２２は、オフセットと振幅の補正値と位相の補正値の更新を有効にするか、無効にするかの信号をそれぞれ独自に設定することを可能にしている。速度が高くなると、２相の正弦波信号Ａ０信号とＢ０信号の周波数が高くなり、ＡＤ変換手段２のサンプリング周期が長いために、検出間隔が粗くなってしまう。

ピーク値検出器１５で検出する２相の正弦波信号のＡ１信号、Ｂ１信号については、ピーク値周辺の値は大きさの変化が小さいため、サンプリング周期の粗さの影響を受けにくい。そのため補正判定手段２２でオフセットと振幅の補正値の更新を決定する設定速度１を高く設定することができる。

例えば、ピーク値は±８度のずれが発生しても１％しか減衰しない。１％の変動が許容できるシステムでは、２相の正弦波信号の１周期当たりのサンプリング数を２２．５（３６０／１６）となる周波数まで許容可能となる。位相の補正値は２相の正弦波信号のＡ２信号とＢ２信号の交点を検出しており、この交点値が１％変動する場合、角度の範囲は±０．６度となる。そのため補正判定手段２２で位相の補正値の更新を決定する設定速度２は設定周波数１に比べて低く設定する。

以上のように実施例３の補正判定手段２２での設定速度をオフセットと振幅補正値用と位相補正値用の２種類独自に設定する構成とすることによって、２相の正弦波信号Ａ０信号、Ｂ０信号の振幅変動を小さくすることができるために、経年変化に強く、かつ２相の正弦波信号の周波数が高い場合にサンプリング周期の粗さによる影響を受けることがない高分解能のエンコーダを得ることができる。

本発明の実施例４について説明する。実施例１から実施例３と異なるのは補正判定手段２２が、オフセットと振幅の補正値、あるいは位相の補正値のどちらか一方の補正値の更新を有効か無効かの判定を行うように構成した点であり、これについて詳細に説明する。

２相の正弦波信号のＡ０信号とＢ０信号の周波数が低いシステムでは、前述したように振幅の変動を無視することが可能であるため、オフセットと振幅の補正値の更新は常に有効にしても問題ない。この場合は位相補正の補正値のみ更新を有効にするか無効にするかの検出を行えばよい。

また、リニアスケール等で位相のずれが格子状のスリット板の精度で決まる場合があり、この場合は位相補正手段６で位相補正処理を行わずに、オフセットと振幅補正のみを行うだけでよい。補正判定手段２２はオフセットと振幅の補正値の更新の有効と無効を判定すればよい。

以上のように補正判定手段２２はオフセットと振幅の補正値の更新の有効／無効か、位相補正値の更新の有効／無効かの、どちらか一方の更新の有効／無効を判定する構成とすることも可能となり、回路規模が小さく抑えられるためにコストを低減でき、経年変化に強く、かつ２相の正弦波信号の周波数が高い場合にサンプリング周期の粗さによる影響を受けることがない高分解能のエンコーダを得ることができる。

なお、実施例１から実施例４まで２相信号は正弦波として説明したが、波形に歪のある擬似正弦波、三角波についても同様の構成で位相の補正を行うことができる。

本発明のエンコーダ信号の位相補正回路は、サーボモータ制御装置に限らず、高分解能の位置情報を得るためにエンコーダを搭載した装置に有用である。

本発明の実施例１におけるエンコーダ回路のブロック図 実施例１のピーク値検出器の動作波形の説明図 実施例１の位相誤差検出器の動作波形の説明図 補正判定手段がない場合の正弦波信号内挿処理結果の説明図 実施例１における正弦波信号内挿処理結果の説明図 実施例２におけるエンコーダ回路のブロック図 実施例２の速度検出部で検出方法を切替える方法の説明図 実施例２の検出方法１における更新周期設定方法の説明図 実施例３におけるエンコーダ回路のブロック図 従来例における周波数が高い場合の最大値・最小値検出の説明図 従来例における周波数が高い場合の位相誤差検出の説明図 従来例における誤差を含んだ状態で補正した正弦波信号波形の説明図

符号の説明

２ ＡＤ変換手段（ＡＤ変換器）
４ オフセット／振幅補正手段
６ 位相補正手段
７ 位相誤差検出器
９ 位相補正回路
１０ 位置データ変換手段
１３ 位相誤差補正量
１４ 位置データ（内挿の角度データθＩＰ）
１５ ピーク検出器
１６、１６ａ、１６ｂ、１６ｃ、１６ｄ 最大値・最小値信号
１８ａ、１８ｂ、１８ｃ、１８ｄ 最大値・最小値検出トリガ信号
１９ 検出速度
２０、２０ａ、２０ｂ 補正値更新信号
２１ 速度検出器
２２ 補正判定手段
２３ 補正値更新回路
３０ 速度判定信号
Ａ０，Ｂ０ Ａ相、Ｂ相のアナログ原信号
Ａ１，Ｂ１ ディジタル変換後のＡ相、Ｂ相信号
Ａ２，Ｂ２ オフセット／振幅補正後のＡ相、Ｂ相信号
Ａ３，Ｂ３ 位相補正後のＡ相、Ｂ相信号

Claims (4)

1. 直交するＡ相とＢ相の正弦波信号をディジタルデータに変換してＡ１信号とＢ１信号を生成するＡＤ変換手段と、Ａ１信号とＢ１信号の最大値と最小値を検出するピーク検出器と、前記ピーク検出器で検出した最大値と最小値を用いてオフセットおよび振幅の誤差からオフセット／振幅の補正値を求めてオフセットと振幅を補正してＡ２信号とＢ２信号を生成するオフセット／振幅補正手段と、前記Ａ２信号とＢ２信号の位相誤差量を検出する位相誤差検出器と、前記位相誤差検出器で検出した位相誤差量から位相の補正値を求め、９０度位相差となるＡ３信号とＢ３信号を生成する位相補正手段と、前記Ａ３信号とＢ３信号から位置データに変換する位置データ変換手段を有した位置検出器において、前記Ａ相とＢ相の周波数又は前記位置データから速度を検出する速度検出器と、前記オフセット／振幅の補正値と前記位相の補正値の更新を有効／無効にする補正判定手段を備え、前記速度検出器ではＡ相とＢ相の検出周波数もしくは位置データの差分から速度を検出し、前記補正判定手段では前記速度が１回もしくは複数回連続で設定速度以上となった場合に高速と判定し、速度が設定速度を複数回連続でなおかつ高速と判定した回数より多い回数下回った場合に低速と判定し、さらに高速と判定している速度では前記オフセット／振幅の補正値と前記位相の補正値の更新を無効にし、低速と判定している速度では前記オフセット／振幅の補正値と前記位相の補正値の更新を有効にすることを特徴とするエンコーダ信号の補正回路。
2. 前記速度検出器は、前記補正判定手段が低速と判定している速度では前期位置データを一定間隔でサンプリングしてサンプリング間の位置データ差分により速度を検出し、高速と判定している速度では前記Ａ相とＢ相の検出周波数から速度を検出することを特徴とする請求項１に記載のエンコーダ信号の補正回路。
3. 前記補正判定手段は、前記オフセット／振幅の補正値の更新を有効／無効とする設定速度を設定速度１とし、前記位相の補正値の更新を有効／無効とする設定速度を設定速度２とする請求項１または請求項２に記載のエンコーダ信号の補正回路。
4. 前記補正判定手段は、前記オフセット／振幅補正手段と、前記位相補正手段のいずれか一方の補正値の更新を有効／無効にする請求項１から請求項３のいずれか１項に記載のエンコーダ信号の補正回路。
   

Images