JP2008053949A - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP2008053949A JP2008053949A JP2006226826A JP2006226826A JP2008053949A JP 2008053949 A JP2008053949 A JP 2008053949A JP 2006226826 A JP2006226826 A JP 2006226826A JP 2006226826 A JP2006226826 A JP 2006226826A JP 2008053949 A JP2008053949 A JP 2008053949A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- semiconductor integrated
- integrated circuit
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Optical Recording Or Reproduction (AREA)
- Networks Using Active Elements (AREA)
Abstract
【課題】光ディスク装置のアナログフロントエンド処理において、ノイズを増加させることなく、バンドパスフィルタの位相改善を行う。
【解決手段】位相補正回路11,12は、トランジスタ24,25、抵抗28,29、ならびに定電流源32からなる差動信号VINを増幅するアンプ部と、トランジスタ22,23、静電容量素子26,27、および定電流源30,31からなる差動信号VINの位相を進め、高周波帯域をブーストする位相補正部とから構成されている。差動信号VINの位相進めは、静電容量素子26,27の静電容量値、またはトランジスタ22,23のトランジスタサイズ(ゲートサイズ)を任意に可変することにより、バンドパスフィルタ19に入力される信号の位相が略0°となるように設定する。
【選択図】 図3
【解決手段】位相補正回路11,12は、トランジスタ24,25、抵抗28,29、ならびに定電流源32からなる差動信号VINを増幅するアンプ部と、トランジスタ22,23、静電容量素子26,27、および定電流源30,31からなる差動信号VINの位相を進め、高周波帯域をブーストする位相補正部とから構成されている。差動信号VINの位相進めは、静電容量素子26,27の静電容量値、またはトランジスタ22,23のトランジスタサイズ(ゲートサイズ)を任意に可変することにより、バンドパスフィルタ19に入力される信号の位相が略0°となるように設定する。
【選択図】 図3
Description
本発明は、バンドパスフィルタの位相改善技術に関し、特に、光ディスク装置における高精度なアナログ信号処理に有効な技術に関する。
DVD(Digital Versatile Disc)ドライブなどに例示される光ディスク装置には、いわゆるアナログフロントエンド処理用の半導体集積回路装置が設けられている。
アナログフロントエンド処理用の半導体集積回路装置は、ピックアップが光ディスクから読み取った信号をアナログ信号処理にて抽出する。ピックアップにより読み取った信号は、通常の記録データであるRF(Radio Frequency)信号、トラッキング情報となるサーボエラー信号、およびアドレス情報、および、記録時位相制御用として未記録時にあらかじめ埋め込まれているWOBBLE信号などを含んでいる。
このアナログフロントエンド処理において、ピックアップから読み取った信号から、RF成分やサーボエラー信号、その他ノイズを分離し、WOBBLE成分のみを抽出するために、半導体集積回路装置内でのフィルタ処理を行っている。
このフィルタ処理では、一般に、半導体集積回路装置におけるアナログ回路のダイナミックレンジに適合させるため、数段のゲイン調整アンプを介してフィルタに入力させている。
ところが、上記のようなアナログフロントエンド処理の半導体集積回路装置におけるゲイン調整技術では、次のような問題点があることが本発明者により見い出された。
すなわち、ゲイン調整アンプを介した場合、該ゲイン調整アンプや途中の内部配線の遅延により、フィルタ処理部に到達するまでの間に位相がずれてしまうことになる。WOBBLE信号は、光ディスク上の記録位置を制御するために用いられるため、この位相ずれにより、記録位置がずれてしまうという問題がある。
また、フィルタ処理部には、バンドパスフィルタが用いられており、バンドパスフィルタの特性は一般的に、中心周波数で利得が最大となり、位相はゼロ度であり、通常であれば位相ずれは起こらないが、ゲイン調整アンプの回路遅延、配線遅延などによっては最終的にずれた位相となったWOBBLE信号が半導体集積回路装置から出力されてしまう恐れがある。
位相ずれが発生してしまった場合、バンドパスフィルタの中心周波数をずらして、位相をシフトさせて、トータルで相殺して位相ずれを補正するといった技術が知られているが、この技術では、利得最大の周波数を本来のWOBBLE周波数からずらしてしまうことになり、不要な帯域のノイズを増幅してしまう問題がある。
本発明の目的は、光ディスク装置のアナログフロントエンド処理において、ノイズを増加させることなく、バンドパスフィルタの位相改善を行うことのできる技術を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明は、Wobble成分のみを抽出するWobble検出部を有した半導体集積回路装置であって、該Wobble検出部は、入力された差動信号の位相を任意に進め、高周波帯域のゲインを任意に上げる位相補正回路を備えたものである。
また、本願のその他の発明の概要を簡単に示す。
本発明による半導体集積回路装置は、前記位相補正回路に入力される差動信号が、ピックアップから読み出された信号が差動信号に変換された直後の信号よりなるものである。
また、本発明による半導体集積回路装置は、前記位相補正回路が、Wobble成分の周波数帯域以外の信号を減衰させるバンドパスフィルタに入力される信号の位相が略0°になるように差動信号の位相を進めるものである。
さらに、本発明による半導体集積回路装置は、前記Wobble検出部が、光ディスク装置のアナログフロントエンド処理に用いられるものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
(1)簡単な回路構成で、かつ低コストにバンドパスフィルタに入力される信号の位相遅れ、および高周波帯域のゲインの劣化を防止することができる。
(2)上記(1)により、位相補正回路を備えた半導体集積回路装置を光ディスク装置に用いることにより、記録、再生を高倍速で安定して行うことができる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
図1は、本発明の一実施の形態による半導体集積回路装置のブロック図、図2は、図1の半導体集積回路装置に設けられたWobble/各種検出回路の構成を示すブロック図、図3は、図2のWobble/各種検出回路に設けられた位相補正回路の回路構成を示す回路図、図4は、図3の位相補正回路における補正特性の説明図である。
本実施の形態において、半導体集積回路装置1は、DVDドライブなどに例示される光ディスク装置において、光ディスクから読み取った信号から再生信号、およびサーボ信号などのドライブ制御に必要な各種信号を生成するアナログフロントエンド処理用として用いられる。
半導体集積回路装置1は、図1に示すように、インタフェース回路2、RF系回路3、Wobble/各種検出回路4、サーボ系回路5、ならびにAPC(Auto Laser Power Control)回路6から構成されている。
インタフェース回路2は、ピックアップ7とのインタフェースであり、光ディスク装置に設けられたピックアップ7から読み出された信号が入力される。ピックアップ7は、回転駆動されるDVDディスクなどの光ディスクにレーザ光を照射し、その反射光をフォトダイオードからなる受光部で受光して光学変換して該光ディスクに記憶されている情報を読み出す。
インタフェース回路2には、RF系回路3、Wobble/各種検出回路4、サーボ系回路5、およびAPC回路6がそれぞれ接続されている。また、RF系回路3、Wobble/各種検出回路4、サーボ系回路5、ならびにAPC回路6には、後段に設けられたデジタル信号処理を行うDSP(Digital Signal Processor)8が接続されている。
RF系回路3は、RF帯域の信号から再生信号を生成し、DSP8に該再生信号を出力する。Wobble検出回路として機能するWobble/各種検出回路4は、Wobble、およびディスクの傷や欠陥、記録部/未記録部などを検出し、その検出結果をDSP8に出力する。
サーボ系回路5は、ピックアップ7やレンズの位置を制御するための各種演算を行い、その演算結果をDSP8に出力する。APC回路6は、 再生/記録のレーザパワーを検出し、ピックアップ7にフィードバック、あるいはDSP8に出力する。
図2は、Wobble/各種検出回路4の構成を示すブロック図である。
Wobble/各種検出回路4は、図示するように、加算器9,10、位相補正回路11,12、アッテネータ13,14、AGC(Auto Gain Control:ゲイン自動調整アンプ)15,16、引き算アンプ17、ゲイン切り替えアンプ18、バンドパスフィルタ(BPF)19、AGC20、および2値化部21から構成されている。
加算器9には、ピックアップ7から読み出された4チャネルの信号のうち、所定の2チャネルの信号がインタフェース回路2を介して入力され、加算器10には、残りの2チャネルの信号がインタフェース回路2を介して入力される。これら加算器9,10は、入力された2チャネルの信号をそれぞれ加算し、加算した信号と基準信号との差動信号を出力する。
位相補正回路11,12には、加算器9,10がそれぞれ接続されており、該位相補正回路11,12の入力部には、加算器9,10から出力された差動信号がそれぞれ入力される。位相補正回路11,12は、入力された差動信号の位相を進めるとともに、任意の高周波帯域を増幅する。
位相補正回路11,12の出力部には、アッテネータ13,14の入力部が接続されており、これらアッテネータ13,14の出力部には、AGC15,16の入力部がそれぞれ接続されている。
アッテネータ13,14は、位相補正回路11,12から出力された差動信号をAGC15,16の入力ダイナミックレンジに適合させる。AGC15,16は、AGC15,16を介して入力された差動信号のゲインが最適となるように調整を行う。
AGC15,16の出力部には、引き算アンプ17の入力部が接続されており、該引き算アンプ17の後段には、ゲイン切り替えアンプ18が接続されている。そして、ゲイン切り替えアンプ18の後段には、バンドパスフィルタ19が接続されている。
また、バンドパスフィルタ19の後段には、AGC20が接続されており、該AGC20の後段には、2値化部21が接続されている。そして、2値化部21の出力部から出力された信号が、Wobble/各種検出回路4の出力信号となる。
引き算アンプ17は、AGC15,16からそれぞれ出力された差動信号の引き算を行う。ゲイン切り替えアンプ18は、後段に接続されたバンドパスフィルタ19のダイナミックレンジに適合させるためにゲインの切り換えを行う。
バンドパスフィルタ19は、中心周波数をWobble成分と同じにし、その周波数帯域以外の信号を減衰させるフィルタであり、引き算アンプ17が引き算した信号から、Wobble成分のみを高精度に抽出する。
AGC20は、バンドパスフィルタ19の後段から出力されたWobble成分の信号を、後段の2値化部21のダイナミックレンジに適合させるように調整する。2値化部21は、AGC20から出力されたWobble成分の信号を2値化して出力する。
図3は、位相補正回路11(,12)の回路構成を示す回路図である。
位相補正回路11(,12)は、NチャネルMOSからなるトランジスタ22〜25、静電容量素子26,27、抵抗28,29、および定電流源30〜32から構成されている。
トランジスタ22,24のゲートには、入力信号である差動信号VINのうち、一方の信号が入力されるように接続されており、トランジスタ23,25のゲートには、差動信号のうち、他方の信号が入力されるように接続されている。
抵抗28,29の一方の接続部には、電源電圧VDDが供給されるように接続されている。抵抗28の他方の接続部には、トランジスタ22の一方の接続部が接続されており、抵抗29の他方の接続部には、トランジスタ23の一方の接続部が接続されている。
また、抵抗28,29の他方の接続部は、位相補正回路11(,12)の出力部となり、この出力部から位相補正された差動信号VOUTが出力信号として出力される。
トランジスタ22の他方の接続部と基準電位VSSとの間には、静電容量素子26、および定電流源30がそれぞれ接続されている。また、トランジスタ23の他方の接続部と基準電位VSSとの間には、静電容量素子27、および定電流源31がそれぞれ接続されている。
トランジスタ24の他方の接続部には、トランジスタ25の他方の接続部が接続されており、これらトランジスタ24,25の他方の接続部と基準電位VSSとの間には、定電流源312接続されている。
位相補正回路11(,12)において、トランジスタ24,25、抵抗28,29、ならびに定電流源32により、差動信号VINを増幅するアンプ部が構成されており、トランジスタ22,23、静電容量素子26,27、および定電流源30,31によって差動信号VINの位相を進め、高周波帯域をブーストする位相補正部が構成されている。
差動信号VINの位相進み量、および高周波帯域のブースト量は、静電容量素子26,27の静電容量値、またはトランジスタ22,23のトランジスタサイズ(ゲートサイズ)を任意に設定することにより可変することができる。
たとえば、静電容量素子25,26の静電容量値を大きくする、トランジスタ22,23のトランジスタサイズを大きくする、あるいは静電容量素子26,27の静電容量値、とトランジスタ22,23のトランジスタサイズとをどちらも大きくすれば、差動信号VINは、より大きく位相が進み、かつ高周波帯域のブースト量を大きくすることができる。
このように、位相補正回路11(,12)によって、予め差動信号の位相を進め、高周波帯域のゲインを大きくすることにより、バンドパスフィルタ19までの配線遅延やAGC15,16などの回路遅延などによりが発生しても、該バンドパスフィルタ19に入力される信号の位相遅れや高周波帯域の減衰などを防止することができる。
図4は、位相補正回路11,12における補正特性の説明図であり、位相補正回路11(,12)から、バンドパスフィルタ19に信号が入力されるまでをシミュレーションしたものである。
実線は、位相補正回路11,12がない場合のバンドパスフィルタ19に入力される信号の位相を示し、点線は、位相補正回路11,12により位相補正されている場合のバンドパスフィルタ19に入力される信号の位相を示している。
また、一点鎖線は、位相補正回路11,12がない場合のバンドパスフィルタ19に入力される信号のゲインを示し、二点鎖線は、位相補正回路11,12により位相補正されている場合のバンドパスフィルタ19に入力される信号のゲインを示している。
図示するように、位相補正回路11,12が設けられていない場合には、信号位相は、配線遅延や回路遅延などの影響により、約27°程度位相遅れが生じているが、位相補正回路10,11を設けた場合には、信号位相は、約0°に補正されている。
また、位相補正回路11,12によって、高周波帯域のゲインをブーストしたことにより、高周波帯域のゲインの劣化も補正されている。
それにより、本実施の形態によれば、簡単な回路構成で、かつ低コストにバンドパスフィルタ19に入力される信号の位相遅れ、および高周波帯域のゲインの劣化を防止することができるので、光ディスク装置における記録、再生を安定して行うことが可能となる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明は、光ディスク装置におけるWobble成分の高精度な抽出低減技術に適している。
1 半導体集積回路装置
2 インタフェース回路
3 RF系回路
4 Wobble/各種検出回路
5 サーボ系回路
6 APC回路
7 ピックアップ
8 DSP
9,10 加算器
11,12 位相補正回路
13,14 アッテネータ
15,16 AGC
17 引き算アンプ
18 ゲイン切り替えアンプ
19 バンドパスフィルタ
20 AGC
21 2値化部
22〜25 トランジスタ
26,27 静電容量素子
28,29 抵抗
30〜32 定電流源
2 インタフェース回路
3 RF系回路
4 Wobble/各種検出回路
5 サーボ系回路
6 APC回路
7 ピックアップ
8 DSP
9,10 加算器
11,12 位相補正回路
13,14 アッテネータ
15,16 AGC
17 引き算アンプ
18 ゲイン切り替えアンプ
19 バンドパスフィルタ
20 AGC
21 2値化部
22〜25 トランジスタ
26,27 静電容量素子
28,29 抵抗
30〜32 定電流源
Claims (4)
- Wobble成分のみを抽出するWobble検出部を有した半導体集積回路装置であって、
前記Wobble検出部は、
入力された差動信号の位相を任意に進め、高周波帯域のゲインを任意に上げる位相補正回路を備えたことを特徴とする半導体集積回路装置。 - 請求項1記載の半導体集積回路装置において、
前記位相補正回路に入力される差動信号は、
ピックアップから読み出された信号が差動信号に変換された直後の信号であることを特徴とする半導体集積回路装置。 - 請求項1または2記載の半導体集積回路装置において、
前記位相補正回路は、
Wobble成分の周波数帯域以外の信号を減衰させるバンドパスフィルタに入力される信号の位相が略0°になるように差動信号の位相を進めることを特徴とする半導体集積回路装置。 - 請求項1〜3のいずれか1項に記載の半導体集積回路装置において、
前記Wobble検出部は、
光ディスク装置のアナログフロントエンド処理に用いられることを特徴とする半導体集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006226826A JP2008053949A (ja) | 2006-08-23 | 2006-08-23 | 半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006226826A JP2008053949A (ja) | 2006-08-23 | 2006-08-23 | 半導体集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008053949A true JP2008053949A (ja) | 2008-03-06 |
Family
ID=39237569
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006226826A Pending JP2008053949A (ja) | 2006-08-23 | 2006-08-23 | 半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008053949A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009246529A (ja) * | 2008-03-28 | 2009-10-22 | Fujitsu Ltd | 差動単相変換回路 |
-
2006
- 2006-08-23 JP JP2006226826A patent/JP2008053949A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009246529A (ja) * | 2008-03-28 | 2009-10-22 | Fujitsu Ltd | 差動単相変換回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100443800B1 (ko) | 열잡음 검출 및 보상 시스템과 그 방법 | |
US7149232B2 (en) | Laser noise cancel circuit and optical disk device | |
US7551529B2 (en) | Optical disc apparatus | |
JP2008053949A (ja) | 半導体集積回路装置 | |
US7257058B2 (en) | Offset adjusting circuit for optical disc and offset adjusting method | |
US20050147016A1 (en) | Wobble signal extracting circuit and optical disk drive | |
US7486595B2 (en) | Tracking error detector | |
JP4458765B2 (ja) | 光ディスク再生装置、マイクロコンピュータ、及び光ディスク再生装置の回転速度制御方法 | |
KR20050061313A (ko) | 레이저 노이즈 제거회로 및 광디스크장치 | |
US20060077802A1 (en) | Optical disk device | |
JP4152257B2 (ja) | 光ディスク用オフセット調整回路、集積回路、光ディスク装置、及びオフセット調整方法 | |
US6215749B1 (en) | Signal distortion minimization apparatus in high speed optical disc reproducing device | |
JP3938362B2 (ja) | ウォブル信号検出回路及びこれを用いた光ディスク装置 | |
US20090262639A1 (en) | Land prepit signal detecting circuit | |
JP2005267836A (ja) | ディフェクト信号生成回路及び同回路を有する光ディスク再生装置 | |
JP2008004177A (ja) | 光ディスク装置 | |
JP2008204564A (ja) | ウォブル信号検出装置 | |
JP2006059447A (ja) | 光ディスク再生装置 | |
JP4436723B2 (ja) | 光ディスクシステムの信号処理装置及び信号処理方法 | |
JP2007026641A (ja) | 位相調整で光ディスクドライブからウォッブル信号を検出する装置及び方法 | |
JP2008042372A (ja) | 半導体集積回路装置 | |
JP2005203057A (ja) | 光ディスク記録再生装置 | |
US20070121475A1 (en) | Method and system for controlling the level of a data signal read from an optical disc | |
TWI386921B (zh) | 訊號處理裝置及其方法 | |
JP2010146647A (ja) | コンパレータおよび光ディスク記録再生装置 |