JP2008053526A - Fabricating method of semiconductor device - Google Patents

Fabricating method of semiconductor device Download PDF

Info

Publication number
JP2008053526A
JP2008053526A JP2006229111A JP2006229111A JP2008053526A JP 2008053526 A JP2008053526 A JP 2008053526A JP 2006229111 A JP2006229111 A JP 2006229111A JP 2006229111 A JP2006229111 A JP 2006229111A JP 2008053526 A JP2008053526 A JP 2008053526A
Authority
JP
Japan
Prior art keywords
layer
light
laser beam
light absorption
absorption layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006229111A
Other languages
Japanese (ja)
Other versions
JP5314842B2 (en
JP2008053526A5 (en
Inventor
Hidekazu Miyairi
秀和 宮入
Koichiro Tanaka
幸一郎 田中
Hironobu Shoji
博信 小路
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2006229111A priority Critical patent/JP5314842B2/en
Publication of JP2008053526A publication Critical patent/JP2008053526A/en
Publication of JP2008053526A5 publication Critical patent/JP2008053526A5/ja
Application granted granted Critical
Publication of JP5314842B2 publication Critical patent/JP5314842B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of highly accurately executing thin film processing in a simple process without using a photomask and a resist, and to provide a method of fabricating a semiconductor device at a low cost. <P>SOLUTION: A first layer 101 is formed on a substrate 100, a light absorbing layer 103 is formed on the first layer 101, and the light absorbing layer 103 is selectively irradiated with a laser beam 105. The light absorbing layer 103 absorbs the energy of the laser beam 105, and thus, one part thereof is physically dissociated based on emission of a gas in the light absorbing layer 103 and sublimation or evaporation of the light absorbing layer 103. That means, the one part of the light absorbing layer is irradiated with the laser beam 105 to remove the one part of the irradiated layer. In this way, the remaining light absorbing layer 113 is used as a mask to etch the first layer 101, thereby processing the first layer 101 into a desired site and shape without using a conventional photolithographic technique. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、半導体素子を有する半導体装置の作製方法に関する。   The present invention relates to a method for manufacturing a semiconductor device having a semiconductor element.

従来、薄膜トランジスタ(以下、「TFT」ともいう。)やMOSトランジスタに代表される半導体素子によって構成される所謂アクティブマトリクス駆動方式の表示パネル、又は半導体集積回路は、フォトマスクを使った光露光工程(以下、フォトリソグラフィー工程と示す。)によりレジストマスクを形成し、各種薄膜を選択的にエッチングすることにより製造されている。   2. Description of the Related Art Conventionally, a so-called active matrix driving display panel or semiconductor integrated circuit including a thin film transistor (hereinafter also referred to as “TFT”) or a semiconductor element typified by a MOS transistor has a light exposure process using a photomask ( Hereinafter, it is manufactured by forming a resist mask by a photolithography process and selectively etching various thin films.

フォトリソグラフィー工程は、レジストを基板全面に塗布しプリベークを行った後、フォトマスクを介して紫外線等をレジストに照射して露光し、現像してレジストマスクを形成する。この後、該レジストマスクをマスクとして、半導体層や配線となるべき部分以外に存在する薄膜(半導体材料、絶縁体材料、又は導電体材料で形成される薄膜)をエッチング除去して、半導体層や配線を形成している。   In the photolithography process, a resist is applied to the entire surface of the substrate and pre-baked, and then the resist is exposed to ultraviolet rays and the like through a photomask, and developed to form a resist mask. Thereafter, using the resist mask as a mask, a thin film (thin film formed of a semiconductor material, an insulator material, or a conductor material) existing in a portion other than a semiconductor layer or a portion to be a wiring is removed by etching, and the semiconductor layer or Wiring is formed.

また、本出願人は、400μm以下の波長を有するレーザビームを用いて、線状のビームを透光性導電膜に照射し、開溝を形成する薄膜加工方法を特許文献1及び特許文献2に記載している。
特開昭63−84789号公報 特開平2−317号公報
Further, the present applicant has disclosed a thin film processing method for forming a groove by irradiating a light-transmitting conductive film with a linear beam using a laser beam having a wavelength of 400 μm or less in Patent Document 1 and Patent Document 2. It is described.
JP-A 63-84789 JP-A-2-317

しかしながら、フォトリソグラフィー技術が用いられるフォトマスクは微細な形状を有し、かつ形状の精度を高く要求されるために非常に高価である。さらに、半導体装置を作製するには高価なフォトマスクを複数枚用意する必要があり、コストの面で産業上、非常に大きな負担となる。   However, a photomask using a photolithography technique is very expensive because it has a fine shape and requires high accuracy of the shape. Furthermore, in order to manufacture a semiconductor device, it is necessary to prepare a plurality of expensive photomasks, which imposes a very large industrial burden on the cost.

また、半導体装置の設計が変更になる際には、当然、変更になる加工パターンに合わせて新たにフォトマスクを用意する必要性が生じる。前述したように、フォトマスクは微細な形状を高精度で形成された造形物であるため、作製には相当の時間を要することになる。つまり、設計変更や設計不備に伴うフォトマスクの交換には、金銭的な負担だけでなく時間的な遅延リスクを背負うことにもなる。 Further, when the design of the semiconductor device is changed, it is naturally necessary to prepare a new photomask in accordance with the processing pattern to be changed. As described above, since the photomask is a modeled object formed with a fine shape with high accuracy, a considerable amount of time is required for manufacturing. In other words, not only a financial burden but also a time delay risk is borne in exchange of a photomask due to a design change or design deficiency.

また、レーザ発振器から射出されるレーザビームを光学系により一箇所もしくは複数箇所に集光し、レーザビームを照射することで開口部を形成する場合、レーザ発振器がもつポインティングスタビリティー等のばらつきの影響により、レーザビームが集光される位置が変動する問題がある。   In addition, when the laser beam emitted from the laser oscillator is focused at one or more locations by the optical system and the opening is formed by irradiating the laser beam, the effects of variations in pointing stability, etc., of the laser oscillator Therefore, there is a problem that the position where the laser beam is condensed fluctuates.

また、従来のフォトリソグラフィー工程を用いて半導体膜をエッチングして、所望の形状の半導体層を形成する場合、半導体膜表面にレジストを塗布する。このとき、半導体膜表面がレジストに直接さらされるため、レジストに含まれる酸素、炭素、重金属元素等の不純物により、半導体膜が汚染されるという問題がある。この汚染により、半導体膜中に不純物元素が混入してしまい、半導体素子の特性が低下する。特に、TFTにおいては、トランジスタ特性のバラツキ及び低下の原因となるという問題がある。   In addition, when a semiconductor film having a desired shape is formed by etching a semiconductor film using a conventional photolithography process, a resist is applied to the surface of the semiconductor film. At this time, since the surface of the semiconductor film is directly exposed to the resist, there is a problem that the semiconductor film is contaminated by impurities such as oxygen, carbon, and heavy metal elements contained in the resist. Due to this contamination, impurity elements are mixed in the semiconductor film, and the characteristics of the semiconductor element are deteriorated. In particular, TFTs have a problem of causing variation and deterioration in transistor characteristics.

そこで、本発明は、フォトマスクやレジストを使用することなく、薄膜加工を簡単な工程で精度良く行う方法を提示する。また、低コストで半導体装置を作製する方法を提案する。   Therefore, the present invention presents a method for performing thin film processing with high accuracy in a simple process without using a photomask or a resist. In addition, a method for manufacturing a semiconductor device at low cost is proposed.

本発明は、基板上に第1の層を形成し、第1の層上に光吸収層を形成し、光吸収層に選択的にレーザビームを照射する。光吸収層がレーザビームのエネルギーを吸収することで、光吸収層内における気体の放出、光吸収層の昇華または蒸発等により、光吸収層の一部が物理的に解離する。即ち、光吸収層の一部にレーザビームを照射し、当該照射領域の一部を除去する。残存する光吸収層をマスクとして用いて、第1の層をエッチングすることにより、従来のフォトリソグラフィー技術を用いずとも、第1の層を所望の場所及び形状に加工することができる。   In the present invention, a first layer is formed over a substrate, a light absorption layer is formed over the first layer, and the light absorption layer is selectively irradiated with a laser beam. When the light absorption layer absorbs the energy of the laser beam, a part of the light absorption layer is physically dissociated due to gas emission in the light absorption layer, sublimation or evaporation of the light absorption layer, and the like. That is, a part of the light absorption layer is irradiated with a laser beam, and a part of the irradiation region is removed. By using the remaining light absorption layer as a mask and etching the first layer, the first layer can be processed into a desired location and shape without using a conventional photolithography technique.

また、電気光学素子を有するレーザ照射装置を用いて光吸収層に選択的にレーザビームを照射する。電気光学素子は、CAD(計算支援設計)装置で設計されたデータにより選択的にレーザビームを照射する位置及び面積を制御することが可能である。このため、フォトマスクを用いずとも光吸収層に選択的にレーザビームを照射することができる。   In addition, a laser beam is selectively irradiated to the light absorption layer using a laser irradiation apparatus having an electro-optic element. The electro-optic element can selectively control the position and area where the laser beam is irradiated by data designed by a CAD (calculation support design) apparatus. Therefore, it is possible to selectively irradiate the light absorption layer with a laser beam without using a photomask.

本発明の一は、基板上に第1の層を形成し、第1の層上に光吸収層を形成し、光吸収層に選択的にレーザビームを照射し、レーザビームが照射された光吸収層の一部を除去して光吸収層の一部を露出し、露出された光吸収層及び第1の層をエッチングして、第2の層を形成することを特徴とする半導体装置の作製方法である。   According to one embodiment of the present invention, a first layer is formed over a substrate, a light absorption layer is formed over the first layer, the light absorption layer is selectively irradiated with a laser beam, and the light irradiated with the laser beam A part of an absorption layer is removed to expose a part of the light absorption layer, and the exposed light absorption layer and the first layer are etched to form a second layer. This is a manufacturing method.

本発明の一は、基板上に第1の層を形成し、第1の層上に光吸収層を形成し、光吸収層に選択的にレーザビームを照射し、レーザビームが照射された光吸収層の一部を除去して第1の層の一部を露出し、露出された第1の層をエッチングして、第2の層を形成することを特徴とする半導体装置の作製方法である。   According to one embodiment of the present invention, a first layer is formed over a substrate, a light absorption layer is formed over the first layer, the light absorption layer is selectively irradiated with a laser beam, and the light irradiated with the laser beam In a method for manufacturing a semiconductor device, a part of an absorption layer is removed to expose a part of a first layer, and the exposed first layer is etched to form a second layer. is there.

また、本発明の一は、基板上に第1の層を形成し、第1の層上に光吸収層を形成し、光吸収層に選択的にレーザビームを照射し、レーザビームが照射された光吸収層の一部を除去して第1の膜厚の光吸収層及び第1の膜厚より薄い第2の膜厚の光吸収層を形成し、第1の膜厚の光吸収層をマスクとして、光吸収層及び第1の層をエッチングして、第2の層を形成することを特徴とする半導体装置の作製方法である。   According to one embodiment of the present invention, a first layer is formed over a substrate, a light absorption layer is formed over the first layer, the laser absorption beam is selectively irradiated to the light absorption layer, and the laser beam is irradiated. A part of the light absorption layer is removed to form a light absorption layer having a first film thickness and a light absorption layer having a second film thickness that is thinner than the first film thickness. A method for manufacturing a semiconductor device is characterized in that the second layer is formed by etching the light absorption layer and the first layer using the mask as a mask.

なお、上記第2の層はエッチングされた光吸収層及び第1の層の積層であってもよい。また、第2の層を形成した後、第2の層の光吸収層を除去してもよい。   The second layer may be a stacked layer of an etched light absorption layer and a first layer. Further, after the second layer is formed, the light absorption layer of the second layer may be removed.

また、上記エッチングはウェットエッチングまたはドライエッチングである。   The etching is wet etching or dry etching.

また、レーザビームは、電気光学素子を有するレーザ照射装置から照射される。電気光学素子は、制御装置によってレーザビームを照射する領域及び面積を制御されている。また、レーザビームは矩形状または線状である。   The laser beam is emitted from a laser irradiation apparatus having an electro-optic element. The area and area of the electro-optic element that is irradiated with the laser beam are controlled by the control device. The laser beam is rectangular or linear.

なお、本発明において、表示装置とは、表示素子を用いたデバイス、即ち画像表示デバイスを指す。また、表示パネルにコネクター、例えばフレキシブルプリント配線(FPC:Flexible Printed Circuit)もしくはTAB(Tape Automated Bonding)テープもしくはTCP(Tape Carrier Package)が取り付けられたモジュール、TABテープやTCPの先にプリント配線板が設けられたモジュール、または表示素子にCOG(Chip On Glass)方式によりIC(集積回路)やCPUが直接実装されたモジュールも全て表示装置に含むものとする。   In the present invention, the display device refers to a device using a display element, that is, an image display device. In addition, a connector, for example, a module in which a flexible printed wiring (FPC), TAB (Tape Automated Bonding) tape or TCP (Tape Carrier Package) is attached to the display panel, and a printed wiring board is attached to the end of the TAB tape or TCP. It is assumed that the display device includes all provided modules or modules in which an IC (Integrated Circuit) or a CPU is directly mounted on a display element by a COG (Chip On Glass) method.

光吸収層にレーザビームを照射することで、光吸収層を自由に加工することができる。また、当該加工された光吸収層を、薄膜を加工するマスクとして用いることができる。   By irradiating the light absorption layer with a laser beam, the light absorption layer can be freely processed. Further, the processed light absorption layer can be used as a mask for processing a thin film.

また、選択的にレーザビームの照射領域を制御できる電気光学素子を有するレーザ照射装置を用い、光吸収層にCAD(計算支援設計)装置で設計されたデータにより選択的にレーザビームを照射することができる。   In addition, a laser irradiation apparatus having an electro-optic element that can selectively control the irradiation region of the laser beam is used, and the light absorption layer is selectively irradiated with data designed by a CAD (calculation support design) apparatus. Can do.

このため、気光学素子により照射領域が制御されたレーザビームの照射により形成されたマスクとして機能する光吸収層を用いて、薄膜をエッチングすることにより、所定の場所に所望の形状を有する層を形成することが可能である。   For this reason, a layer having a desired shape is formed in a predetermined place by etching a thin film using a light absorption layer functioning as a mask formed by irradiation of a laser beam whose irradiation region is controlled by a gas optical element. It is possible to form.

また、線状レーザビーム、矩形状レーザビーム、面状レーザビーム、さらには任意の形状のビーム等、ビームスポットの面積の大きなレーザビームを光吸収層に照射することで、短時間で複数の領域にレーザビームを照射することが可能であるため、半導体装置を量産性高く作製することが可能である。   In addition, a plurality of regions can be obtained in a short time by irradiating the light absorption layer with a laser beam having a large beam spot area, such as a linear laser beam, a rectangular laser beam, a planar laser beam, or a beam of any shape. Thus, a semiconductor device can be manufactured with high productivity.

したがって、従来のフォトリソグラフィー技術で必要であったレジストやフォトマスクを用いずとも、薄膜を任意の形状に加工することができる。このため、フォトマスクを使用しないため、フォトマスク交換に要していた時間的損失の低減を図ることが可能となり、品種少量生産が可能になる。また、レジストおよびレジストの現像液を使用しないため、大量の薬液や水を必要としない。さらには、レジスト塗布による半導体膜への不純物元素の混入を避けつつ、半導体膜を加工することができる。以上のことから、従来のフォトリソグラフィー技術を用いたプロセスと比較して、工程の大幅な簡略化及びコストの低減が可能である。   Therefore, the thin film can be processed into an arbitrary shape without using a resist or a photomask that is necessary in the conventional photolithography technique. For this reason, since a photomask is not used, it is possible to reduce the time loss required for photomask replacement, and it is possible to produce a small amount of products. Further, since a resist and a resist developer are not used, a large amount of chemical solution or water is not required. Furthermore, the semiconductor film can be processed while avoiding the mixing of impurity elements into the semiconductor film by resist coating. As described above, the process can be greatly simplified and the cost can be reduced as compared with a process using a conventional photolithography technique.

このように、本発明を用いることによって、半導体装置の作製における薄膜加工を簡単な工程で精度良く行うことが可能である。また、低コストで、スループットや歩留まり高く半導体装置を作製することができる。   As described above, by using the present invention, thin film processing in manufacturing a semiconductor device can be accurately performed with a simple process. In addition, a semiconductor device can be manufactured at low cost with high throughput and yield.

以下、発明を実施するための最良の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は本実施の形態の記載内容に限定して解釈されるものではない。また、各図面において共通の部分は同じ符号を付して詳しい説明を省略する。   The best mode for carrying out the invention will be described below with reference to the drawings. However, the present invention can be implemented in many different modes, and those skilled in the art can easily understand that the modes and details can be variously changed without departing from the spirit and scope of the present invention. Is done. Therefore, the present invention should not be construed as being limited to the description of the embodiment modes. In the drawings, common portions are denoted by the same reference numerals, and detailed description thereof is omitted.

(実施の形態1)
本実施の形態では、フォトリソグラフィー工程を経ずとも、レーザビームを用いて薄膜を加工するレーザ・アブレーション・パターニング・プロセス(LAPP(Laser Ablation Patterning Process))について、以下の実施の形態及び実施例に示す。図1、及び3は、基板上に選択的に任意の形状の層を形成する工程を示す断面図であり、図2、及び4は、レーザ照射装置の電気光学素子、及び図1、3の上面図である。
(Embodiment 1)
In this embodiment, a laser ablation patterning process (LAPP (Laser Ablation Patterning Process)) that processes a thin film using a laser beam without passing through a photolithography step is described in the following embodiments and examples. Show. 1 and 3 are cross-sectional views showing a step of selectively forming a layer having an arbitrary shape on a substrate. FIGS. 2 and 4 are electro-optical elements of a laser irradiation apparatus, and FIGS. It is a top view.

図1(A)に示すように、基板100の片側に下地膜として機能する第1の層101、第1の層101上に第2の層102、第2の層102上に光吸収層103を形成する。   As shown in FIG. 1A, a first layer 101 that functions as a base film on one side of a substrate 100, a second layer 102 over the first layer 101, and a light absorption layer 103 over the second layer 102. Form.

基板100としては、ガラス基板、プラスチック基板、金属基板、セラミック基板等を適宜用いることができる。また、プリント配線基板やFPCを用いることができる。基板100がガラス基板やプラスチック基板の場合、320mm×400mm、370mm×470mm、550mm×650mm、600mm×720mm、680mm×880mm、1000mm×1200mm、1100mm×1250mm、1150mm×1300mmのような大面積基板を用いることができる。   As the substrate 100, a glass substrate, a plastic substrate, a metal substrate, a ceramic substrate, or the like can be used as appropriate. Further, a printed wiring board or FPC can be used. When the substrate 100 is a glass substrate or a plastic substrate, a large area substrate such as 320 mm × 400 mm, 370 mm × 470 mm, 550 mm × 650 mm, 600 mm × 720 mm, 680 mm × 880 mm, 1000 mm × 1200 mm, 1100 mm × 1250 mm, 1150 mm × 1300 mm is used. be able to.

下地膜として機能する第1の層101は必ずしも必須ではないが、後に第2の層をエッチングする際に、基板100がエッチングされるのを防止する機能を有すため、設けることが好ましい。第1の層101は、適する材料を適宜用いて形成すればよい。代表的には、酸化珪素、窒化珪素、酸化窒化珪素、窒化アルミニウム等がある。   The first layer 101 that functions as a base film is not necessarily required, but is preferably provided because it has a function of preventing the substrate 100 from being etched when the second layer is etched later. The first layer 101 may be formed using a suitable material as appropriate. Typically, there are silicon oxide, silicon nitride, silicon oxynitride, aluminum nitride, and the like.

第2の層102は、電極、画素電極、配線、アンテナ、半導体層、絶縁層、プラズマディスプレイの隔壁、蛍光体等の作製する部位に合わせて、導電材料、半導体材料、絶縁材料を適宜用いて形成すればよい。なお、第2の層102は単層でも積層でもよい。   For the second layer 102, a conductive material, a semiconductor material, or an insulating material is used as appropriate depending on a part to be manufactured such as an electrode, a pixel electrode, a wiring, an antenna, a semiconductor layer, an insulating layer, a partition wall of a plasma display, or a phosphor. What is necessary is just to form. Note that the second layer 102 may be a single layer or a stacked layer.

光吸収層103としては、後に照射されるレーザビームを吸収する材料を用いて形成する。レーザビームを吸収する材料としては、後に照射されるレーザビームのエネルギーよりも小さなバンドギャップエネルギーを有する材料を用いて形成する。また、光吸収層103は、第2の層101の融点よりも低い沸点または昇華点を有する材料を用いることが好ましい。このような材料を用いることにより、第2の層101の溶融を避けつつ、レーザビームを吸収し、レーザビームのエネルギーを用いて光吸収層の一部を除去させることができる。   The light absorption layer 103 is formed using a material that absorbs a laser beam irradiated later. As a material that absorbs the laser beam, a material having a band gap energy smaller than that of a laser beam to be irradiated later is used. The light absorption layer 103 is preferably formed using a material having a boiling point or a sublimation point lower than the melting point of the second layer 101. By using such a material, the laser beam can be absorbed while the second layer 101 is not melted, and part of the light absorption layer can be removed using the energy of the laser beam.

本実施の形態では、光吸収層103及び第2の層102のエッチング速度の差が大きいことが好ましい。代表的には、第2の層102のエッチング速度が光吸収層103のエッチング速度より速いことが好ましい。または、光吸収層103の膜厚に対して第2の層102の膜厚が薄いことが好ましい。この結果、レーザビームを照射してマスクとして機能する光吸収層を形成した後、第2の層をエッチングすることができる。 In this embodiment mode, it is preferable that a difference in etching rate between the light absorption layer 103 and the second layer 102 is large. Typically, the etching rate of the second layer 102 is preferably higher than the etching rate of the light absorption layer 103. Alternatively, the thickness of the second layer 102 is preferably smaller than the thickness of the light absorption layer 103. As a result, the second layer can be etched after the light absorption layer which functions as a mask is formed by irradiation with the laser beam.

光吸収層としては、導電材料、半導体材料、絶縁物材料を適宜用いることができる。導電材料としては、チタン(Ti)、アルミニウム(Al)、タンタル(Ta)、タングステン(W)、モリブデン(Mo)、銅(Cu)、クロム(Cr)、ネオジム(Nd)、鉄(Fe)、ニッケル(Ni)、コバルト(Co)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスミウム(Os)、イリジウム(Ir)、銀(Ag)、金(Au)、白金(Pt)、カドミウム(Cd)、亜鉛(Zn)、珪素(Si)、ゲルマニウム(Ge)、ジルコニウム(Zr)、バリウム(Ba)から選ばれた元素を用いることができる。また、該元素を主成分とする合金材料、窒素化合物等の単層または積層で形成することができる。また、酸化タングステンを含むインジウム酸化物(IWO)、酸化タングステンを含むインジウム亜鉛酸化物(IWZO)、酸化チタンを含むインジウム酸化物(ITiO)、酸化チタンを含むインジウム錫酸化物(ITTiO)インジウム錫酸化物(ITO)、インジウム亜鉛酸化物(IZO)、酸化ケイ素を添加したインジウム錫酸化物(ITSO)などの透光性を有する導電性材料も用いることができる。   As the light absorption layer, a conductive material, a semiconductor material, or an insulator material can be used as appropriate. As the conductive material, titanium (Ti), aluminum (Al), tantalum (Ta), tungsten (W), molybdenum (Mo), copper (Cu), chromium (Cr), neodymium (Nd), iron (Fe), Nickel (Ni), cobalt (Co), ruthenium (Ru), rhodium (Rh), palladium (Pd), osmium (Os), iridium (Ir), silver (Ag), gold (Au), platinum (Pt), An element selected from cadmium (Cd), zinc (Zn), silicon (Si), germanium (Ge), zirconium (Zr), and barium (Ba) can be used. Further, it can be formed of a single layer or a stacked layer of an alloy material containing the element as a main component, a nitrogen compound, or the like. Indium oxide containing tungsten oxide (IWO), Indium zinc oxide containing tungsten oxide (IWZO), Indium oxide containing titanium oxide (ITO), Indium tin oxide containing titanium oxide (ITTiO) Indium tin oxide A light-transmitting conductive material such as a material (ITO), indium zinc oxide (IZO), or indium tin oxide added with silicon oxide (ITSO) can also be used.

絶縁物材料としては、上記元素の酸素化合物、炭素化合物、若しくはハロゲン化合物の単層で形成することができる。また、これらの積層を用いることができる。代表的には、酸化亜鉛、窒化アルミニウム、硫化亜鉛(ZnS)、窒化珪素(SiN)、酸化珪素(SiO)、硫化水銀(HgS)、塩化アルミニウム(AlCl)等がある。また、光を吸収することが可能な粒子が分散された絶縁膜、代表的にはシリコン微結晶が分散された酸化珪素膜を用いることができる。また、ポリイミド、ポリアミド、BCB(ベンゾシクロブテン)、アクリルなどの有機樹脂を用いることができる。また、シロキサン、ポリシラザン等を用いることができる。また、色素が有機樹脂、シロキサン、ポリシラザン等に溶解または分散された絶縁層を用いることができる。 The insulating material can be formed using a single layer of an oxygen compound, a carbon compound, or a halogen compound of the above element. Further, a stack of these can be used. Typically, zinc oxide, aluminum nitride, zinc sulfide (ZnS), silicon nitride (SiN), silicon oxide (SiO 2 ), mercury sulfide (HgS), aluminum chloride (AlCl 3 ), and the like are given. An insulating film in which particles capable of absorbing light are dispersed, typically a silicon oxide film in which silicon microcrystals are dispersed, can be used. Alternatively, an organic resin such as polyimide, polyamide, BCB (benzocyclobutene), or acrylic can be used. Further, siloxane, polysilazane, or the like can be used. Alternatively, an insulating layer in which a dye is dissolved or dispersed in an organic resin, siloxane, polysilazane, or the like can be used.

半導体材料としては、シリコン、ゲルマニウム等を用いることができる。また、非晶質半導体、非晶質状態と結晶状態とが混在したセミアモルファス半導体(SASとも表記する)、非晶質半導体中に0.5nm〜20nmの結晶粒を観察することができる微結晶半導体、及び結晶性半導体膜から選ばれたいずれかの状態を有する膜を用いることができる。さらには、リン、ヒ素、ボロン等のアクセプター型元素又はドナー型元素が含まれていても良い。   As the semiconductor material, silicon, germanium, or the like can be used. In addition, an amorphous semiconductor, a semi-amorphous semiconductor in which an amorphous state and a crystalline state are mixed (also referred to as SAS), and a microcrystal in which a crystal grain of 0.5 nm to 20 nm can be observed in the amorphous semiconductor. A film having any state selected from a semiconductor and a crystalline semiconductor film can be used. Furthermore, acceptor-type elements or donor-type elements such as phosphorus, arsenic, and boron may be included.

さらに、光吸収層103としては、後に照射されるレーザビームを吸収し、且つレーザビームのエネルギーにより光吸収層内における気体の放出または光吸収層の昇華または蒸発等により光吸収層の一部または光吸収層に接する層の一部を物理的に解離させることが可能な材料を用いて形成することが好ましい。このような材料を用いることにより、容易に光吸収層を除去することができる。   Further, the light absorption layer 103 absorbs a laser beam to be irradiated later, and emits a gas in the light absorption layer or sublimates or evaporates the light absorption layer by the energy of the laser beam, or a part of the light absorption layer or It is preferable to use a material capable of physically dissociating part of the layer in contact with the light absorption layer. By using such a material, the light absorption layer can be easily removed.

レーザビームのエネルギーにより光吸収層内における気体を放出することが可能な光吸収層としては、水素及び希ガス元素の少なくとも一方が含まれる材料で形成される層がある。代表的には、水素を含む半導体層、希ガスまたは水素を含む導電層、希ガスまたは水素を含む絶縁層等がある。この場合、光吸収層内における気体の放出とともに、光吸収層の一部において物理的に解離が生じるため、容易に光吸収層を除去することができる。   As a light absorption layer capable of releasing gas in the light absorption layer by the energy of the laser beam, there is a layer formed of a material containing at least one of hydrogen and a rare gas element. Typically, a semiconductor layer containing hydrogen, a conductive layer containing noble gas or hydrogen, an insulating layer containing noble gas or hydrogen, and the like can be given. In this case, since the physical dissociation occurs in part of the light absorption layer as the gas is released in the light absorption layer, the light absorption layer can be easily removed.

レーザビームのエネルギーにより昇華することが可能な光吸収層としては、100〜2000℃程度の昇華点が低い材料が好ましい。または、融点が1500〜3500℃であり、且つ熱伝導率が0.1〜100W/mKである材料を用いることができる。昇華することが可能な光吸収層としては、100〜2000℃程度の昇華点が低い材料があり、その代表例としては、窒化アルミニウム(AlN)、酸化亜鉛(ZnO)、硫化亜鉛(ZnS)、窒化珪素(SiN)、硫化水銀(HgS)、塩化アルミニウム(AlCl)等がある。沸点が1000〜2700℃であり、且つ熱伝導率が0.1〜100W/mKである材料としては、ゲルマニウム(Ge)、酸化珪素(SiO)、クロム(Cr)、チタン(Ti)等がある。 As the light absorption layer that can be sublimated by the energy of the laser beam, a material having a low sublimation point of about 100 to 2000 ° C. is preferable. Alternatively, a material having a melting point of 1500 to 3500 ° C. and a thermal conductivity of 0.1 to 100 W / mK can be used. As a light absorption layer capable of sublimation, there is a material having a low sublimation point of about 100 to 2000 ° C., and typical examples thereof include aluminum nitride (AlN), zinc oxide (ZnO), zinc sulfide (ZnS), Examples include silicon nitride (SiN), mercury sulfide (HgS), and aluminum chloride (AlCl 3 ). Examples of materials having a boiling point of 1000 to 2700 ° C. and a thermal conductivity of 0.1 to 100 W / mK include germanium (Ge), silicon oxide (SiO 2 ), chromium (Cr), and titanium (Ti). is there.

光吸収層103の形成方法としては、塗布法、電界メッキ法、PVD法(Physical Vapor Deposition)、又はCVD法(Chemical Vapor Deposition)を用いる。   As a method for forming the light absorption layer 103, a coating method, an electroplating method, a PVD method (Physical Vapor Deposition), or a CVD method (Chemical Vapor Deposition) is used.

次に、光吸収層103にレーザビーム105を照射する。   Next, the light absorption layer 103 is irradiated with a laser beam 105.

レーザビーム105としては、光吸収層103に吸収されるエネルギーを有するものを適宜選択する。代表的には、紫外領域、可視領域、又は赤外領域のレーザビームを適宜選択して照射する。   As the laser beam 105, one having energy absorbed by the light absorption layer 103 is appropriately selected. Typically, irradiation is performed by appropriately selecting a laser beam in an ultraviolet region, a visible region, or an infrared region.

ここで、本発明に用いるレーザ照射装置について、以下に示す。本発明で用いるレーザ照射装置は、レーザビームを照射する面積及び位置をCAD装置で設計されたデータを用いて制御することができる。このようなレーザ照射装置を用いることにより、フォトマスクを用いずとも選択的にレーザビームを照射することができる。   Here, the laser irradiation apparatus used in the present invention is described below. The laser irradiation apparatus used in the present invention can control the area and position of the laser beam irradiation using data designed by the CAD apparatus. By using such a laser irradiation apparatus, a laser beam can be selectively irradiated without using a photomask.

このようなレーザ照射装置の代表例を図9を用いて説明する。図9は本発明の製造装置の一例を示す斜視図である。射出されるレーザビームはレーザ発振器1003(YAGレーザ装置、エキシマレーザ装置など)から出力され、ビーム形状を矩形状とするための第1の光学系1004と、整形するための第2の光学系1005と、平行光線にするための第3の光学系1006とを通過し、反射ミラー1007で光路を鉛直方向に曲げられる。その後、光吸収層103に照射されるレーザビームの面積及び位置を選択的に調節する電気光学素子1008にレーザビームを通過させて被照射面にレーザビームを照射する。   A typical example of such a laser irradiation apparatus will be described with reference to FIG. FIG. 9 is a perspective view showing an example of the manufacturing apparatus of the present invention. The emitted laser beam is output from a laser oscillator 1003 (YAG laser device, excimer laser device, etc.), and a first optical system 1004 for making the beam shape rectangular and a second optical system 1005 for shaping. And the third optical system 1006 for making parallel rays, and the optical path is bent in the vertical direction by the reflection mirror 1007. Thereafter, the laser beam is passed through an electro-optic element 1008 that selectively adjusts the area and position of the laser beam irradiated on the light absorption layer 103, and the irradiated surface is irradiated with the laser beam.

レーザ発振器1003としては、Arレーザ、Krレーザ、エキシマレーザ(KrF、ArF、KrF、XeCl)などの気体レーザ、単結晶のYAG、YVO、フォルステライト(MgSiO)、YAlO、GdVO、若しくは多結晶(セラミック)のYAG、Y、YVO、YAlO、GdVOに、ドーパントとしてNd、Yb、Cr、Ti、Ho、Er、Tm、Taのうち1種または複数種添加されているものを媒質とするレーザ、GaN、GaAs、GaAlAs、InGaAsP等の半導体レーザ発振器、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ti:サファイアレーザ、銅蒸気レーザまたは金蒸気レーザのうち一種または複数種から発振されるものを用いることができる。レーザ媒体が固体である固体レーザを用いると、メンテナンスフリーの状態を長く保てるという利点や、出力が比較的に安定している利点を有している。 As the laser oscillator 1003, gas lasers such as Ar laser, Kr laser, and excimer laser (KrF, ArF, KrF, XeCl), single crystal YAG, YVO 4 , forsterite (Mg 2 SiO 4 ), YAlO 3 , GdVO 4 In addition, one or more of Nd, Yb, Cr, Ti, Ho, Er, Tm, and Ta are added as dopants to polycrystalline YAG, Y 2 O 3 , YVO 4 , YAlO 3 , and GdVO 4. One or more of laser diodes, semiconductor laser oscillators such as GaN, GaAs, GaAlAs, InGaAsP, glass laser, ruby laser, alexandrite laser, Ti: sapphire laser, copper vapor laser or gold vapor laser What is oscillated from can be used. When a solid-state laser whose laser medium is a solid is used, there are advantages that a maintenance-free state can be maintained for a long time and output is relatively stable.

また、レーザビーム105は、連続発振のレーザビームやパルス発振のレーザビームを適宜適用することができる。パルス発振のレーザビームにおいては、通常、数十Hz〜数kHzの周波数帯を用いるが、それよりも著しく高い10MHz以上の発振周波数、パルス幅をピコ秒台の周波数、或いはフェムト秒(10−15秒)台の周波数を有するパルス発振レーザを用いてもよい。特に、パルス幅を1フェムト秒〜10ピコ秒で発振されるパルスレーザから射出されるレーザビームは、高強度のレーザビームが得られ、非線形光学効果(多光子吸収)が生じ、レーザビームのエネルギーよりも大きなバンドギャップエネルギーを有する光吸収層をもレーザビームのエネルギーにより除去することができる。 As the laser beam 105, a continuous wave laser beam or a pulsed laser beam can be used as appropriate. In a pulsed laser beam, a frequency band of several tens of Hz to several kHz is usually used, but an oscillation frequency of 10 MHz or higher, a pulse width of a frequency range of picoseconds or a femtosecond (10 −15) , which is significantly higher than that. A pulsed laser having a frequency on the order of seconds) may be used. In particular, a laser beam emitted from a pulse laser oscillated with a pulse width of 1 femtosecond to 10 picoseconds provides a high-intensity laser beam, which produces a nonlinear optical effect (multiphoton absorption), and the energy of the laser beam. Even the light absorption layer having a larger band gap energy can be removed by the energy of the laser beam.

制御装置1016は、代表的にはコンピュータがあり、半導体装置の設計データを格納する記憶部(RAM、ROM等)や、CPU等を含むマイクロプロセッサを有する。制御装置1016から、電気光学素子に半導体装置を設計するためのCADデータに基づく電気信号を入力することで、電気光学素子により基板に照射するレーザビームの位置及面積を制御する。例えば、被処理基板を固定したステージを移動させる場合、レーザ発振器の射出タイミングと、電気光学素子に入力する電気信号と、ステージの移動速度を同期させる。 The control device 1016 is typically a computer and includes a storage unit (RAM, ROM, etc.) for storing design data of the semiconductor device, and a microprocessor including a CPU. By inputting an electrical signal based on CAD data for designing a semiconductor device to the electro-optic element from the control device 1016, the position and area of the laser beam irradiated to the substrate by the electro-optic element is controlled. For example, when a stage on which a substrate to be processed is fixed is moved, the emission timing of the laser oscillator, the electric signal input to the electro-optical element, and the moving speed of the stage are synchronized.

電気光学素子1008は、半導体装置の設計CADデータに基づく電気信号を入力することで、光シャッターまたは光リフレクターとして機能し、可変のマスクとして機能する。光シャッターとなる電気光学素子に入力する電気信号を制御装置1016により変更することで、レーザビームの面積及び位置を変更することが可能である。即ち、薄膜の加工する面積及び位置を選択的に変更することができる。このため、レーザビームの形状を線状、矩形状、さらには任意の形状とすることができ、複雑な形状のレーザビームをも照射することができる。 The electro-optical element 1008 functions as an optical shutter or an optical reflector and functions as a variable mask by inputting an electrical signal based on design CAD data of the semiconductor device. The area and position of the laser beam can be changed by changing the electric signal input to the electro-optical element serving as an optical shutter by the control device 1016. That is, the area and position where the thin film is processed can be selectively changed. Therefore, the shape of the laser beam can be a linear shape, a rectangular shape, or an arbitrary shape, and a laser beam having a complicated shape can be irradiated.

電気光学素子1008としては、選択的に光透過する面積を調節できる素子、例えば、液晶材料、エレクトロクロミック材料を有する素子がある。また選択的に光反射が調節できる素子、例えばデジタルマイクロミラーデバイス(DMDとも呼ぶ。)がある。DMDとは空間光変調器の一種であり、静電界作用などによって固定軸周りに回転するマイクロミラーと呼ばれる多数の小型ミラーがSi等の半導体基板にマトリクス状に配置されたデバイスである。また、他の電気光学素子としては、電気光学効果により透過光を変調する光学素子であるPLZT素子を用いることができる。なお、PLZT素子とは、鉛、ランタン、ジルコン、チタンを含む酸化物セラミックスで、それぞれの元素記号の頭文字からPLZTと呼ばれているデバイスである。PLZT素子は、透明なセラミックで光を透過するが、電圧をかけると光の偏光の向きを変えることができ、偏光子と組み合わせることによって光シャッターが構成される。ただし、電気光学素子1008は、レーザビームを通過させても耐えうるデバイスを用いる。 The electro-optical element 1008 includes an element that can selectively adjust an area through which light is transmitted, for example, an element having a liquid crystal material or an electrochromic material. Further, there is an element that can selectively adjust light reflection, for example, a digital micromirror device (also referred to as DMD). DMD is a kind of spatial light modulator, and is a device in which a large number of small mirrors called micromirrors that rotate around a fixed axis by an electrostatic field effect or the like are arranged in a matrix on a semiconductor substrate such as Si. As another electro-optical element, a PLZT element that is an optical element that modulates transmitted light by an electro-optical effect can be used. The PLZT element is an oxide ceramic containing lead, lanthanum, zircon, and titanium, and is a device called PLZT from the initials of each element symbol. The PLZT element transmits light with a transparent ceramic, but when a voltage is applied, the direction of polarization of light can be changed, and an optical shutter is configured by combining with a polarizer. However, the electro-optic element 1008 is a device that can withstand even a laser beam that passes therethrough.

電気光学素子1008は、ビームが通過できる領域が被処理基板と同じとすることができる。電気光学素子において、ビームが通過できる領域が被処理基板と同じ場合、被処理基板と電気光学素子の位置合わせをしてそれぞれの位置を固定したままレーザビームを走査する。なお、この場合、1回の薄膜の加工において、電気光学素子に入力する電気信号は1回とする。   The electro-optic element 1008 can have the same region as the substrate to be processed through which the beam can pass. In the electro-optical element, when the region through which the beam can pass is the same as that of the substrate to be processed, the laser beam is scanned while the position of the substrate to be processed and the electro-optical element is aligned and the positions are fixed. In this case, the electric signal input to the electro-optical element is one time in one thin film processing.

また、製造装置の小型化を図るために、電気光学素子を少なくとも矩形ビームが通過または反射できるような細長い矩形としてもよい。例えば、細長いDMDを用いる場合、反射の角度を制御するマイクロミラーの個数を少なくすることができるため、変調速度を速くすることができる。また、細長い液晶を用いた電気光学素子を用いる場合にも、走査線や信号線が少なくなり駆動速度を速くすることができるので、同様の効果を得ることができる。また、電気光学素子を細長い矩形とした場合、1回の薄膜の加工において、電気光学素子に入力する電気信号を変更する回数は複数回とする。矩形ビームの走査に同期するように、電気光学素子に入力する電気信号を順次変更させることで、薄膜の加工が連続的に行われる。   Further, in order to reduce the size of the manufacturing apparatus, the electro-optic element may have an elongated rectangular shape that can pass or reflect at least a rectangular beam. For example, when an elongated DMD is used, the number of micromirrors that control the angle of reflection can be reduced, so that the modulation speed can be increased. Further, when an electro-optic element using an elongated liquid crystal is used, the same effect can be obtained because the number of scanning lines and signal lines is reduced and the driving speed can be increased. In addition, when the electro-optic element is a long and narrow rectangle, the number of times of changing the electric signal input to the electro-optic element in one thin film processing is plural. The thin film is continuously processed by sequentially changing the electric signal input to the electro-optical element so as to synchronize with the scanning of the rectangular beam.

また、照射面に照射されるレーザビームのスポットの形状は、矩形状または線状とすることが好ましく、具体的には、短辺が1mm〜5mm、且つ長辺が10mm〜50mmの矩形状とすればよい。収差の少ないレーザビームのスポットとしたい場合には、5mm×5mm〜50mm×50mmの正方形としてもよい。また、大面積基板を用いる場合には、処理時間を短縮するため、レーザビームのスポットの長辺を20cm〜100cmとすることが好ましい。また、図9に示すレーザ発振器及び光学系を複数設置して大面積の基板を短時間に処理してもよい。具体的には、基板ステージの上方に複数の電気光学素子を設置して、それぞれに対応するレーザ発振器からレーザビームをそれぞれ照射して基板1枚における処理面積を分担してもよい。さらには、1ショットあたりの面積を上記大きさとし、その中で複雑なスポット形状のレーザビームが照射されるように電気光学素子を制御してもよい。例えば、配線の形状と同様のスポット形状を有するレーザビームを照射することもできる。 Further, the spot shape of the laser beam irradiated on the irradiation surface is preferably rectangular or linear, and specifically, a rectangular shape having a short side of 1 mm to 5 mm and a long side of 10 mm to 50 mm. do it. When a laser beam spot with less aberration is desired, a square of 5 mm × 5 mm to 50 mm × 50 mm may be used. In the case of using a large-area substrate, the long side of the laser beam spot is preferably set to 20 cm to 100 cm in order to shorten the processing time. Further, a plurality of laser oscillators and optical systems shown in FIG. 9 may be provided to process a large area substrate in a short time. Specifically, a plurality of electro-optical elements may be installed above the substrate stage, and a laser beam may be emitted from a corresponding laser oscillator to share the processing area of one substrate. Furthermore, the area per shot may be set to the above-described size, and the electro-optical element may be controlled so that a laser beam having a complicated spot shape is irradiated therein. For example, a laser beam having a spot shape similar to the wiring shape can be irradiated.

さらには、矩形状または線状のレーザビームを重ね合わせて複雑なスポット形状のレーザビームを用いてもよい。 Furthermore, a laser beam having a complicated spot shape may be used by superimposing rectangular or linear laser beams.

また、基板を保持するステージに代えて、ガスを吹きつけて基板100を浮上させる方法で基板を移動させてもよい。大面積の基板サイズとしては、590mm×670mm、600mm×720mm、650mm×830mmが製造ラインで使用されており、将来的には680mm×880mm、730mm×920mm、またはこれら以上のサイズが使用されることになると推測される。一辺が1mを越えるガラス基板を用いる場合には、基板の自重による撓みを軽減できる搬送方法、例えばガスを吹きつけて基板を浮上させる方法で基板を移動させることが好ましい。 Further, instead of the stage for holding the substrate, the substrate may be moved by a method of blowing a gas to float the substrate 100. 590mm x 670mm, 600mm x 720mm, 650mm x 830mm are used on the production line as large area substrate sizes, and in the future, 680mm x 880mm, 730mm x 920mm, or larger sizes will be used. It is estimated that In the case of using a glass substrate having a side exceeding 1 m, it is preferable to move the substrate by a transport method that can reduce bending due to its own weight, for example, a method of blowing a gas to float the substrate.

また、横に置かれた基板を保持するステージに代えて、立っている基板を保持するホルダーを用いても良い。基板を立てながらレーザビームを照射することにより、飛散物を基板から除去することができる。 Further, a holder for holding a standing substrate may be used instead of the stage for holding the substrate placed horizontally. By irradiating the laser beam while standing the substrate, the scattered matter can be removed from the substrate.

また、レーザ発振器1003と、基板100との間の光路上に複数の光学系を配置し、さらに微細な加工を行ってもよい。代表的には、基板より大きい電気光学素子及び縮小用の光学系を有するステッパー方式を用い縮小投影することで、レーザビームの面積及び位置を微細に加工することができる。また、ミラープロジェクジョン方式を用いた等倍投影をしてもよい。 Further, a plurality of optical systems may be arranged on the optical path between the laser oscillator 1003 and the substrate 100 to perform further fine processing. Typically, the area and position of the laser beam can be finely processed by performing reduction projection using a stepper method having an electro-optic element larger than the substrate and a reduction optical system. Further, it is possible to perform the same magnification projection using the mirror projection method.

また、制御装置に電気的に接続する位置アライメント手段を設置することが好ましい。照射位置のアライメントは、CCDカメラ等の撮像素子を設置し、撮像素子から得られるデータを基にレーザ照射を行うことで高精度に行うことができる。また、本製造装置で所望の位置にレーザビームを照射して位置マーカを形成することもできる。 Moreover, it is preferable to install a position alignment means that is electrically connected to the control device. The alignment of the irradiation position can be performed with high accuracy by installing an image sensor such as a CCD camera and performing laser irradiation based on data obtained from the image sensor. In addition, a position marker can be formed by irradiating a laser beam to a desired position with this manufacturing apparatus.

また、レーザビームの照射によって粉塵が生じる場合、粉塵が被処理基板表面に付着しないようにするためのブロー手段、または粉塵のバキューム手段をさらに製造装置に設置することが好ましい。レーザビームを照射しながら、同時にブロー、または粉塵のバキュームを行うことで粉塵が基板表面に付着することを防止できる。 In addition, when dust is generated by laser beam irradiation, it is preferable to further install a blow unit or a dust vacuum unit in the manufacturing apparatus for preventing the dust from adhering to the surface of the substrate to be processed. By simultaneously blowing or vacuuming the dust while irradiating the laser beam, the dust can be prevented from adhering to the substrate surface.

なお、図9は一例であり、レーザビームの光路に配置する各光学系や電気光学素子の位置関係は特に限定されない。例えば、レーザ発振器1003を基板100の上方に配置し、レーザ発振器1003から射出するレーザビームが基板面に垂直な方向となるように配置すれば、反射ミラーを用いずともよい。また、各光学系は、集光レンズ、ビームエキスパンダ、ホモジナイザ、または偏光子などを用いればよく、これらを組み合わせてもよい。また、各光学系としてスリットを組み合わせてもよい。 Note that FIG. 9 is an example, and the positional relationship between the optical systems and electro-optical elements disposed in the optical path of the laser beam is not particularly limited. For example, if the laser oscillator 1003 is disposed above the substrate 100 and the laser beam emitted from the laser oscillator 1003 is disposed in a direction perpendicular to the substrate surface, the reflection mirror may not be used. Each optical system may use a condensing lens, a beam expander, a homogenizer, or a polarizer, or a combination thereof. Moreover, you may combine a slit as each optical system.

被照射面上でレーザビームの照射領域を2次元的に、適宜、レーザビームまたは基板を走査させることによって、基板の広い面積に照射を行うことができる。ここでは、基板を保持している基板ステージ1009をXY方向に移動させる移動手段(図示しない)で走査を行う。 By irradiating the irradiation region of the laser beam on the surface to be irradiated two-dimensionally and appropriately with the laser beam or the substrate, it is possible to irradiate a wide area of the substrate. Here, scanning is performed by a moving means (not shown) that moves the substrate stage 1009 holding the substrate in the XY directions.

また、制御装置1016は、基板ステージ1009をXY方向に移動させる移動手段も制御できるように連動させることが好ましい。さらに、制御装置1016は、レーザ発振器1003も制御できるように連動させることが好ましい。さらに、制御装置1016は、位置マーカを認識するための位置アライメント機構と連動させることが好ましい。 In addition, the control device 1016 is preferably interlocked so as to be able to control a moving unit that moves the substrate stage 1009 in the XY directions. Further, the control device 1016 is preferably interlocked so that the laser oscillator 1003 can also be controlled. Furthermore, the control device 1016 is preferably linked to a position alignment mechanism for recognizing a position marker.

図1(A)で示すようなレーザビーム105を照射させるための電気光学素子1008の一部の上面図を図2(A)に示す。ここでは、電気光学素子1008を光シャッターとして機能するものを用いる形態を示す。図2(A)に示す電気光学素子1008において、レーザビームの遮光領域116a及びレーザビームの透過領域116bを設ける。   FIG. 2A shows a top view of a part of the electro-optical element 1008 for irradiating the laser beam 105 as shown in FIG. Here, a mode in which the electro-optical element 1008 functions as an optical shutter is shown. In the electro-optical element 1008 shown in FIG. 2A, a laser beam light-shielding region 116a and a laser beam transmission region 116b are provided.

上記電気光学素子1008を用いて、光吸収層103に選択的にレーザビーム105を照射する。レーザビーム105は、光吸収層103内における気体の放出や光吸収層の昇華または蒸発等に十分なエネルギー密度、代表的には、1μJ/cm〜100J/cmのエネルギー密度範囲内とすることができる。十分に高いエネルギー密度を持ったレーザビーム105が光吸収層103に吸収される。このとき、光吸収層103は吸収したレーザビームのエネルギーによって局所的に急激に加熱され昇華または蒸発する。この昇華または蒸発に伴う体積膨張により光吸収層104が物理的に解離され飛散する。以上により、図1(B)に示すように、第2の層102上に、エッチングされた光吸収層113を形成することができる。 The light absorption layer 103 is selectively irradiated with the laser beam 105 using the electro-optical element 1008. The laser beam 105 has an energy density sufficient for gas emission in the light absorption layer 103 and sublimation or evaporation of the light absorption layer, typically within an energy density range of 1 μJ / cm 2 to 100 J / cm 2. be able to. A laser beam 105 having a sufficiently high energy density is absorbed by the light absorption layer 103. At this time, the light absorption layer 103 is locally and rapidly heated by the energy of the absorbed laser beam and sublimates or evaporates. The light absorption layer 104 is physically dissociated and scattered by the volume expansion accompanying the sublimation or evaporation. Through the above steps, the etched light absorption layer 113 can be formed over the second layer 102 as illustrated in FIG.

この結果、図1(B)に示すように、光吸収層103の昇華または蒸発によりレーザビームが照射された光吸収層の一部が除去される。なお、図1(B)の上面図を図2(B)に示す。   As a result, as shown in FIG. 1B, part of the light absorption layer irradiated with the laser beam is removed by sublimation or evaporation of the light absorption layer 103. A top view of FIG. 1B is shown in FIG.

レーザビーム105の照射は大気圧下、または減圧下で行うことができる。減圧下で行うと、光吸収層103を除去する場合に生じる飛散物の回収が容易となる。このため、飛散物が基板上に残存することを抑制することが可能である。   Irradiation with the laser beam 105 can be performed under atmospheric pressure or reduced pressure. When the process is performed under reduced pressure, the scattered matter that is generated when the light absorption layer 103 is removed can be easily collected. For this reason, it is possible to prevent the scattered matter from remaining on the substrate.

さらには、基板100を加熱しながらレーザビームを光吸収層103に照射してもよい。この場合も光吸収層103の除去が容易となる。   Furthermore, the light absorption layer 103 may be irradiated with a laser beam while the substrate 100 is heated. Also in this case, the light absorption layer 103 can be easily removed.

以上の工程により、フォトリソグラフィー工程を用いずとも、レーザビームを光吸収層に照射することで、基板上に選択的に光吸収層の一部を用いてマスクを形成することができる。   Through the above steps, a mask can be selectively formed on the substrate by using part of the light absorption layer by irradiating the light absorption layer with a laser beam without using a photolithography step.

次に、図1(C)に示すように、エッチングされた光吸収層113をマスクとして、第2の層102をエッチングして第2の層112を形成する。第2の層102のエッチング方法としては、ドライエッチング、ウェットエッチング等を適宜用いることができる。なお、図1(C)の上面図を図2(C)に示す。   Next, as shown in FIG. 1C, the second layer 112 is formed by etching the second layer 102 using the etched light absorption layer 113 as a mask. As an etching method of the second layer 102, dry etching, wet etching, or the like can be used as appropriate. Note that a top view of FIG. 1C is shown in FIG.

次に、図1(D)に示すように、光吸収層113をエッチングして、第2の層112を露出してもよい。なお、図1(D)の上面図を図2(D)に示す。   Next, as shown in FIG. 1D, the light absorption layer 113 may be etched to expose the second layer 112. A top view of FIG. 1D is shown in FIG.

以上の工程により、所定の場所に所定の形状の第2の層112を形成することができる。   Through the above steps, the second layer 112 having a predetermined shape can be formed in a predetermined place.

以上の工程により、フォトマスク及びレジストを用いずとも、基板上に選択的に任意の形状の層を形成することができる。また、低コストで半導体装置を作製することができる。   Through the above steps, a layer having an arbitrary shape can be selectively formed over the substrate without using a photomask and a resist. In addition, a semiconductor device can be manufactured at low cost.

(実施の形態2)
本実施の形態では、実施の形態1とは異なる工程により、所望の形状を有する層の形成する工程を、図3及び4を用いて説明する。本実施の形態では、実施の形態1と比較して、レーザビームによる光吸収層の除去工程が異なる。
(Embodiment 2)
In this embodiment mode, a process of forming a layer having a desired shape by a process different from that of Embodiment Mode 1 will be described with reference to FIGS. The present embodiment is different from the first embodiment in the process of removing the light absorption layer using a laser beam.

図3(A)に示すように、実施の形態1と同様に、基板100上に第1の層101を形成し、第1の層101上に第2の層102を形成し、第2の層102上に光吸収層103を形成する。 As shown in FIG. 3A, as in Embodiment Mode 1, the first layer 101 is formed over the substrate 100, the second layer 102 is formed over the first layer 101, and the second layer A light absorption layer 103 is formed over the layer 102.

次に、実施の形態1に示すレーザ照射装置を用いて、光吸収層103にレーザビーム105を照射する。また、図3(A)で示すようなレーザビーム105を照射させるための電気光学素子1008の一部の上面図を図4(A)に示す。   Next, using the laser irradiation apparatus described in Embodiment 1, the light absorption layer 103 is irradiated with the laser beam 105. FIG. 4A shows a top view of a part of the electro-optical element 1008 for irradiating the laser beam 105 as shown in FIG.

この結果、図3(B)に示すように、レーザビームが照射された光吸収層の一部が除去される。ここでは、光吸収層103は、レーザビーム105が照射された領域において、一部残存する。即ち、光吸収層133の断面構造においては、レーザビームが照射された領域133aの膜厚をd1とし、レーザビームが照射されない領域133bの膜厚をd2とするとd1<d2、且つd1>0である。   As a result, as shown in FIG. 3B, a part of the light absorption layer irradiated with the laser beam is removed. Here, part of the light absorption layer 103 remains in the region irradiated with the laser beam 105. That is, in the cross-sectional structure of the light absorption layer 133, d1 <d2 and d1> 0, where d1 is the thickness of the region 133a irradiated with the laser beam and d2 is the thickness of the region 133b not irradiated with the laser beam. is there.

このため、図3(B)の上面図を図4(B)に示すが、実施の形態1と異なり、第2の層102は露出せず、光吸収層133のみが露出している。   Therefore, a top view of FIG. 3B is shown in FIG. 4B, but unlike the first embodiment, the second layer 102 is not exposed, and only the light absorption layer 133 is exposed.

次に、図3(C)に示すように、実施の形態1と同様に、光吸収層113の膜厚の厚い領域133bをマスクとして、光吸収層133及び第2の層102をエッチングする。この結果、第2の層112及び光吸収層113の積層を形成することができる。なお、図3(C)の上面図を図4(C)に示す。なお、図3(D)の上面図を図4(D)に示す。   Next, as illustrated in FIG. 3C, the light absorption layer 133 and the second layer 102 are etched using the thick region 133 b of the light absorption layer 113 as a mask, as in Embodiment Mode 1. As a result, a stack of the second layer 112 and the light absorption layer 113 can be formed. Note that a top view of FIG. 3C is shown in FIG. A top view of FIG. 3D is shown in FIG.

また、実施の形態1と同様に、図3(D)に示すように、光吸収層113をエッチングして、第2の層112を露出してもよい。なお、図3(D)の上面図を図4(D)に示す。   Further, as in Embodiment Mode 1, as shown in FIG. 3D, the light absorption layer 113 may be etched to expose the second layer 112. A top view of FIG. 3D is shown in FIG.

以上の工程により、フォトマスク及びレジストを用いずとも、基板上に選択的に任意の形状の層を形成することができる。また、低コストで半導体装置を作製することができる。   Through the above steps, a layer having an arbitrary shape can be selectively formed over the substrate without using a photomask and a resist. In addition, a semiconductor device can be manufactured at low cost.

(実施の形態3)
本実施の形態では、上記実施の形態1または2において、適応可能なエッチング工程について図5を用いて説明する。なお、ここでは実施の形態1を用いて説明するが、適宜実施の形態2に適用することができる。
(Embodiment 3)
In this embodiment mode, an etching process applicable in Embodiment Mode 1 or 2 will be described with reference to FIGS. Note that although the first embodiment is described here, the present invention can be applied to the second embodiment as appropriate.

図5(A)に示すように、実施の形態1と同様に、基板100上に第1の層101を形成し、第1の層101上に第2の層102を形成し、第2の層102上に光吸収層103を形成する。 As shown in FIG. 5A, as in Embodiment Mode 1, the first layer 101 is formed over the substrate 100, the second layer 102 is formed over the first layer 101, and the second layer A light absorption layer 103 is formed over the layer 102.

次に、光吸収層103にレーザビーム105を照射する。   Next, the light absorption layer 103 is irradiated with a laser beam 105.

この結果、図5(B)に示すように、レーザビーム105が照射された光吸収層が除去され、マスクとして機能する光吸収層113を形成することができる。   As a result, as shown in FIG. 5B, the light absorption layer irradiated with the laser beam 105 is removed, and the light absorption layer 113 functioning as a mask can be formed.

次に、図5(C)に示すように、エッチングされた光吸収層113をマスクとして、第2の層102をエッチングする。ここでは、第2の層102のエッチング方法としては、ウェットエッチングを行う。また、光吸収層113と第2の層102のエッチング速度の差が大きく、代表的には第2の層102のエッチング速度が速いことが好ましい。第2の層102が選択的に等方的にエッチングされる。この結果、側面が傾斜した第2の層142及び当該第2の層142上に光吸収層113を形成することができる。   Next, as shown in FIG. 5C, the second layer 102 is etched using the etched light absorption layer 113 as a mask. Here, as an etching method of the second layer 102, wet etching is performed. Further, the difference in etching rate between the light absorption layer 113 and the second layer 102 is large, and it is preferable that the etching rate of the second layer 102 is typically high. The second layer 102 is selectively isotropically etched. As a result, the light absorption layer 113 can be formed over the second layer 142 whose side surfaces are inclined and the second layer 142.

また、実施の形態1と同様に、図5(D)に示すように、光吸収層113をエッチングして、第2の層142単層を形成してもよい。   Further, similarly to Embodiment Mode 1, as shown in FIG. 5D, the light absorption layer 113 may be etched to form a second layer 142 single layer.

以上の工程により側面が傾斜した層を形成することができる。このような層をトップゲート型薄膜トランジスタの半導体層や薄膜トランジスタや逆スタガ型薄膜トランジスタのゲート電極として用いることにより、半導体層またはゲート電極上に形成されるゲート絶縁膜の被覆率を高めることができる。この結果、半導体層及びゲート電極のリーク電流を低減することが可能であり、信頼性の高い半導体装置を作製することができる。   Through the above steps, a layer whose side surface is inclined can be formed. By using such a layer as a semiconductor layer of a top gate thin film transistor or a gate electrode of a thin film transistor or an inverted staggered thin film transistor, the coverage of the semiconductor layer or the gate insulating film formed over the gate electrode can be increased. As a result, leakage current of the semiconductor layer and the gate electrode can be reduced, and a highly reliable semiconductor device can be manufactured.

(実施の形態4)
本実施の形態では、実施の形態1を用いた半導体素子の作製方法について、図6及び11を用いて説明する。なお、本実施の形態では実施の形態1を用いて説明するが、実施の形態2または3を用いることもできる。
(Embodiment 4)
In this embodiment, a method for manufacturing a semiconductor element using Embodiment 1 will be described with reference to FIGS. Although this embodiment mode is described using Embodiment Mode 1, Embodiment Mode 2 or 3 can also be used.

ここでは、半導体素子として、逆スタガ型薄膜トランジスタを用いて説明する。なお、逆スタガ型薄膜トランジスタに限らず、順スタガ型薄膜トランジスタ、コプレナー型薄膜トランジスタ、トップゲート型薄膜トランジスタ、ダイオード、MOSトランジスタ等の半導体素子を作製することでもできる。   Here, an inverted staggered thin film transistor is used as a semiconductor element. Note that not only the inverted staggered thin film transistor but also a semiconductor element such as a forward staggered thin film transistor, a coplanar thin film transistor, a top gate thin film transistor, a diode, or a MOS transistor can be manufactured.

図6(A)に示すように、基板100上に下地膜として機能する第1の層101、後のゲート電極を形成する第2の層102、光吸収層103を形成する。   As shown in FIG. 6A, a first layer 101 which functions as a base film, a second layer 102 which forms a gate electrode later, and a light absorption layer 103 are formed over a substrate 100.

ここでは、基板100としてガラス基板を用いる。第1の層101としてプラズマCVD法を用いて厚さ50〜200nmの酸化窒化珪素層を形成し、第2の層102としてスパッタリング法を用いて厚さ50〜500nm、好ましくは100〜200nmのタングステン層を形成し、光吸収層103として、スパッタリング法を用いて厚さ50〜300nm、好ましくは50〜250nmのクロム層を形成する。   Here, a glass substrate is used as the substrate 100. A silicon oxynitride layer having a thickness of 50 to 200 nm is formed as the first layer 101 by a plasma CVD method, and a tungsten layer having a thickness of 50 to 500 nm, preferably 100 to 200 nm, is formed as a second layer 102 by a sputtering method. A layer is formed, and a chromium layer having a thickness of 50 to 300 nm, preferably 50 to 250 nm is formed as the light absorption layer 103 by a sputtering method.

次に、実施の形態1で示すレーザ照射装置を用いて光吸収層103にレーザビーム105を照射する。ここでは、レーザビーム105として、YAGの第4高調波(波長266nm)を用い、レーザビームの照射条件を、出力2W、周波数15kHz、パルス幅10ナノ秒、一パルスの最大エネルギー130μJとする。   Next, the light absorption layer 103 is irradiated with the laser beam 105 by using the laser irradiation apparatus described in Embodiment 1. Here, the fourth harmonic (wavelength 266 nm) of YAG is used as the laser beam 105, and the laser beam irradiation conditions are an output of 2 W, a frequency of 15 kHz, a pulse width of 10 nanoseconds, and a maximum energy of one pulse of 130 μJ.

光吸収層103にレーザビーム105を照射することで、図6(B)に示すように、光吸収層103の一部を除去し、マスクとして機能する光吸収層162を形成する。   By irradiating the light absorption layer 103 with the laser beam 105, as shown in FIG. 6B, a part of the light absorption layer 103 is removed and a light absorption layer 162 functioning as a mask is formed.

次に、図6(C)に示すように、マスクとして機能する光吸収層162及びを用いて第2の層102をエッチングして、第2の層161を形成する。ここでは、ドライエッチングにより第2の層102をエッチングする。   Next, as illustrated in FIG. 6C, the second layer is formed by etching the second layer using the light absorption layer 162 functioning as a mask. Here, the second layer 102 is etched by dry etching.

次に、図6(D)に示すように、光吸収層162をマスクとして機能させ、第2の層161をウェットエッチングして、側面が傾斜している第2の層164を形成する。ここでは、選択的に第2の層102をエッチングするエッチャントを用いてウェットエッチングすることが好ましい。この後、マスクとして機能する光吸収層162を除去する。   Next, as illustrated in FIG. 6D, the light absorption layer 162 is used as a mask, and the second layer 161 is wet-etched, so that the second layer 164 whose side surfaces are inclined is formed. Here, wet etching is preferably performed using an etchant that selectively etches the second layer 102. Thereafter, the light absorption layer 162 functioning as a mask is removed.

次に、図6(E)に示すように、ゲート電極として機能する第2の層164上にゲート絶縁膜として機能する絶縁層165を形成し、その上に半導体層166を形成し、その上に導電性を有する半導体層167を形成し、その上に光吸収層168を形成する。   Next, as illustrated in FIG. 6E, an insulating layer 165 that functions as a gate insulating film is formed over the second layer 164 that functions as a gate electrode, and a semiconductor layer 166 is formed thereover. A conductive semiconductor layer 167 is formed, and a light absorption layer 168 is formed thereover.

半導体層166としては、非晶質半導体、非晶質状態と結晶状態とが混在したセミアモルファス半導体(SASとも表記する)、非晶質半導体中に0.5nm〜20nmの結晶粒を観察することができる微結晶半導体、及び結晶性半導体膜から選ばれたいずれかの状態を有する膜を用いることができる。   As the semiconductor layer 166, an amorphous semiconductor, a semi-amorphous semiconductor in which an amorphous state and a crystalline state are mixed (also referred to as SAS), and crystal grains of 0.5 nm to 20 nm are observed in the amorphous semiconductor. A film having any state selected from a microcrystalline semiconductor and a crystalline semiconductor film which can be used can be used.

導電性を有する半導体層167としては、リン、ヒ素、ボロン等のアクセプター型元素又はドナー型元素が含まれている半導体層である。   The conductive semiconductor layer 167 is a semiconductor layer containing an acceptor element or a donor element such as phosphorus, arsenic, or boron.

ここでは、ゲート絶縁膜として機能する絶縁層165として、プラズマCVD法を用いて10〜50nmの酸化窒化珪素層を形成し、半導体層166としてプラズマCVD法を用いて厚さ50〜150nmの非晶質珪素層を形成し、導電性を有する半導体層167としてプラズマCVD法を用いて厚さ50〜150nmのリンがドープされた非晶質珪素層を形成し、光吸収層168としてスパッタリング法を用いて厚さ50〜300nm、好ましくは50〜250nmのクロム層を形成する。   Here, as the insulating layer 165 functioning as a gate insulating film, a silicon oxynitride layer having a thickness of 10 to 50 nm is formed using a plasma CVD method, and an amorphous layer having a thickness of 50 to 150 nm is formed as a semiconductor layer 166 using a plasma CVD method. A silicon layer is formed, an amorphous silicon layer doped with phosphorus with a thickness of 50 to 150 nm is formed as the conductive semiconductor layer 167 using a plasma CVD method, and a sputtering method is used as the light absorption layer 168. Thus, a chromium layer having a thickness of 50 to 300 nm, preferably 50 to 250 nm is formed.

次に、実施の形態1で示すレーザ照射装置を用いて光吸収層168にレーザビーム170を照射する。この結果、図6(F)に示すように、マスクとして機能する光吸収層171を形成する。   Next, the light absorption layer 168 is irradiated with the laser beam 170 using the laser irradiation apparatus described in Embodiment 1. As a result, a light absorption layer 171 functioning as a mask is formed as shown in FIG.

次に、光吸収層171をマスクとして用いて、導電性を有する半導体層167及び半導体層166をエッチングする。ここでは、ドライエッチングを用いて導電性を有する半導体層167及び半導体層166をエッチングする。この結果、図7(A)に示すように、エッチングされた半導体層174及び導電性を有する半導体層175を形成することができる。なお、半導体層174及び導電性を有する半導体層175はフォトリソグラフィー工程を用いて形成してもよい。   Next, the conductive semiconductor layer 167 and the semiconductor layer 166 are etched using the light absorption layer 171 as a mask. Here, the conductive semiconductor layer 167 and the semiconductor layer 166 are etched by dry etching. As a result, as shown in FIG. 7A, an etched semiconductor layer 174 and a conductive semiconductor layer 175 can be formed. Note that the semiconductor layer 174 and the conductive semiconductor layer 175 may be formed by a photolithography process.

次に、実施の形態1で示すレーザ照射装置を用いて光吸収層171にレーザビーム178を照射して、光吸収層171の一部を除去する。この結果、図7(B)で示すような、マスクとして機能する光吸収層179を形成する。   Next, the light absorption layer 171 is irradiated with the laser beam 178 using the laser irradiation apparatus described in Embodiment 1, so that part of the light absorption layer 171 is removed. As a result, a light absorption layer 179 functioning as a mask is formed as shown in FIG.

次に、光吸収層179をマスクとして用いて半導体層174及び導電性を有する半導体層175をエッチングする。この結果、図7(C)に示すように、導電性を有する半導体層175を分断しコンタクト層として機能する導電性を有する半導体層182を形成することができる。このとき、半導体層175も若干エッチングされる。チャネル部が若干エッチングされた半導体層を半導体層181と示す。なお、半導体層181はチャネル領域として機能する。なお、半導体層181及び導電性を有する半導体層182はフォトリソグラフィー工程を用いて形成してもよい。   Next, the semiconductor layer 174 and the conductive semiconductor layer 175 are etched using the light absorption layer 179 as a mask. As a result, as shown in FIG. 7C, the conductive semiconductor layer 182 that functions as a contact layer by dividing the conductive semiconductor layer 175 can be formed. At this time, the semiconductor layer 175 is also slightly etched. A semiconductor layer in which the channel portion is slightly etched is referred to as a semiconductor layer 181. Note that the semiconductor layer 181 functions as a channel region. Note that the semiconductor layer 181 and the conductive semiconductor layer 182 may be formed by a photolithography process.

次に、図7(D)に示すように、光吸収層179を除去した後、ゲート絶縁膜として機能する絶縁層165、コンタクト層として機能する導電性を有する半導体層182、チャネル領域として機能する半導体層181、及び光吸収層179上に絶縁層183を形成する。   Next, as illustrated in FIG. 7D, after the light absorption layer 179 is removed, the insulating layer 165 functioning as a gate insulating film, the conductive semiconductor layer 182 functioning as a contact layer, and functioning as a channel region An insulating layer 183 is formed over the semiconductor layer 181 and the light absorption layer 179.

ここでは、絶縁層183としては、組成物を塗布し焼成してポリイミドで形成する。   Here, the insulating layer 183 is formed using polyimide by applying and baking the composition.

次に、実施の形態1で示すレーザ照射装置を用いて絶縁層183及び光吸収層179にレーザビーム184を照射する。この結果、図7(E)に示すように、絶縁層183及び光吸収層179の一部を除去して開口部を形成する。開口部においては、光吸収層179、導電性を有する半導体層182、または半導体層181のいずれか一つ以上が露出する。なお、絶縁層183に形成する開口部はフォトリソグラフィー工程を用いて形成してもよい。   Next, the insulating layer 183 and the light absorption layer 179 are irradiated with the laser beam 184 using the laser irradiation apparatus described in Embodiment 1. As a result, as shown in FIG. 7E, part of the insulating layer 183 and the light absorption layer 179 is removed to form an opening. In the opening, one or more of the light absorption layer 179, the conductive semiconductor layer 182, and the semiconductor layer 181 are exposed. Note that the opening formed in the insulating layer 183 may be formed using a photolithography process.

次に、開口部に配線186を形成する。配線186の形成方法としては、ゲート電極として機能する第2の層164と同様に形成することができる。また、調整された組成物の液滴を微細な孔から吐出して所定の形状の層を形成する液滴吐出法を用いて形成してもよい。また、印刷法を用いて形成してもよい。また、CVD法、PVD法、塗布法等により基板上に導電層を形成した後、フォトリソグラフィー工程により選択的に導電層をエッチングして形成してもよい。ここでは、液滴吐出法を用いて銀を主成分とする配線を形成する。   Next, a wiring 186 is formed in the opening. The wiring 186 can be formed in a manner similar to that of the second layer 164 functioning as a gate electrode. Alternatively, a droplet of a prepared composition may be ejected from a minute hole to form a layer having a predetermined shape. Moreover, you may form using a printing method. Alternatively, after forming a conductive layer on a substrate by a CVD method, a PVD method, a coating method, or the like, the conductive layer may be selectively etched by a photolithography process. Here, a wiring mainly composed of silver is formed by a droplet discharge method.

以上の工程により、薄膜トランジスタを形成することができる。   Through the above steps, a thin film transistor can be formed.

(実施の形態5)
本実施の形態では、実施の形態4と比較して配線が層間絶縁膜を介さずに薄膜トランジスタに接する構造の薄膜トランジスタについて、図8を用いて示す。
(Embodiment 5)
In this embodiment, a thin film transistor having a structure in which a wiring is in contact with a thin film transistor without an interlayer insulating film as compared with Embodiment 4 is described with reference to FIGS.

実施の形態4と同様の工程により、図8(A)に示すように、基板100上に第1の層101、ゲート電極として機能する第2の層164、ゲート絶縁膜として機能する絶縁層165、半導体層174、導電性を有する半導体層175、光吸収層176を形成する。   8A, the first layer 101, the second layer 164 functioning as a gate electrode, and the insulating layer 165 functioning as a gate insulating film are formed over the substrate 100. The semiconductor layer 174, the conductive semiconductor layer 175, and the light absorption layer 176 are formed.

次に、半導体層174、導電性を有する半導体層175、及び光吸収層176上に、導電層191、光吸収層192を形成する。ここでは、導電層191として、スパッタリング法により厚さ500〜1000nmのアルミニウム層を形成し、光吸収層192としては厚さ5〜50nm、好ましくは10〜40nmのクロム層を形成する。なお、光吸収層192は必ずしも設ける必要はなく、導電層191がレーザビームの照射により除去され難い場合にのみ設ければよい。光吸収層192を設けることにより、マスクとして機能する光吸収層195を容易に形成することができる。   Next, the conductive layer 191 and the light absorption layer 192 are formed over the semiconductor layer 174, the conductive semiconductor layer 175, and the light absorption layer 176. Here, an aluminum layer having a thickness of 500 to 1000 nm is formed as the conductive layer 191 by a sputtering method, and a chromium layer having a thickness of 5 to 50 nm, preferably 10 to 40 nm, is formed as the light absorption layer 192. Note that the light absorption layer 192 is not necessarily provided, and may be provided only when the conductive layer 191 is difficult to be removed by laser beam irradiation. By providing the light absorption layer 192, the light absorption layer 195 functioning as a mask can be easily formed.

次に、実施の形態1で示すレーザ照射装置を用いて光吸収層192にレーザビーム194を照射して、光吸収層192の一部を除去して、図8(B)に示すように、マスクとして機能する光吸収層195を形成する。   Next, the light absorption layer 192 is irradiated with the laser beam 194 using the laser irradiation apparatus described in Embodiment 1, and part of the light absorption layer 192 is removed, as illustrated in FIG. A light absorption layer 195 functioning as a mask is formed.

次に、光吸収層195をマスクとして用いて、導電層191及び光吸収層176をエッチングする。ここでは、ドライエッチングで導電層191及び光吸収層176をエッチングする。この結果、図8(C)に示すような、配線197及び光吸収層198を形成する。   Next, the conductive layer 191 and the light absorption layer 176 are etched using the light absorption layer 195 as a mask. Here, the conductive layer 191 and the light absorption layer 176 are etched by dry etching. As a result, a wiring 197 and a light absorption layer 198 are formed as shown in FIG.

次に、図8(D)に示すように、マスクとして機能する光吸収層198を除去する。なお、配線197はフォトリソグラフィー工程を用いて形成してもよい。   Next, as shown in FIG. 8D, the light absorption layer 198 functioning as a mask is removed. Note that the wiring 197 may be formed by a photolithography process.

次に、配線197をマスクとして用いて導電性を有する半導体層175及び半導体層174をエッチングする。この結果、図8(E)に示すような、コンタクト層として機能する導電性を有する半導体層199、チャネル領域として機能する半導体層200を形成する。   Next, the conductive semiconductor layer 175 and the semiconductor layer 174 are etched using the wiring 197 as a mask. As a result, as shown in FIG. 8E, a conductive semiconductor layer 199 functioning as a contact layer and a semiconductor layer 200 functioning as a channel region are formed.

以上の工程により、薄膜トランジスタ1188を形成することができる。   Through the above steps, the thin film transistor 1188 can be formed.

本実施例では、半導体装置として液晶表示パネルを形成する。また、図10においては、液晶表示パネルの一画素の断面図を示して、以下説明する。   In this embodiment, a liquid crystal display panel is formed as a semiconductor device. FIG. 10 is a cross-sectional view of one pixel of the liquid crystal display panel, which will be described below.

図10(A)に示すように、基板100上に実施の形態5で示す薄膜トランジスタ1188、及び薄膜トランジスタ1188覆う絶縁層1190を形成する。ここでは塗布法により組成物を塗布し焼成してポリイミドで形成される絶縁層1190を形成する。なお、ここでは、薄膜トランジスタ1188として実施の形態5で示す薄膜トランジスタを用いたが、実施の形態4で示す薄膜トランジスタや、コプレナー型の薄膜トランジスタ、トップゲート型の薄膜トランジスタを適宜用いることができる。   As shown in FIG. 10A, the thin film transistor 1188 described in Embodiment 5 and the insulating layer 1190 which covers the thin film transistor 1188 are formed over the substrate 100. Here, the composition is applied by a coating method and baked to form an insulating layer 1190 formed of polyimide. Note that although the thin film transistor described in Embodiment 5 is used here as the thin film transistor 1188, the thin film transistor described in Embodiment 4, a coplanar thin film transistor, or a top gate thin film transistor can be used as appropriate.

次に、絶縁層1190の一部にレーザビームを照射して開口部を設け、開口部を有する絶縁層1191を形成する。この後、配線197の表面に形成される酸化物を除去してもよい。 Next, part of the insulating layer 1190 is irradiated with a laser beam to provide an opening, so that the insulating layer 1191 having the opening is formed. Thereafter, the oxide formed on the surface of the wiring 197 may be removed.

次に、図10(B)に示すように、開口部及び絶縁層1190の表面に配線197に接続する導電層1192を形成する。なお、導電層1192は画素電極として機能する。ここでは、実施の形態1で示す手法によりITOを用いて導電層1192を形成する。透光性を有する導電層1192を形成することで後に透過型発光表示パネルを作製することができる。また、導電層1192として、Ag(銀)、Au(金)、Cu(銅)、W(タングステン)、Al(アルミニウム)等の反射性を有する導電層を形成することで、後に反射型発光表示パネルを作製することができる。さらには、上記透光性を有する導電層及び反射性を有する導電層を一画素ごとに形成することで、半透過型表示パネルを作製することができる。   Next, as illustrated in FIG. 10B, a conductive layer 1192 connected to the wiring 197 is formed over the opening and the surface of the insulating layer 1190. Note that the conductive layer 1192 functions as a pixel electrode. Here, the conductive layer 1192 is formed using ITO by the method described in Embodiment 1. By forming the light-transmitting conductive layer 1192, a transmissive light-emitting display panel can be manufactured later. Further, by forming a conductive layer having reflectivity such as Ag (silver), Au (gold), Cu (copper), W (tungsten), Al (aluminum) as the conductive layer 1192, a reflective light-emitting display is performed later. Panels can be made. Furthermore, a transflective display panel can be manufactured by forming the light-transmitting conductive layer and the reflective conductive layer for each pixel.

なお、図10(B)に示すように、配線197の表面において配線197及び導電層1192が接するように開口部を形成することができる。   Note that as illustrated in FIG. 10B, an opening can be formed so that the wiring 197 and the conductive layer 1192 are in contact with each other on the surface of the wiring 197.

また、図10(C)に示すように、導電性を有する半導体層199の表面で導電性を有する半導体層199及び導電性を有する半導体層199が接するように開口部を形成することができる。   Further, as illustrated in FIG. 10C, the opening can be formed so that the conductive semiconductor layer 199 and the conductive semiconductor layer 199 are in contact with each other on the surface of the conductive semiconductor layer 199.

以上の工程により、アクティブマトリクス基板を形成することができる。 Through the above steps, an active matrix substrate can be formed.

次に、印刷法やスピンコート法により、絶縁膜を成膜し、ラビングを行って配向膜1193を形成する。なお、配向膜1193は、斜方蒸着法により形成することもできる。   Next, an insulating film is formed by a printing method or a spin coating method, and rubbing is performed to form an alignment film 1193. Note that the alignment film 1193 can also be formed by an oblique evaporation method.

次に、配向膜1264、第2の画素電極(対向電極)1263、及び着色層1262が設けられた対向基板1261において、画素部の周辺の領域に液滴吐出法により閉ループ状のシール材(図示しない。)を形成する。シール材には、フィラーが混入されていてもよく、さらに、対向基板1261にはカラーフィルタや遮蔽膜(ブラックマトリクス)などが形成されていても良い。 Next, in the counter substrate 1261 provided with the alignment film 1264, the second pixel electrode (counter electrode) 1263, and the coloring layer 1262, a closed loop sealant (illustrated) is formed in a region around the pixel portion by a droplet discharge method. Not). A filler may be mixed in the sealing material, and a color filter, a shielding film (black matrix), or the like may be formed on the counter substrate 1261.

次に、ディスペンサ式(滴下式)により、シール材で形成された閉ループ内側に、液晶材料を滴下したのち、真空中で、対向基板とアクティブマトリクス基板とを貼り合わせ、紫外線硬化を行って、液晶材料が充填された液晶層1265を形成する。なお、液晶層1265を形成する方法として、ディスペンサ式(滴下式)の代わりに、対向基板を貼り合わせてから毛細管現象を用いて液晶材料を注入するディップ式(汲み上げ式)を用いることができる。 Next, after the liquid crystal material is dropped inside the closed loop formed of the sealing material by a dispenser type (dropping type), the counter substrate and the active matrix substrate are bonded together in a vacuum, and ultraviolet curing is performed, thereby liquid crystal A liquid crystal layer 1265 filled with the material is formed. Note that as a method of forming the liquid crystal layer 1265, a dip method (pumping method) in which a liquid crystal material is injected using a capillary phenomenon after the counter substrate is bonded can be used instead of the dispenser method (dropping method).

この後、走査線、信号線の接続端子部に、接続導電層を介して配線基板、代表的にはFPCを貼り付ける。以上の工程により、液晶表示パネルを形成することができる。 After that, a wiring substrate, typically an FPC, is attached to the connection terminal portions of the scanning lines and signal lines through the connection conductive layer. Through the above process, a liquid crystal display panel can be formed.

なお、本実施の形態ではTN型の液晶パネルについて示しているが、上記のプロセスは他の方式の液晶パネルに対しても同様に適用することができる。例えば、ガラス基板と平行に電界を印加して液晶を配向させる横電界方式の液晶パネルに本実施の形態を適用することができる。また、VA(Vertical Alignment)方式の液晶パネルに本実施の形態を適用することができる。 Note that although a TN liquid crystal panel is described in this embodiment mode, the above process can be similarly applied to other types of liquid crystal panels. For example, the present embodiment can be applied to a horizontal electric field type liquid crystal panel in which an electric field is applied in parallel with a glass substrate to align liquid crystals. In addition, this embodiment mode can be applied to a VA (Vertical Alignment) liquid crystal panel.

図11と図12は、VA型液晶パネルの画素構造を示している。図11は平面図であり、図中に示す切断線I−Jに対応する断面構造を図12に表している。以下の説明ではこの両図を参照して説明する。 11 and 12 show a pixel structure of a VA liquid crystal panel. FIG. 11 is a plan view, and FIG. 12 shows a cross-sectional structure corresponding to the cutting line I-J shown in the figure. The following description will be given with reference to both the drawings.

この画素構造は、一つの画素に複数の画素電極が有り、それぞれの画素電極にTFTが接続されている。各TFTは、異なるゲート信号で駆動されるように構成されている。すなわち、マルチドメイン設計された画素において、個々の画素電極に印加する信号を、独立して制御する構成を有している。 In this pixel structure, a single pixel has a plurality of pixel electrodes, and a TFT is connected to each pixel electrode. Each TFT is configured to be driven by a different gate signal. In other words, a multi-domain designed pixel has a configuration in which signals applied to individual pixel electrodes are controlled independently.

画素電極層1624は開口(コンタクトホール)1623により、配線層1618でTFT1628と接続している。また、画素電極層1626は開口(コンタクトホール)1627により、配線層1619でTFT1629と接続している。TFT1628のゲート配線層1602と、TFT1629のゲート電極層1603には、異なるゲート信号を与えることができるように分離されている。一方、データ線として機能する配線層1616は、TFT1628とTFT1629で共通に用いられている。 The pixel electrode layer 1624 is connected to the TFT 1628 through a wiring layer 1618 through an opening (contact hole) 1623. The pixel electrode layer 1626 is connected to the TFT 1629 through an opening (contact hole) 1627 through a wiring layer 1619. The gate wiring layer 1602 of the TFT 1628 and the gate electrode layer 1603 of the TFT 1629 are separated so that different gate signals can be given. On the other hand, the wiring layer 1616 functioning as a data line is used in common by the TFT 1628 and the TFT 1629.

画素電極層1624と画素電極層1626は、上記実施の形態と同様に作製することができる。 The pixel electrode layer 1624 and the pixel electrode layer 1626 can be manufactured similarly to the above embodiment mode.

画素電極層1624と画素電極層1626の形状は異なっており、スリット1625によって分離されている。V字型に広がる画素電極層1624の外側を囲むように画素電極層1626が形成されている。画素電極層1624と画素電極層1626に印加する電圧のタイミングを、TFT1628及びTFT1629により異ならせることで、液晶の配向を制御している。対向基板1601には、遮光膜1632、着色層1636、対向電極層1640が形成されている。また、着色層1636と対向電極層1640の間には平坦化膜1637が形成され、液晶の配向乱れを防いでいる。図13に対向基板側の構造を示す。対向電極層1640は異なる画素間で共通化されている電極であるが、スリット1641が形成されている。このスリット1641と、画素電極層1624及び画素電極層1626側のスリット1625とを交互に咬み合うように配置することで、斜め電界が効果的に発生させて液晶の配向を制御することができる。これにより、液晶が配向する方向を場所によって異ならせることができ、視野角を広げている。 The pixel electrode layer 1624 and the pixel electrode layer 1626 have different shapes and are separated by a slit 1625. A pixel electrode layer 1626 is formed so as to surround the outside of the V-shaped pixel electrode layer 1624. The timing of the voltage applied to the pixel electrode layer 1624 and the pixel electrode layer 1626 is varied depending on the TFT 1628 and the TFT 1629, thereby controlling the alignment of the liquid crystal. A counter substrate 1601 is provided with a light-blocking film 1632, a coloring layer 1636, and a counter electrode layer 1640. In addition, a planarization film 1637 is formed between the coloring layer 1636 and the counter electrode layer 1640 to prevent alignment disorder of the liquid crystal. FIG. 13 shows a structure on the counter substrate side. The counter electrode layer 1640 is a common electrode between different pixels, but a slit 1641 is formed. By arranging the slits 1641 and the slits 1625 on the pixel electrode layer 1624 and pixel electrode layer 1626 side to alternately engage with each other, an oblique electric field can be effectively generated to control the alignment of the liquid crystal. Thereby, the direction in which the liquid crystal is aligned can be varied depending on the location, and the viewing angle is widened.

本実施例は、上記の実施の形態と適宜自由に組み合わせることができる。 This embodiment can be freely combined with the above embodiment modes as appropriate.

なお、静電破壊防止のための保護回路、代表的にはダイオードなどを、接続端子とソース配線(ゲート配線)の間または画素部に設けてもよい。この場合、上記したTFTと同様の工程で作製し、画素部のゲート配線層とダイオードのドレイン又はソース配線層とを接続することにより、静電破壊を防止することができる。 Note that a protection circuit for preventing electrostatic breakdown, typically a diode or the like, may be provided between the connection terminal and the source wiring (gate wiring) or in the pixel portion. In this case, electrostatic breakdown can be prevented by manufacturing the TFT in the same process as the above-described TFT and connecting the gate wiring layer of the pixel portion and the drain or source wiring layer of the diode.

本発明により、表示装置を構成する配線等の構成物を、所望の形状で形成できる。また複雑なフォトリソグラフィー工程を用いずとも、簡略化された工程で液晶表示装置を作製することができるので、材料のロスが少なく、コストダウンも達成できる。よって高性能、高信頼性の液晶表示装置を歩留まりよく作製することができる。 According to the present invention, a component such as a wiring constituting the display device can be formed in a desired shape. Further, since a liquid crystal display device can be manufactured through a simplified process without using a complicated photolithography process, material loss is small and cost reduction can be achieved. Therefore, a high-performance and highly reliable liquid crystal display device can be manufactured with high yield.

本実施例では、半導体装置として発光表示パネルを形成する。さらに、図14においては、発光表示パネルの一画素を示して、以下説明する。   In this embodiment, a light-emitting display panel is formed as a semiconductor device. Further, FIG. 14 shows one pixel of the light emitting display panel, which will be described below.

実施例1と同様に、図14(A)に示すように、基板100上に実施の形態5で示す薄膜トランジスタ1188、及び薄膜トランジスタ1188を覆い、且つ開口部を有する絶縁層1191を形成する。   Similarly to Example 1, as illustrated in FIG. 14A, the thin film transistor 1188 described in Embodiment 5 and the insulating layer 1191 having an opening are formed over the substrate 100.

次に、図14(B)に示すように、実施例1と同様に配線197に接続する第1の導電層201を形成する。なお、第1の導電層201は画素電極として機能する。   Next, as shown in FIG. 14B, a first conductive layer 201 connected to the wiring 197 is formed as in the first embodiment. Note that the first conductive layer 201 functions as a pixel electrode.

次に、図14(C)に示すように、画素電極として機能する第1の導電層201の端部を覆う絶縁層202を形成する。このような絶縁層としては、絶縁層1191及び第1の導電層201上に図示しない絶縁層を形成し、第1の導電層201上の絶縁層を除去することで形成することができる。   Next, as illustrated in FIG. 14C, an insulating layer 202 which covers an end portion of the first conductive layer 201 which functions as a pixel electrode is formed. Such an insulating layer can be formed by forming an insulating layer (not shown) over the insulating layer 1191 and the first conductive layer 201 and removing the insulating layer over the first conductive layer 201.

次に、第1の導電層201の露出部及び絶縁層202の一部に発光物質を有する層1203を形成し、その上に画素電極として機能する第2の導電層204を形成する。以上の工程により第1の導電層201、発光物質を有する層1203、及び第2の導電層204で構成される発光素子1205を形成することができる。   Next, a layer 1203 having a light-emitting substance is formed on the exposed portion of the first conductive layer 201 and part of the insulating layer 202, and a second conductive layer 204 functioning as a pixel electrode is formed thereover. Through the above steps, the light-emitting element 1205 including the first conductive layer 201, the layer 1203 having a light-emitting substance, and the second conductive layer 204 can be formed.

ここで、発光素子1205の構造について説明する。   Here, the structure of the light-emitting element 1205 will be described.

発光物質を含む層1203に、有機化合物を用いた発光機能を担う層(以下、発光層343と示す。)を形成することで、発光素子1205は有機EL素子として機能する。   By forming a layer having a light emitting function using an organic compound (hereinafter, referred to as a light emitting layer 343) in the layer 1203 containing a light emitting substance, the light emitting element 1205 functions as an organic EL element.

発光性の有機化合物としては、例えば、9,10−ジ(2−ナフチル)アントラセン(略称:DNA)、2−tert−ブチル−9,10−ジ(2−ナフチル)アントラセン(略称:t−BuDNA)、4,4’−ビス(2,2−ジフェニルビニル)ビフェニル(略称:DPVBi)、クマリン30、クマリン6、クマリン545、クマリン545T、ペリレン、ルブレン、ペリフランテン、2,5,8,11−テトラ(tert−ブチル)ペリレン(略称:TBP)、9,10−ジフェニルアントラセン(略称:DPA)、5,12−ジフェニルテトラセン、4−(ジシアノメチレン)−2−メチル−6−[p−(ジメチルアミノ)スチリル]−4H−ピラン(略称:DCM1)、4−(ジシアノメチレン)−2−メチル−6−[2−(ジュロリジン−9−イル)エテニル]−4H−ピラン(略称:DCM2)、4−(ジシアノメチレン)−2,6−ビス[p−(ジメチルアミノ)スチリル]−4H−ピラン(略称:BisDCM)等が挙げられる。また、ビス[2−(4’,6’−ジフルオロフェニル)ピリジナト−N,C](ピコリナト)イリジウム(略称:FIrpic)、ビス{2−[3’,5’−ビス(トリフルオロメチル)フェニル]ピリジナト−N,C}(ピコリナト)イリジウム(略称:Ir(CFppy)(pic))、トリス(2−フェニルピリジナト−N,C)イリジウム(略称:Ir(ppy))、(アセチルアセトナト)ビス(2−フェニルピリジナト−N,C)イリジウム(略称:Ir(ppy)(acac))、(アセチルアセトナト)ビス[2−(2’−チエニル)ピリジナト−N,C]イリジウム(略称:Ir(thp)(acac))、(アセチルアセトナト)ビス(2−フェニルキノリナト−N,C)イリジウム(略称:Ir(pq)(acac))、(アセチルアセトナト)ビス[2−(2’−ベンゾチエニル)ピリジナト−N,C]イリジウム(略称:Ir(btp)(acac))などの燐光を放出できる化合物用いることもできる。 Examples of the light-emitting organic compound include 9,10-di (2-naphthyl) anthracene (abbreviation: DNA) and 2-tert-butyl-9,10-di (2-naphthyl) anthracene (abbreviation: t-BuDNA). ), 4,4′-bis (2,2-diphenylvinyl) biphenyl (abbreviation: DPVBi), coumarin 30, coumarin 6, coumarin 545, coumarin 545T, perylene, rubrene, periflanthene, 2,5,8,11-tetra (Tert-butyl) perylene (abbreviation: TBP), 9,10-diphenylanthracene (abbreviation: DPA), 5,12-diphenyltetracene, 4- (dicyanomethylene) -2-methyl-6- [p- (dimethylamino) ) Styryl] -4H-pyran (abbreviation: DCM1), 4- (dicyanomethylene) -2-methyl-6- [2- Loridin-9-yl) ethenyl] -4H-pyran (abbreviation: DCM2), 4- (dicyanomethylene) -2,6-bis [p- (dimethylamino) styryl] -4H-pyran (abbreviation: BisDCM) and the like. Can be mentioned. In addition, bis [2- (4 ′, 6′-difluorophenyl) pyridinato-N, C 2 ] (picolinato) iridium (abbreviation: FIrpic), bis {2- [3 ′, 5′-bis (trifluoromethyl) Phenyl] pyridinato-N, C 2 } (picolinato) iridium (abbreviation: Ir (CF 3 ppy) 2 (pic)), Tris (2-phenylpyridinato-N, C 2 ) iridium (abbreviation: Ir (ppy)) 3), (acetylacetonato) bis (2-phenylpyridinato--N, C 2) iridium (abbreviation: Ir (ppy) 2 (acac)), (acetylacetonato) bis [2- (2'-thienyl ) pyridinato -N, C 3] iridium (abbreviation: Ir (thp) 2 (acac )), ( acetylacetonato) bis (2-phenylquinolinato--N, C 2) iridium ( Aka: such as 2 (acac)): Ir ( pq) 2 (acac)), (Ir (btp acetylacetonato) bis [2- (2'-benzothienyl) pyridinato -N, C 3] iridium (abbreviation) A compound capable of emitting phosphorescence can also be used.

また、図15(A)に示すように、第1の導電層201上に正孔注入材料で形成される正孔注入層341、正孔輸送性材料で形成される正孔輸送層342、発光性の有機化合物で形成される発光層343、電子輸送性材料で形成される電子輸送層344、電子注入性材料で形成される電子注入層345により形成された発光材料を含む層318、及び第2の第2の導電層204で発光素子1205を形成してもよい。   As shown in FIG. 15A, a hole injection layer 341 formed of a hole injection material, a hole transport layer 342 formed of a hole transport material, and light emission on the first conductive layer 201. A light-emitting layer 343 formed of an organic compound, an electron transport layer 344 formed of an electron-transport material, a layer 318 containing a light-emitting material formed of an electron injection layer 345 formed of an electron-inject material, and The second light-emitting element 1205 may be formed using the second second conductive layer 204.

正孔輸送性材料は、フタロシアニン(略称:HPc)、銅フタロシアニン(略称:CuPc)、バナジルフタロシアニン(略称:VOPc)の他、4,4’,4’’−トリス(N,N−ジフェニルアミノ)トリフェニルアミン(略称:TDATA)、4,4’,4’’−トリス[N−(3−メチルフェニル)−N−フェニルアミノ]トリフェニルアミン(略称:MTDATA)、1,3,5−トリス[N,N−ジ(m−トリル)アミノ]ベンゼン(略称:m−MTDAB)、N,N’−ジフェニル−N,N’−ビス(3−メチルフェニル)−1,1’−ビフェニル−4,4’−ジアミン(略称:TPD)、4,4’−ビス[N−(1−ナフチル)−N−フェニルアミノ]ビフェニル(略称:NPB)、4,4’−ビス{N−[4−ジ(m−トリル)アミノ]フェニル−N−フェニルアミノ}ビフェニル(略称:DNTPD)、4,4’−ビス[N−(4−ビフェニリル)−N−フェニルアミノ]ビフェニル(略称:BBPB)、4,4’,4’’−トリ(N−カルバゾリル)トリフェニルアミン(略称:TCTA)などが挙げられるが、これらに限定されることはない。また、上述した化合物の中でも、TDATA、MTDATA、m−MTDAB、TPD、NPB、DNTPD、BBPB、TCTA、NPBなどに代表される芳香族アミン化合物は、正孔を発生しやすく、有機化合物として好適な化合物群である。ここに述べた物質は、主に10−6cm/Vs以上の正孔移動度を有する物質である。 The hole transporting material includes phthalocyanine (abbreviation: H 2 Pc), copper phthalocyanine (abbreviation: CuPc), vanadyl phthalocyanine (abbreviation: VOPc), and 4,4 ′, 4 ″ -tris (N, N-diphenyl). Amino) triphenylamine (abbreviation: TDATA), 4,4 ′, 4 ″ -tris [N- (3-methylphenyl) -N-phenylamino] triphenylamine (abbreviation: MTDATA), 1,3,5 -Tris [N, N-di (m-tolyl) amino] benzene (abbreviation: m-MTDAB), N, N'-diphenyl-N, N'-bis (3-methylphenyl) -1,1'-biphenyl -4,4'-diamine (abbreviation: TPD), 4,4'-bis [N- (1-naphthyl) -N-phenylamino] biphenyl (abbreviation: NPB), 4,4'-bis {N- [ 4-di (m-tolyl) amino Phenyl-N-phenylamino} biphenyl (abbreviation: DNTPD), 4,4′-bis [N- (4-biphenylyl) -N-phenylamino] biphenyl (abbreviation: BBPB), 4,4 ′, 4 ″- Examples include tri (N-carbazolyl) triphenylamine (abbreviation: TCTA), but are not limited thereto. Among the above-mentioned compounds, aromatic amine compounds typified by TDATA, MTDATA, m-MTDAB, TPD, NPB, DNTPD, BBPB, TCTA, NPB and the like easily generate holes and are suitable as organic compounds. It is a compound group. The substances described here are mainly substances having a hole mobility of 10 −6 cm 2 / Vs or higher.

正孔注入性材料は、上記正孔輸送性材料の他、導電性高分子化合物に化学ドーピングを施した材料もあり、ポリスチレンスルホン酸(略称:PSS)をドープしたポリエチレンジオキシチオフェン(略称:PEDOT)やポリアニリン(略称:PAni)などを用いることもできる。また、酸化モリブデン(MoO)、酸化バナジウム(VO)、酸化ニッケル(NiO)などの無機半導体の薄膜や、酸化アルミニウム(Al)などの無機絶縁体の超薄膜も有効である。 As the hole injecting material, there is a material obtained by chemically doping a conductive polymer compound in addition to the above hole transporting material. Polyethylenedioxythiophene (abbreviation: PEDOT) doped with polystyrene sulfonic acid (abbreviation: PSS). ) And polyaniline (abbreviation: PAni) can also be used. Also effective are inorganic semiconductor thin films such as molybdenum oxide (MoO x ), vanadium oxide (VO x ), nickel oxide (NiO x ), and ultra-thin films of inorganic insulators such as aluminum oxide (Al 2 O 3 ). .

ここで、電子輸送性材料は、トリス(8−キノリノラト)アルミニウム(略称:Alq)、トリス(4−メチル−8−キノリノラト)アルミニウム(略称:Almq)、ビス(10−ヒドロキシベンゾ[h]−キノリナト)ベリリウム(略称:BeBq)、ビス(2−メチル−8−キノリノラト)−4−フェニルフェノラト−アルミニウム(略称:BAlq)等キノリン骨格またはベンゾキノリン骨格を有する金属錯体等からなる材料を用いることができる。また、この他、ビス[2−(2−ヒドロキシフェニル)ベンゾオキサゾラト]亜鉛(略称:Zn(BOX))、ビス[2−(2−ヒドロキシフェニル)ベンゾチアゾラト]亜鉛(略称:Zn(BTZ))などのオキサゾール系、チアゾール系配位子を有する金属錯体などの材料も用いることができる。さらに、金属錯体以外にも、2−(4−ビフェニリル)−5−(4−tert−ブチルフェニル)−1,3,4−オキサジアゾール(略称:PBD)、1,3−ビス[5−(p−tert−ブチルフェニル)−1,3,4−オキサジアゾール−2−イル]ベンゼン(略称:OXD−7)、3−(4−tert−ブチルフェニル)−4−フェニル−5−(4−ビフェニリル)−1,2,4−トリアゾール(略称:TAZ)、3−(4−tert−ブチルフェニル)−4−(4−エチルフェニル)−5−(4−ビフェニリル)−1,2,4−トリアゾール(略称:p−EtTAZ)、バソフェナントロリン(略称:BPhen)、バソキュプロイン(略称:BCP)等を用いることができる。ここに述べた物質は、主に10−6cm/Vs以上の電子移動度を有する物質である。 Here, the electron transporting materials are tris (8-quinolinolato) aluminum (abbreviation: Alq 3 ), tris (4-methyl-8-quinolinolato) aluminum (abbreviation: Almq 3 ), bis (10-hydroxybenzo [h]. -Quinolinato) Beryllium (abbreviation: BeBq 2 ), bis (2-methyl-8-quinolinolato) -4-phenylphenolato-aluminum (abbreviation: BAlq), etc., a material comprising a metal complex having a quinoline skeleton or a benzoquinoline skeleton Can be used. In addition, bis [2- (2-hydroxyphenyl) benzoxazolate] zinc (abbreviation: Zn (BOX) 2 ), bis [2- (2-hydroxyphenyl) benzothiazolate] zinc (abbreviation: Zn (BTZ) A material such as a metal complex having an oxazole-based or thiazole-based ligand such as 2 ) can also be used. In addition to metal complexes, 2- (4-biphenylyl) -5- (4-tert-butylphenyl) -1,3,4-oxadiazole (abbreviation: PBD), 1,3-bis [5- (P-tert-butylphenyl) -1,3,4-oxadiazol-2-yl] benzene (abbreviation: OXD-7), 3- (4-tert-butylphenyl) -4-phenyl-5- ( 4-biphenylyl) -1,2,4-triazole (abbreviation: TAZ), 3- (4-tert-butylphenyl) -4- (4-ethylphenyl) -5- (4-biphenylyl) -1,2, 4-triazole (abbreviation: p-EtTAZ), bathophenanthroline (abbreviation: BPhen), bathocuproin (abbreviation: BCP), and the like can be used. The substances mentioned here are mainly substances having an electron mobility of 10 −6 cm 2 / Vs or higher.

電子注入材料としては、上述した電子輸送性材料の他に、LiF、CsFなどのアルカリ金属ハロゲン化物や、CaFのようなアルカリ土類ハロゲン化物、LiOなどのアルカリ金属酸化物のような絶縁体の超薄膜がよく用いられる。また、リチウムアセチルアセトネート(略称:Li(acac)や8−キノリノラト−リチウム(略称:Liq)などのアルカリ金属錯体も有効である。さらに、上述した電子輸送性材料と、Mg、Li、Cs等の仕事関数の小さい金属とを共蒸着等により混合した材料を使用することもできる。 Examples of the electron injection material include alkali metal halides such as LiF and CsF, alkaline earth halides such as CaF 2 , and alkali metal oxides such as Li 2 O in addition to the electron transport materials described above. Insulator ultrathin films are often used. In addition, alkali metal complexes such as lithium acetylacetonate (abbreviation: Li (acac) and 8-quinolinolato-lithium (abbreviation: Liq) are also effective. Furthermore, the above-described electron transporting materials, Mg, Li, Cs, and the like are also effective. It is also possible to use a material in which a metal having a small work function is mixed by co-evaporation or the like.

また、図15(B)に示すように、第1の導電層201、有機化合物及び有機化合物に対して電子受容性を有する無機化合物で形成される正孔輸送層346、発光性の有機化合物で形成される発光層343、及び発光性の有機化合物に対して電子供与性を有する無機化合物で形成される電子輸送層347により形成された発光材料を含む層318、並びに第2の第2の導電層204で発光素子1205を形成してもよい。   15B, the first conductive layer 201, a hole transport layer 346 formed of an organic compound and an inorganic compound having an electron accepting property with respect to the organic compound, and a light-emitting organic compound are used. A light-emitting layer 343 formed, a light-emitting material layer 318 formed of an electron-transport layer 347 formed of an inorganic compound having an electron-donating property with respect to the light-emitting organic compound, and a second second conductive material The light-emitting element 1205 may be formed using the layer 204.

発光性の有機化合物、及び発光性の有機化合物に対して電子受容性を有する無機化合物で形成される正孔輸送層346は、有機化合物として、上記した正孔輸送性の有機化合物を適宜用いて形成する。また、無機化合物として、有機化合物から電子を受け取りやすいものであれば何であってもよく、種々の金属酸化物または金属窒化物が可能であるが、周期表第4族乃至第12族のいずれかの遷移金属酸化物が電子受容性を示しやすく好適である。具体的には、酸化チタン、酸化ジルコニウム、酸化バナジウム、酸化モリブデン、酸化タングステン、酸化レニウム、酸化ルテニウム、酸化亜鉛などが挙げられる。また、上述した金属酸化物の中でも、周期表第4族乃至第8族のいずれかの遷移金属酸化物は電子受容性の高いものが多く、好ましい一群である。特に酸化バナジウム、酸化モリブデン、酸化タングステン、酸化レニウムは真空蒸着が可能で扱いやすいため、好適である。   The hole-transport layer 346 formed using a light-emitting organic compound and an inorganic compound having an electron-accepting property with respect to the light-emitting organic compound appropriately uses the above-described hole-transport organic compound as the organic compound. Form. The inorganic compound may be anything as long as it can easily receive electrons from an organic compound, and various metal oxides or metal nitrides can be used. Any one of Groups 4 to 12 of the periodic table can be used. These transition metal oxides are preferable because they easily exhibit electron accepting properties. Specific examples include titanium oxide, zirconium oxide, vanadium oxide, molybdenum oxide, tungsten oxide, rhenium oxide, ruthenium oxide, and zinc oxide. Among the metal oxides described above, any of the transition metal oxides in Groups 4 to 8 of the periodic table has a high electron accepting property and is a preferred group. Vanadium oxide, molybdenum oxide, tungsten oxide, and rhenium oxide are particularly preferable because they can be vacuum-deposited and are easy to handle.

発光性の有機化合物、及び発光性の有機化合物に対して電子供与性を有する無機化合物で形成される電子輸送層347は、有機化合物として上記した電子輸送性の有機化合物を適宜用いて形成する。また、無機化合物として、有機化合物から電子を与えやすいものであれば何であってもよく、種々の金属酸化物または金属窒化物が可能であるが、アルカリ金属酸化物、アルカリ土類金属酸化物、希土類金属酸化物、アルカリ金属窒化物、アルカリ土類金属窒化物、希土類金属窒化物が電子供与性を示しやすく好適である。具体的には、酸化リチウム、酸化ストロンチウム、酸化バリウム、酸化エルビウム、窒化リチウム、窒化マグネシウム、窒化カルシウム、窒化イットリウム、窒化ランタンなどが挙げられる。特に酸化リチウム、酸化バリウム、窒化リチウム、窒化マグネシウム、窒化カルシウムは真空蒸着が可能で扱いやすいため、好適である。   The electron-transport layer 347 formed using a light-emitting organic compound and an inorganic compound having an electron-donating property with respect to the light-emitting organic compound is formed using the above-described electron-transport organic compound as appropriate as the organic compound. In addition, the inorganic compound may be anything as long as it easily gives electrons from an organic compound, and various metal oxides or metal nitrides are possible. Alkali metal oxides, alkaline earth metal oxides, Rare earth metal oxides, alkali metal nitrides, alkaline earth metal nitrides, and rare earth metal nitrides are preferred because they easily exhibit electron donating properties. Specific examples include lithium oxide, strontium oxide, barium oxide, erbium oxide, lithium nitride, magnesium nitride, calcium nitride, yttrium nitride, and lanthanum nitride. In particular, lithium oxide, barium oxide, lithium nitride, magnesium nitride, and calcium nitride are preferable because they can be vacuum-deposited and are easy to handle.

発光性の有機化合物及び無機化合物で形成される電子輸送層347又は正孔輸送層346は、電子注入・輸送特性が優れているため、第1の導電層201、第2の第2の導電層204共に、ほとんど仕事関数の制限を受けることなく、種々の材料を用いることができる。また駆動電圧を低減することが可能である。   Since the electron transport layer 347 or the hole transport layer 346 formed using a light-emitting organic compound and an inorganic compound has excellent electron injection / transport characteristics, the first conductive layer 201 and the second second conductive layer are used. Both materials can be used with almost no work function limitations. In addition, the driving voltage can be reduced.

また、発光物質を含む層1203として、無機化合物を用いた発光機能を担う層(以下、発光層349という。)を有することで、発光素子1205は無機EL素子として機能する。無機EL素子は、その素子構成により、分散型無機EL素子と薄膜型無機EL素子とに分類される。前者は、発光材料の粒子をバインダ中に分散させた発光物質を含む層を有し、後者は、発光材料の薄膜からなる発光物質を含む層を有している点に違いはあるが、高電界で加速された電子を必要とする点では共通である。なお、得られる発光のメカニズムとしては、ドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光と、金属イオンの内殻電子遷移を利用する局在型発光とがある。分散型無機ELではドナー−アクセプター再結合型発光、薄膜型無機EL素子では局在型発光である場合が多い。以下に、無機EL素子の構造について示す。   In addition, the light-emitting element 1205 functions as an inorganic EL element because the layer 1203 containing a light-emitting substance has a layer having a light-emitting function using an inorganic compound (hereinafter referred to as a light-emitting layer 349). Inorganic EL elements are classified into a dispersion-type inorganic EL element and a thin-film inorganic EL element depending on the element structure. The former has a layer containing a light emitting material in which particles of the light emitting material are dispersed in a binder, and the latter has a layer containing a light emitting material made of a thin film of the light emitting material. The common point is that electrons accelerated by an electric field are required. Note that the obtained light emission mechanism includes donor-acceptor recombination light emission using a donor level and an acceptor level, and localized light emission using inner-shell electron transition of a metal ion. In many cases, dispersion-type inorganic EL emits donor-acceptor recombination light emission, and thin-film inorganic EL element emits localized light emission. The structure of the inorganic EL element is shown below.

本実施の形態で用いることのできる発光材料は、母体材料と発光中心となる不純物元素とで構成される。含有させる不純物元素を変化させることで、様々な色の発光を得ることができる。発光材料の作製方法としては、固相法や液相法(共沈法)などの様々な方法を用いることができる。また、噴霧熱分解法、複分解法、プレカーサーの熱分解反応による方法、逆ミセル法やこれらの方法と高温焼成を組み合わせた方法、凍結乾燥法などの液相法なども用いることができる。   A light-emitting material that can be used in this embodiment mode includes a base material and an impurity element that serves as a light-emission center. By changing the impurity element to be contained, light emission of various colors can be obtained. As a method for manufacturing the light-emitting material, various methods such as a solid phase method and a liquid phase method (coprecipitation method) can be used. Also, spray pyrolysis method, metathesis method, precursor thermal decomposition method, reverse micelle method, method combining these methods with high temperature firing, liquid phase method such as freeze-drying method, etc. can be used.

固相法は、母体材料と、不純物元素又は不純物元素を含む化合物を秤量し、乳鉢で混合、電気炉で加熱、焼成を行い反応させ、母体材料に不純物元素を含有させる方法である。焼成温度は、700〜1500℃が好ましい。温度が低すぎる場合は固相反応が進まず、温度が高すぎる場合は母体材料が分解してしまうからである。なお、粉末状態で焼成を行ってもよいが、ペレット状態で焼成を行うことが好ましい。比較的高温での焼成を必要とするが、簡単な方法であるため、生産性がよく大量生産に適している。   The solid phase method is a method in which a base material and an impurity element or a compound containing the impurity element are weighed, mixed in a mortar, heated and fired in an electric furnace, reacted, and the base material contains the impurity element. The firing temperature is preferably 700 to 1500 ° C. This is because the solid phase reaction does not proceed when the temperature is too low, and the base material is decomposed when the temperature is too high. In addition, although baking may be performed in a powder state, it is preferable to perform baking in a pellet state. Although firing at a relatively high temperature is required, it is a simple method, so it has high productivity and is suitable for mass production.

液相法(共沈法)は、母体材料又は母体材料を含む化合物と、不純物元素又は不純物元素を含む化合物を溶液中で反応させ、乾燥させた後、焼成を行う方法である。発光材料の粒子が均一に分布し、粒径が小さく低い焼成温度でも反応が進むことができる。   The liquid phase method (coprecipitation method) is a method in which a base material or a compound containing the base material and an impurity element or a compound containing the impurity element are reacted in a solution, dried, and then fired. The particles of the luminescent material are uniformly distributed, and the reaction can proceed even at a low firing temperature with a small particle size.

無機EL素子の発光材料に用いる母体材料としては、硫化物、酸化物、窒化物を用いることができる。硫化物としては、例えば、硫化亜鉛(ZnS)、硫化カドミウム(CdS)、硫化カルシウム(CaS)、硫化イットリウム(Y)、硫化ガリウム(Ga)、硫化ストロンチウム(SrS)、硫化バリウム(BaS)等を用いることができる。また、酸化物としては、例えば、酸化亜鉛(ZnO)、酸化イットリウム(Y)等を用いることができる。また、窒化物としては、例えば、窒化アルミニウム(AlN)、窒化ガリウム(GaN)、窒化インジウム(InN)等を用いることができる。さらに、セレン化亜鉛(ZnSe)、テルル化亜鉛(ZnTe)等も用いることができ、硫化カルシウム−ガリウム(CaGa)、硫化ストロンチウム−ガリウム(SrGa)、硫化バリウム−ガリウム(BaGa)等の3元系の混晶であってもよい。 As a base material used for a light-emitting material of an inorganic EL element, sulfide, oxide, or nitride can be used. Examples of the sulfide include zinc sulfide (ZnS), cadmium sulfide (CdS), calcium sulfide (CaS), yttrium sulfide (Y 2 S 3 ), gallium sulfide (Ga 2 S 3 ), strontium sulfide (SrS), sulfide. Barium (BaS) or the like can be used. As the oxide, for example, zinc oxide (ZnO), yttrium oxide (Y 2 O 3 ), or the like can be used. As the nitride, for example, aluminum nitride (AlN), gallium nitride (GaN), indium nitride (InN), or the like can be used. Furthermore, zinc selenide (ZnSe), zinc telluride (ZnTe), and the like can also be used, such as calcium sulfide-gallium sulfide (CaGa 2 S 4 ), strontium sulfide-gallium (SrGa 2 S 4 ), barium sulfide-gallium (BaGa). It may be a ternary mixed crystal such as 2 S 4 ).

局在型発光の発光中心として、マンガン(Mn)、銅(Cu)、サマリウム(Sm)、テルビウム(Tb)、エルビウム(Er)、ツリウム(Tm)、ユーロピウム(Eu)、セリウム(Ce)、プラセオジウム(Pr)などを用いることができる。なお、電荷補償として、フッ素(F)、塩素(Cl)などのハロゲン元素が添加されていてもよい。   As emission centers of localized emission, manganese (Mn), copper (Cu), samarium (Sm), terbium (Tb), erbium (Er), thulium (Tm), europium (Eu), cerium (Ce), praseodymium (Pr) or the like can be used. Note that a halogen element such as fluorine (F) or chlorine (Cl) may be added as charge compensation.

一方、ドナー−アクセプター再結合型発光の発光中心として、ドナー準位を形成する第1の不純物元素及びアクセプター準位を形成する第2の不純物元素を含む発光材料を用いることができる。第1の不純物元素は、例えば、フッ素(F)、塩素(Cl)、アルミニウム(Al)等を用いることができる。第2の不純物元素としては、例えば、銅(Cu)、銀(Ag)等を用いることができる。   On the other hand, a light-emitting material containing a first impurity element that forms a donor level and a second impurity element that forms an acceptor level can be used as the emission center of donor-acceptor recombination light emission. As the first impurity element, for example, fluorine (F), chlorine (Cl), aluminum (Al), or the like can be used. For example, copper (Cu), silver (Ag), or the like can be used as the second impurity element.

ドナー−アクセプター再結合型発光の発光材料を固相法を用いて合成する場合、母体材料と、第1の不純物元素又は第1の不純物元素を含む化合物と、第2の不純物元素又は第2の不純物元素を含む化合物をそれぞれ秤量し、乳鉢で混合した後、電気炉で加熱、焼成を行う。母体材料としては、上述した母体材料を用いることができ、第1の不純物元素又は第1の不純物元素を含む化合物としては、例えば、フッ素(F)、塩素(Cl)、硫化アルミニウム(Al)等を用いることができる。また、第2の不純物元素又は第2の不純物元素を含む化合物としては、例えば、銅(Cu)、銀(Ag)、硫化銅(CuS)、硫化銀(AgS)等を用いることができる。焼成温度は、700〜1500℃が好ましい。温度が低すぎる場合は固相反応が進まず、温度が高すぎる場合は母体材料が分解してしまうからである。なお、粉末状態で焼成を行ってもよいが、ペレット状態で焼成を行うことが好ましい。 In the case where a light-emitting material for donor-acceptor recombination light emission is synthesized using a solid-phase method, a base material, a first impurity element or a compound containing the first impurity element, a second impurity element, or a second impurity element Each compound containing an impurity element is weighed and mixed in a mortar, and then heated and fired in an electric furnace. As the base material, the above-described base material can be used, and examples of the first impurity element or the compound containing the first impurity element include fluorine (F), chlorine (Cl), and aluminum sulfide (Al 2 S). 3 ) etc. can be used. In addition, as the second impurity element or the compound containing the second impurity element, for example, copper (Cu), silver (Ag), copper sulfide (Cu 2 S), silver sulfide (Ag 2 S), or the like is used. Can do. The firing temperature is preferably 700 to 1500 ° C. This is because the solid phase reaction does not proceed when the temperature is too low, and the base material is decomposed when the temperature is too high. In addition, although baking may be performed in a powder state, it is preferable to perform baking in a pellet state.

また、固相反応を利用する場合の不純物元素として、第1の不純物元素と第2の不純物元素で構成される化合物を組み合わせて用いてもよい。この場合、不純物元素が拡散されやすく、固相反応が進みやすくなるため、均一な発光材料を得ることができる。さらに、余分な不純物元素が入らないため、純度の高い発光材料が得ることができる。第1の不純物元素と第2の不純物元素で構成される化合物としては、例えば、塩化銅(CuCl)、塩化銀(AgCl)等を用いることができる。   In addition, as an impurity element in the case of using a solid phase reaction, a compound including a first impurity element and a second impurity element may be used in combination. In this case, since the impurity element is easily diffused and the solid-phase reaction easily proceeds, a uniform light emitting material can be obtained. Further, since no extra impurity element is contained, a light-emitting material with high purity can be obtained. As the compound including the first impurity element and the second impurity element, for example, copper chloride (CuCl), silver chloride (AgCl), or the like can be used.

なお、これらの不純物元素の濃度は、母体材料に対して0.01〜10atom%であればよく、好ましくは0.05〜5atom%の範囲である。   Note that the concentration of these impurity elements may be 0.01 to 10 atom% with respect to the base material, and is preferably in the range of 0.05 to 5 atom%.

図15(C)は、発光物質を含む層1203が第1の絶縁層、発光層349、及び第2の絶縁層350で構成される無機EL素子の断面を示す。   FIG. 15C illustrates a cross section of an inorganic EL element in which a layer 1203 containing a light-emitting substance includes a first insulating layer, a light-emitting layer 349, and a second insulating layer 350.

薄膜型無機ELの場合、発光層349は、上記発光材料を含む層であり、抵抗加熱蒸着法、電子ビーム蒸着(EB蒸着)法等の真空蒸着法、スパッタリング法等の物理気相成長法(PVD)、有機金属CVD法、ハイドライド輸送減圧CVD法等の化学気相成長法(CVD)、原子エピタキシ法(ALE)等を用いて形成することができる。   In the case of a thin-film inorganic EL, the light emitting layer 349 is a layer containing the above light emitting material, and is a physical vapor deposition method (such as a resistance heating vapor deposition method, a vacuum vapor deposition method such as an electron beam vapor deposition (EB vapor deposition) method, or a sputtering method ( PVD), metal organic chemical vapor deposition (CVD), chemical vapor deposition (CVD) such as hydride transport low pressure CVD, atomic epitaxy (ALE), or the like.

第1の絶縁層348及び第2の絶縁層350は、特に限定されることはないが、絶縁耐性が高く、緻密な膜質であることが好ましく、さらには、誘電率が高いことが好ましい。例えば、酸化シリコン(SiO)、酸化イットリウム(Y)、酸化チタン(TiO)、酸化アルミニウム(Al)、酸化ハフニウム(HfO)、酸化タンタル(Ta)、チタン酸バリウム(BaTiO)、チタン酸ストロンチウム(SrTiO)、チタン酸鉛(PbTiO)、窒化シリコン(Si)、酸化ジルコニウム(ZrO)等やこれらの混合膜又は2種以上の積層を用いることができる。第1の絶縁層348及び第2の絶縁層350は、スパッタリング、蒸着、CVD等により成膜することができる。膜厚は特に限定されることはないが、好ましくは10〜1000nmの範囲である。なお、本実施の形態の発光素子は、必ずしもホットエレクトロンを必要とはしないため、薄膜にすることもでき、駆動電圧を低下できる長所を有する。好ましくは、500nm以下の膜厚、より好ましくは100nm以下の膜厚であることが好ましい。 The first insulating layer 348 and the second insulating layer 350 are not particularly limited. However, the first insulating layer 348 and the second insulating layer 350 have high insulation resistance, preferably have a dense film quality, and preferably have a high dielectric constant. For example, silicon oxide (SiO 2 ), yttrium oxide (Y 2 O 3 ), titanium oxide (TiO 2 ), aluminum oxide (Al 2 O 3 ), hafnium oxide (HfO 2 ), tantalum oxide (Ta 2 O 5 ), Barium titanate (BaTiO 3 ), strontium titanate (SrTiO 3 ), lead titanate (PbTiO 3 ), silicon nitride (Si 3 N 4 ), zirconium oxide (ZrO 2 ), etc., a mixed film thereof, or two or more kinds thereof Lamination can be used. The first insulating layer 348 and the second insulating layer 350 can be formed by sputtering, vapor deposition, CVD, or the like. The film thickness is not particularly limited, but is preferably in the range of 10 to 1000 nm. Note that the light-emitting element of this embodiment mode does not necessarily require hot electrons, and thus can be formed into a thin film and has an advantage that a driving voltage can be reduced. The film thickness is preferably 500 nm or less, more preferably 100 nm or less.

なお、図示しないが、発光層349と絶縁層348、350、又は発光層349と第1の導電層201、319の間にバッファ層を設けても良い。このバッファ層はキャリアの注入を容易にし、かつ両層の混合を抑制する役割をもつ。バッファ層としては、特に限定されることはないが、例えば、発光層の母体材料であるZnS、ZnSe、ZnTe、CdS、SrS、BaS等、又はCuS、CuS、又はハロゲン化アルカリであるLiF、CaF、BaF、MgF等を用いることができる。 Note that although not illustrated, a buffer layer may be provided between the light-emitting layer 349 and the insulating layers 348 and 350 or between the light-emitting layer 349 and the first conductive layers 201 and 319. This buffer layer has a role of facilitating carrier injection and suppressing mixing of both layers. The buffer layer is not particularly limited. For example, ZnS, ZnSe, ZnTe, CdS, SrS, BaS, or the like, which is a base material of the light emitting layer, or CuS, Cu 2 S, or LiF that is an alkali halide is used. CaF 2 , BaF 2 , MgF 2 or the like can be used.

また、図15(D)に示すように、発光物質を含む層1203が発光層349及び第1の絶縁層348で構成されてもよい。この場合、図15(D)においては、第1の絶縁層348は第2の第2の導電層204及び発光層349の間に設けられている形態を示す。なお、第1の絶縁層348は第1の導電層201及び発光層349の間に設けられていてもよい。   In addition, as illustrated in FIG. 15D, the layer 1203 containing a light-emitting substance may include a light-emitting layer 349 and a first insulating layer 348. In this case, FIG. 15D illustrates a mode in which the first insulating layer 348 is provided between the second second conductive layer 204 and the light-emitting layer 349. Note that the first insulating layer 348 may be provided between the first conductive layer 201 and the light-emitting layer 349.

さらには、発光物質を含む層1203が、発光層349のみで構成されてもよい。即ち、第1の導電層201、発光物質を含む層1203、第2の第2の導電層204で発光素子1205を構成してもよい。   Further, the layer 1203 containing a light-emitting substance may be formed using only the light-emitting layer 349. That is, the light-emitting element 1205 may be formed using the first conductive layer 201, the layer 1203 containing a light-emitting substance, and the second second conductive layer 204.

分散型無機ELの場合、粒子状の発光材料をバインダ中に分散させ膜状の発光物質を含む層を形成する。粒子状に加工する。発光材料の作製方法によって、十分に所望の大きさの粒子が得られない場合は、乳鉢等で粉砕などによって粒子状に加工すればよい。バインダとは、粒状の発光材料を分散した状態で固定し、発光物質を含む層としての形状に保持するための物質である。発光材料は、バインダによって発光物質を含む層中に均一に分散し固定される。   In the case of a dispersion type inorganic EL, a particulate luminescent material is dispersed in a binder to form a layer containing a film-like luminescent substance. Process into particles. When particles having a desired size cannot be obtained sufficiently by the method for manufacturing a light emitting material, the particles may be processed into particles by pulverization or the like in a mortar or the like. The binder is a substance for fixing a granular light emitting material in a dispersed state and holding it in a shape as a layer containing a light emitting substance. The light emitting material is uniformly dispersed and fixed in the layer containing the light emitting substance by the binder.

分散型無機ELの場合、発光物質を含む層の形成方法は、選択的に発光物質を含む層を形成できる液滴吐出法や、印刷法(スクリーン印刷やオフセット印刷など)、スピンコート法などの塗布法、ディッピング法、ディスペンサ法などを用いることもできる。膜厚は特に限定されることはないが、好ましくは、10〜1000nmの範囲である。また、発光材料及びバインダを含む発光物質を含む層において、発光材料の割合は50wt%以上80wt%以下とするよい。   In the case of a dispersion-type inorganic EL, a method for forming a layer containing a light-emitting substance includes a droplet discharge method that can selectively form a layer containing a light-emitting substance, a printing method (such as screen printing or offset printing), and a spin coating method. An application method, a dipping method, a dispenser method, or the like can also be used. The film thickness is not particularly limited, but is preferably in the range of 10 to 1000 nm. In the layer including a light-emitting material and a light-emitting substance including a binder, the ratio of the light-emitting material may be 50 wt% or more and 80 wt% or less.

図15(E)における素子は、第1の導電層201、発光物質を含む層1203、第2の第2の導電層204を有し、発光物質を含む層1203が、発光材料352がバインダ351に分散された発光層及び絶縁層348で構成される。なお、絶縁層348は、図15(E)においては、第2の第2の導電層204に接する構造となっているが、第1の導電層201に接する構造でもよい。また、素子は、第1の導電層201及び第2の第2の導電層204それぞれに接する絶縁層を有してもよい。さらには、素子は、第1の導電層201及び第2の第2の導電層204に接する絶縁層を有さなくてもよい。   The element in FIG. 15E includes a first conductive layer 201, a layer 1203 containing a light-emitting substance, and a second second conductive layer 204. The layer 1203 containing a light-emitting substance is a light-emitting material 352 and a binder 351. The light-emitting layer and the insulating layer 348 dispersed in each other. Note that although the insulating layer 348 is in contact with the second second conductive layer 204 in FIG. 15E, the insulating layer 348 may be in contact with the first conductive layer 201. The element may include an insulating layer in contact with each of the first conductive layer 201 and the second second conductive layer 204. Further, the element does not have to have an insulating layer in contact with the first conductive layer 201 and the second second conductive layer 204.

本実施の形態に用いることのできるバインダとしては、有機材料や無機材料の絶縁材料を用いることができる。また、有機材料及び無機材料の混合材料を用いてもよい。有機絶縁材料としては、シアノエチルセルロース系樹脂のように、比較的誘電率の高いポリマーや、ポリエチレン、ポリプロピレン、ポリスチレン系樹脂、シリコーン樹脂、エポキシ樹脂、フッ化ビニリデンなどの樹脂を用いることができる。また、芳香族ポリアミド、ポリベンゾイミダゾール(polybenzimidazole)などの耐熱性高分子、又はシロキサン樹脂を用いてもよい。なお、シロキサン樹脂とは、Si−O−Si結合を含む樹脂に相当する。シロキサンは、シリコン(Si)と酸素(O)との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。また、ポリビニルアルコール、ポリビニルブチラールなどのビニル樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂、オキサゾール樹脂(ポリベンゾオキサゾール)等の樹脂材料を用いてもよい。また光硬化型などを用いることができる。これらの樹脂に、チタン酸バリウム(BaTiO)やチタン酸ストロンチウム(SrTiO)などの高誘電率の微粒子を適度に混合して誘電率を調整することもできる。 As a binder that can be used in this embodiment, an insulating material such as an organic material or an inorganic material can be used. Further, a mixed material of an organic material and an inorganic material may be used. As the organic insulating material, a polymer having a relatively high dielectric constant such as a cyanoethyl cellulose resin, or a resin such as polyethylene, polypropylene, polystyrene resin, silicone resin, epoxy resin, or vinylidene fluoride can be used. Alternatively, a heat-resistant polymer such as aromatic polyamide, polybenzimidazole, or siloxane resin may be used. Note that a siloxane resin corresponds to a resin including a Si—O—Si bond. Siloxane has a skeleton structure formed of a bond of silicon (Si) and oxygen (O). As a substituent, an organic group containing at least hydrogen (for example, an alkyl group or an aromatic hydrocarbon) is used. A fluoro group may be used as a substituent. Alternatively, an organic group containing at least hydrogen and a fluoro group may be used as a substituent. Moreover, resin materials such as vinyl resins such as polyvinyl alcohol and polyvinyl butyral, phenol resins, novolac resins, acrylic resins, melamine resins, urethane resins, and oxazole resins (polybenzoxazole) may be used. Moreover, a photocuring type etc. can be used. The dielectric constant can be adjusted by appropriately mixing fine particles of high dielectric constant such as barium titanate (BaTiO 3 ) and strontium titanate (SrTiO 3 ) with these resins.

また、バインダに用いる無機絶縁材料としては、酸化珪素(SiO)、窒化珪素(SiN)、酸素及び窒素を含む珪素、窒化アルミニウム(AlN)、酸素及び窒素を含むアルミニウムまたは酸化アルミニウム(Al)、酸化チタン(TiO)、BaTiO、SrTiO、チタン酸鉛(PbTiO)、ニオブ酸カリウム(KNbO)、ニオブ酸鉛(PbNbO)、酸化タンタル(Ta)、タンタル酸バリウム(BaTa)、タンタル酸リチウム(LiTaO)、酸化イットリウム(Y)、酸化ジルコニウム(ZrO)、ZnSその他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。有機材料に、誘電率の高い無機材料を含ませる(添加等によって)ことによって、発光材料及びバインダよりなる発光物質を含む層の誘電率をより制御することができ、より誘電率を大きくすることができる。 Examples of the inorganic insulating material used for the binder include silicon oxide (SiO x ), silicon nitride (SiN x ), silicon containing oxygen and nitrogen, aluminum nitride (AlN), aluminum containing oxygen and nitrogen, or aluminum oxide (Al 2 O 3 ), titanium oxide (TiO 2 ), BaTiO 3 , SrTiO 3 , lead titanate (PbTiO 3 ), potassium niobate (KNbO 3 ), lead niobate (PbNbO 3 ), tantalum oxide (Ta 2 O 5 ), A material selected from substances including barium tantalate (BaTa 2 O 6 ), lithium tantalate (LiTaO 3 ), yttrium oxide (Y 2 O 3 ), zirconium oxide (ZrO 2 ), ZnS and other inorganic insulating materials. Can be formed. By including an inorganic material having a high dielectric constant in the organic material (by addition or the like), the dielectric constant of the layer containing the light emitting material including the light emitting material and the binder can be further controlled, and the dielectric constant can be further increased. Can do.

作製工程において、発光材料はバインダを含む溶液中に分散されるが本実施の形態に用いることのできるバインダを含む溶液の溶媒としては、バインダ材料が溶解し、発光層を形成する方法(各種ウエットプロセス)及び所望の膜厚に適した粘度の溶液を作製できるような溶媒を適宜選択すればよい。有機溶媒等を用いることができ、例えばバインダとしてシロキサン樹脂を用いる場合は、プロピレングリコールモノメチルエーテル、プロピレングリコールモノメチルエーテルアセテート(PGMEAともいう)、3−メトシキ−3メチル−1−ブタノール(MMBともいう)などを用いることができる。   In the manufacturing process, the light-emitting material is dispersed in a solution containing a binder, but as a solvent of the solution containing the binder that can be used in this embodiment mode, a method of forming a light-emitting layer by dissolving the binder material (various wet types A solvent capable of producing a solution having a viscosity suitable for the process) and a desired film thickness may be appropriately selected. For example, when a siloxane resin is used as a binder, propylene glycol monomethyl ether, propylene glycol monomethyl ether acetate (also referred to as PGMEA), 3-methoxy-3-methyl-1-butanol (also referred to as MMB) can be used. Etc. can be used.

無機EL発光素子は、発光物質を含む層を狭持する一対の電極間に電圧を印加することで発光が得られるが、直流駆動又は交流駆動のいずれにおいても動作することができる。   Inorganic EL light-emitting elements can emit light by applying a voltage between a pair of electrodes sandwiching a layer containing a light-emitting substance, but can operate in either DC driving or AC driving.

ここでは、赤色を表示する発光素子として、第1の画素電極として機能する第1の導電層201として膜厚125nmの酸化珪素を含むITO層を形成する。また、発光物質を含む層1203として、DNTPDを50nm、NPBを10nm、ビス[2,3−ビス(4−フルオロフェニル)キノキサリナト]イリジウム(アセチルアセトナト)(略称:Ir(Fdpq)(acac))が添加されたNPBを30nm、Alqを30nm、Alqを30nm、及びLiFを1nm積層して形成する。第2の画素電極として機能する第2の導電層1204として、膜厚200nmのAl層を形成する。 Here, as a light-emitting element that displays red, an ITO layer containing silicon oxide with a thickness of 125 nm is formed as the first conductive layer 201 functioning as the first pixel electrode. As the layer 1203 containing a light-emitting substance, DNTPD is 50 nm, NPB is 10 nm, bis [2,3-bis (4-fluorophenyl) quinoxalinato] iridium (acetylacetonato) (abbreviation: Ir (Fdpq) 2 (acac) ) 30nm NPB of which is added, the Alq 3 30nm, formed by 30nm of Alq 3, and LiF was 1nm laminated. An Al layer having a thickness of 200 nm is formed as the second conductive layer 1204 functioning as the second pixel electrode.

また、緑色を表示する発光素子として、第1の画素電極として機能する第1の導電層201として膜厚125nmの酸化珪素を含むITO層を形成する。また、発光物質を含む層1203として、DNTPDを50nm、NPBを10nm、クマリン545T(C545T)が添加されたAlqを40nm、Alqを30nm、及びLiFを1nm積層して形成する。第2の画素電極として機能する第2の導電層1204として、膜厚200nmのAl層を形成する。 As a light-emitting element that displays green, an ITO layer containing silicon oxide with a thickness of 125 nm is formed as the first conductive layer 201 functioning as the first pixel electrode. Further, as the layer 1203 including a light-emitting substance, a 50 nm, 10 nm and NPB, coumarin 545T (C545T) 40 nm of Alq 3 that is added to form a Alq 3 30 nm, and LiF was 1nm laminated DNTPD. An Al layer having a thickness of 200 nm is formed as the second conductive layer 1204 functioning as the second pixel electrode.

また、青色を表示する発光素子として、第1の画素電極として機能する第1の導電層201として膜厚125nmの酸化珪素を含むITO層を形成する。また、発光物質を含む層1203として、DNTPDを50nm、NPBを10nm、2,5,8,11−テトラ(tert−ブチル)ペリレン(略称:TBP)が添加された、9−[4−(N−カルバゾリル)]フェニル−10−フェニルアントラセン(略称:CzPA:)を30nm、Alqを30nm、及びLiFを1nm積層して形成する。第2の画素電極として機能する第2の導電層1204として、膜厚200nmのAl層を形成する。 As a light-emitting element that displays blue, an ITO layer containing silicon oxide with a thickness of 125 nm is formed as the first conductive layer 201 functioning as the first pixel electrode. Further, as the layer 1203 containing a light-emitting substance, 9- [4- (N) to which DNTPD is added to 50 nm, NPB is added to 10 nm, and 2,5,8,11-tetra (tert-butyl) perylene (abbreviation: TBP) is added. -Carbazolyl)] phenyl-10-phenylanthracene (abbreviation: CzPA :) 30 nm, Alq 3 30 nm, and LiF 1 nm. An Al layer having a thickness of 200 nm is formed as the second conductive layer 1204 functioning as the second pixel electrode.

次に、第2の導電層204上に保護膜を形成することが好ましい。   Next, a protective film is preferably formed over the second conductive layer 204.

この後、走査線、信号線の接続端子部に、接続導電層を介して配線基板、代表的にはFPCを貼り付ける。以上の工程により、発光表示パネルを形成することができる。 After that, a wiring substrate, typically an FPC, is attached to the connection terminal portions of the scanning lines and signal lines through the connection conductive layer. Through the above steps, a light-emitting display panel can be formed.

なお、静電破壊防止のための保護回路、代表的にはダイオードなどを、接続端子とソース配線(ゲート配線)の間または画素部に設けてもよい。 Note that a protection circuit for preventing electrostatic breakdown, typically a diode or the like, may be provided between the connection terminal and the source wiring (gate wiring) or in the pixel portion.

ここで、図15(A)及び(B)で示す発光素子を有する発光表示パネルにおいて、基板100側に放射する場合、つまり下方放射を行う場合について、図16(A)を用いて説明する。この場合、薄膜トランジスタ1188に電気的に接続するように、配線197に接して、透光性を有する導電層484、発光物質を含む層485、遮光性または反射性を有する導電層486が順に積層される。光が透過する基板100は少なくとも可視領域の光に対して透光性を有する必要がある。   Here, in the light-emitting display panel having the light-emitting elements shown in FIGS. 15A and 15B, the case where radiation is emitted to the substrate 100 side, that is, the case where downward emission is performed will be described with reference to FIG. In this case, a conductive layer 484 having a light-transmitting property, a layer 485 containing a light-emitting substance, and a conductive layer 486 having a light-blocking property or a reflective property are sequentially stacked in contact with the wiring 197 so as to be electrically connected to the thin film transistor 1188. The The substrate 100 through which light is transmitted needs to be transparent to at least light in the visible region.

次に、基板100と反対側に放射する場合、つまり上方放射を行う場合について、図16(B)を用いて説明する。薄膜トランジスタ1188は、前述した薄膜トランジスタの同様に形成することができる。薄膜トランジスタ1188に電気的に接続する配線197が遮光性または反射性を有する導電層463と接し、電気的に接続する。遮光性または反射性を有する導電層463、発光物質を含む層464、透光性を有する導電層465が順に積層される。導電層463は遮光性または反射性を有する金属層であり、発光素子から放射される光を矢印の上面に反射する。なお、遮光性または反射性を有する導電層463上に透光性を有する導電層を形成してもよい。発光素子から放出する光は透光性を有する導電層465を透過して放出されるので、透光性を有する導電層465は、少なくとも可視領域において透光性を有する材料で形成する。   Next, the case where radiation is performed on the side opposite to the substrate 100, that is, the case where upward radiation is performed will be described with reference to FIG. The thin film transistor 1188 can be formed in a manner similar to that of the thin film transistor described above. A wiring 197 electrically connected to the thin film transistor 1188 is in contact with and electrically connected to the conductive layer 463 having a light-blocking property or a reflective property. A conductive layer 463 having a light-blocking property or a reflective property, a layer 464 containing a light-emitting substance, and a conductive layer 465 having a light-transmitting property are sequentially stacked. The conductive layer 463 is a light-blocking or reflective metal layer, and reflects light emitted from the light-emitting element to the upper surface of the arrow. Note that a light-transmitting conductive layer may be formed over the light-blocking or reflective conductive layer 463. Since light emitted from the light-emitting element is emitted through the light-transmitting conductive layer 465, the light-transmitting conductive layer 465 is formed using a light-transmitting material at least in the visible region.

次に、光が基板100側とその反対側の両側に放射する場合、つまり両方放射を行う場合について、図16(C)を用いて説明する。薄膜トランジスタ1188の半導体層に電気的に接続する配線197に、第1の透光性を有する導電層472が電気的に接続している。第1の透光性を有する導電層472、発光物質を含む層473、第2の透光性を有する導電層474が順に積層される。このとき、第1の透光性を有する導電層472と第2の透光性を有する導電層474のどちらも少なくとも可視領域において透光性を有する材料、又は光を透過できる厚さで形成すると、両方放射が実現する。この場合、光が透過する絶縁層や基板100も少なくとも可視領域の光に対して透光性を有する必要がある。   Next, the case where light is emitted to both the substrate 100 side and the opposite side, that is, the case where both are emitted will be described with reference to FIG. A conductive layer 472 having a first light-transmitting property is electrically connected to the wiring 197 that is electrically connected to the semiconductor layer of the thin film transistor 1188. A conductive layer 472 having a first light-transmitting property, a layer 473 containing a light-emitting substance, and a conductive layer 474 having a second light-transmitting property are sequentially stacked. At this time, when both the first light-transmitting conductive layer 472 and the second light-transmitting conductive layer 474 are formed with a light-transmitting material or a thickness capable of transmitting light at least in the visible region. Both radiation is realized. In this case, the insulating layer that transmits light and the substrate 100 also need to have a light-transmitting property with respect to at least light in the visible region.

ここで、図15(A)及び(B)で示す発光素子を有する発光表示パネルの画素回路、及びその動作構成について、図17を用いて説明する。発光表示パネルの動作構成は、ビデオ信号がデジタルの表示装置において、画素に入力されるビデオ信号が電圧で規定されるのものと、電流で規定されるものとがある。ビデオ信号が電圧によって規定されるものには、発光素子に印加される電圧が一定のもの(CVCV)と、発光素子に印加される電流が一定のもの(CVCC)とがある。また、ビデオ信号が電流によって規定されるものには、発光素子に印加される電圧が一定のもの(CCCV)と、発光素子に印加される電流が一定のもの(CCCC)とがある。本実施例では、CVCV動作をする画素を図17(A)及び(B)用いて説明する。また、CVCC動作をする画素を図17(C)を用いて説明する。   Here, a pixel circuit of a light-emitting display panel having the light-emitting elements shown in FIGS. 15A and 15B and an operation configuration thereof will be described with reference to FIGS. There are two types of operation configurations of the light-emitting display panel, in which a video signal input to a pixel is defined by voltage and a current is defined by current in a display device in which a video signal is digital. There are two types of video signals defined by voltage, one having a constant voltage applied to the light emitting element (CVCV) and one having a constant current applied to the light emitting element (CVCC). In addition, a video signal is defined by current, there are a constant voltage applied to the light emitting element (CCCV) and a constant current applied to the light emitting element (CCCC). In this embodiment, a pixel that performs a CVCV operation will be described with reference to FIGS. Further, a pixel that performs the CVCC operation will be described with reference to FIG.

図17(A)及び(B)に示す画素は、列方向に信号線3710及び電源線3711、行方向に走査線3714が配置される。また、スイッチング用TFT3701、駆動用TFT3703、容量素子3702及び発光素子3705を有する。   In the pixel shown in FIGS. 17A and 17B, a signal line 3710 and a power supply line 3711 are arranged in the column direction, and a scanning line 3714 is arranged in the row direction. In addition, the pixel includes a switching TFT 3701, a driving TFT 3703, a capacitor element 3702, and a light emitting element 3705.

なお、スイッチング用TFT3701及び駆動用TFT3703は、オンしているときは線形領域で動作する。また駆動用TFT3703は発光素子3705に電圧を印加するか否かを制御する役目を有する。両TFTは同じ導電型を有していると作製工程上好ましい。また駆動用TFT3703には、エンハンスメント型だけでなく、ディプリーション型のTFTを用いてもよい。また、駆動用TFT3703のチャネル幅Wとチャネルと長Lの比(W/L)は、TFTの移動度にもよるが1〜1000であることが好ましい。W/Lが大きいほど、TFTの電気特性が向上する。   Note that the switching TFT 3701 and the driving TFT 3703 operate in a linear region when turned on. The driving TFT 3703 has a role of controlling whether or not a voltage is applied to the light emitting element 3705. Both TFTs preferably have the same conductivity type in terms of manufacturing process. The driving TFT 3703 may be a depletion type TFT as well as an enhancement type. The ratio (W / L) of the channel width W to the channel length L (W / L) of the driving TFT 3703 is preferably 1 to 1000 depending on the mobility of the TFT. The larger the W / L, the better the electrical characteristics of the TFT.

図17(A)、(B)に示す画素において、スイッチング用TFT3701は、画素に対するビデオ信号の入力を制御するものであり、スイッチング用TFT3701がオンとなると、画素内にビデオ信号が入力される。すると、容量素子3702にそのビデオ信号の電圧が保持される。   In the pixel shown in FIGS. 17A and 17B, the switching TFT 3701 controls input of a video signal to the pixel. When the switching TFT 3701 is turned on, the video signal is input into the pixel. Then, the voltage of the video signal is held in the capacitor 3702.

図17(A)において、電源線3711がVssで発光素子3705の対向電極がVddの場合、発光素子の対向電極は陽極であり、駆動用TFT3703に接続される電極は陰極である。この場合、駆動用TFT3703の特性バラツキによる輝度ムラを抑制することが可能である。   In FIG. 17A, when the power supply line 3711 is Vss and the counter electrode of the light-emitting element 3705 is Vdd, the counter electrode of the light-emitting element is an anode and the electrode connected to the driving TFT 3703 is a cathode. In this case, luminance unevenness due to characteristic variations of the driving TFT 3703 can be suppressed.

図17(A)において、電源線3711がVddで発光素子3705の対向電極がVssの場合、発光素子の対向電極は陰極であり、駆動用TFT3703に接続される電極は陽極である。この場合、Vddより電圧の高いビデオ信号を信号線3710に入力することにより、容量素子3702にそのビデオ信号の電圧が保持され、駆動用TFT3703が線形領域で動作するので、TFTのバラツキによる輝度ムラを改善することが可能である。   In FIG. 17A, when the power supply line 3711 is Vdd and the counter electrode of the light-emitting element 3705 is Vss, the counter electrode of the light-emitting element is a cathode and the electrode connected to the driving TFT 3703 is an anode. In this case, when a video signal having a voltage higher than Vdd is input to the signal line 3710, the voltage of the video signal is held in the capacitor 3702, and the driving TFT 3703 operates in a linear region. It is possible to improve.

図17(B)に示す画素は、TFT3706と走査線3715を追加している以外は、図17(A)に示す画素構成と同じである。   The pixel shown in FIG. 17B has the same pixel structure as that shown in FIG. 17A except that a TFT 3706 and a scanning line 3715 are added.

TFT3706は、新たに配置された走査線3715によりオン又はオフが制御される。TFT3706がオンとなると、容量素子3702に保持された電荷は放電し、駆動用TFT3703がオフとなる。つまり、TFT3706の配置により、強制的に発光素子3705に電流が流れない状態を作ることができる。そのためTFT3706を消去用のTFTと呼ぶことができる。従って、図17(B)の構成は、全ての画素に対する信号の書き込みを待つことなく、書き込み期間の開始と同時又は直後に点灯期間を開始することができるため、発光のデューティ比を向上することが可能となる。   The TFT 3706 is controlled to be turned on or off by a newly arranged scanning line 3715. When the TFT 3706 is turned on, the charge held in the capacitor 3702 is discharged, and the driving TFT 3703 is turned off. That is, the arrangement of the TFT 3706 can forcibly create a state in which no current flows through the light emitting element 3705. Therefore, the TFT 3706 can be called an erasing TFT. Therefore, the structure in FIG. 17B can improve the light emission duty ratio because the lighting period can be started simultaneously with or immediately after the start of the writing period without waiting for signal writing to all the pixels. Is possible.

上記動作構成を有する画素において、発光素子3705の電流値は、線形領域で動作する駆動用TFT3703により決定することができる。上記構成により、TFTの特性のバラツキを抑制することが可能であり、TFT特性のバラツキに起因した発光素子の輝度ムラを改善して、画質を向上させた表示装置を提供することができる。   In the pixel having the above operation configuration, the current value of the light-emitting element 3705 can be determined by the driving TFT 3703 that operates in a linear region. With the above structure, variation in TFT characteristics can be suppressed, and luminance unevenness of a light-emitting element due to variation in TFT characteristics can be improved, so that a display device with improved image quality can be provided.

次に、CVCC動作をする画素を図17(C)を用いて説明する。図17(C)に示す画素は、図17(A)に示す画素構成に、電源線3712、電流制御用TFT3704が設けられている。なお、図17(C)に示す画素において、駆動用TFT3703のゲート電極を、行方向に配置された電源線3712を、列方向に配置された電源線3712に接続してもよい。   Next, a pixel that performs the CVCC operation will be described with reference to FIG. In the pixel illustrated in FIG. 17C, a power supply line 3712 and a current control TFT 3704 are provided in the pixel configuration illustrated in FIG. Note that in the pixel illustrated in FIG. 17C, the gate electrode of the driving TFT 3703 may be connected to the power supply line 3712 arranged in the row direction with the power supply line 3712 arranged in the column direction.

なお、スイッチング用TFT3701は線形領域で動作し、駆動用TFT3703は飽和領域で動作する。また駆動用TFT3703は発光素子3705に流れる電流値を制御する役目を有し、電流制御用TFT3704は飽和領域で動作し発光素子3705に対する電流の供給を制御する役目を有する。   Note that the switching TFT 3701 operates in a linear region, and the driving TFT 3703 operates in a saturation region. The driving TFT 3703 has a role of controlling a current value flowing through the light emitting element 3705, and the current controlling TFT 3704 has a role of operating in a saturation region and controlling supply of current to the light emitting element 3705.

なお、図17(A)及び(B)に示される画素でも、CVCC動作をすることは可能である。また、図17(C)に示される動作構成を有する画素は、図17(A)及び(B)と同様に、発光素子の電流の流れる方向によって、Vdd及びVssを適宜変えることが可能である。 Note that the CVCC operation can also be performed in the pixels shown in FIGS. 17A and 17B. In addition, in the pixel having the operation structure illustrated in FIG. 17C, Vdd and Vss can be changed as appropriate depending on the direction in which the current of the light-emitting element flows, as in FIGS. 17A and 17B. .

上記構成を有する画素は、電流制御用TFT3704が線形領域で動作するために、電流制御用TFT3704のVgsの僅かな変動は、発光素子3705の電流値に影響を及ぼさない。つまり、発光素子3705の電流値は、飽和領域で動作する駆動用TFT3703により決定することができる。上記構成により、TFTの特性バラツキに起因した発光素子の輝度ムラを改善して、画質を向上させた表示装置を提供することができる。   In the pixel having the above structure, since the current control TFT 3704 operates in a linear region, a slight change in Vgs of the current control TFT 3704 does not affect the current value of the light emitting element 3705. That is, the current value of the light emitting element 3705 can be determined by the driving TFT 3703 operating in the saturation region. With the above structure, it is possible to provide a display device in which luminance unevenness of a light-emitting element due to variation in TFT characteristics is improved and image quality is improved.

特に、非晶質半導体等を有する薄膜トランジスタを形成する場合、駆動用TFTの半導体膜の面積を大きくすると、TFTのバラツキの低減が可能であるため好ましい。また、図17(A)及び図17(B)に示す画素は、TFTの数が少ないため開口率を増加させることが可能である。   In particular, in the case of forming a thin film transistor having an amorphous semiconductor or the like, it is preferable to increase the area of the semiconductor film of the driving TFT because the variation of the TFT can be reduced. In addition, the pixel shown in FIGS. 17A and 17B can increase the aperture ratio because the number of TFTs is small.

なお、容量素子3702を設けた構成を示したが、本発明はこれに限定されず、ビデオ信号を保持する容量がゲート容量などで、まかなうことが可能な場合には、容量素子3702を設けなくてもよい。   Note that although a structure including the capacitor 3702 is shown, the present invention is not limited to this, and the capacitor 3702 is not provided in the case where the capacity for holding a video signal can be covered by a gate capacitor or the like. May be.

また、薄膜トランジスタの半導体層が非晶質半導体膜で形成される場合は、しきい値がシフトしやすいため、しきい値を補正する回路を画素内又は画素周辺に設けることが好ましい。   In addition, when the semiconductor layer of the thin film transistor is formed using an amorphous semiconductor film, a threshold value is likely to shift. Therefore, a circuit for correcting the threshold value is preferably provided in or around the pixel.

このようなアクティブマトリクス型の発光装置は、画素密度が増えた場合、各画素にTFTが設けられているため低電圧駆動でき、有利であると考えられている。一方、パッシブマトリクス型の発光装置を形成することもできる。パッシブマトリクス型の発光装置は、各画素にTFTが設けられていないため、高開口率となる。   Such an active matrix light-emitting device is considered to be advantageous because it can be driven at a low voltage because a TFT is provided in each pixel when the pixel density is increased. On the other hand, a passive matrix light-emitting device can also be formed. A passive matrix light-emitting device has a high aperture ratio because a TFT is not provided for each pixel.

また、本発明の表示装置において、画面表示の駆動方法は特に限定されず、例えば、点順次駆動方法や線順次駆動方法や面順次駆動方法などを用いればよい。代表的には、線順次駆動方法とし、時分割階調駆動方法や面積階調駆動方法を適宜用いればよい。また、表示装置のソース線に入力する映像信号は、アナログ信号であってもよいし、デジタル信号であってもよく、適宜、映像信号に合わせて駆動回路などを設計すればよい。   In the display device of the present invention, the screen display driving method is not particularly limited. For example, a dot sequential driving method, a line sequential driving method, a surface sequential driving method, or the like may be used. Typically, a line sequential driving method is used, and a time-division gray scale driving method or an area gray scale driving method may be used as appropriate. The video signal input to the source line of the display device may be an analog signal or a digital signal, and a drive circuit or the like may be designed in accordance with the video signal as appropriate.

以上のように、多様な画素回路を採用することができる。   As described above, various pixel circuits can be employed.

本実施例により、発光表示パネルを構成する配線等の構成物を、所望の形状で形成できる。また複雑なフォトリソグラフィー工程を用いずとも、簡略化された工程で発光表示パネルを作製することができるので、材料のロスが少なく、コストダウンも達成できる。よって高性能、高信頼性の発光表示装置を歩留まりよく作製することができる。 According to this embodiment, a component such as a wiring constituting the light emitting display panel can be formed in a desired shape. Further, since a light-emitting display panel can be manufactured through a simplified process without using a complicated photolithography process, material loss is small and cost reduction can be achieved. Thus, a high-performance and highly reliable light-emitting display device can be manufactured with high yield.

本実施例では、電気泳動表示パネルの代表例を、図18及び24を用いて説明する。電気泳動素子とは、マイクロカプセルの中にプラスとマイナスに帯電した黒と白の粒子を閉じ込めた物を第1の導電層及び第2の導電層の間に配置し、第1の導電層及び第2の導電層に電位差を生じさせて黒と白の粒子を電極間で移動させて表示を行う素子である。 In this embodiment, a typical example of an electrophoretic display panel will be described with reference to FIGS. An electrophoretic element is a microcapsule in which a positive and negative charged black and white particle is confined between a first conductive layer and a second conductive layer. This is an element that performs display by causing a potential difference in the second conductive layer to move black and white particles between electrodes.

実施例1と同様に、図18に示すように、基板100上に実施の形態5で示す薄膜トランジスタ1188、及び薄膜トランジスタ1188を覆い、且つ開口部を有する絶縁層1191を形成する。   Similarly to Example 1, as illustrated in FIG. 18, the thin film transistor 1188 described in Embodiment 5 and the insulating layer 1191 having an opening are formed over the substrate 100 so as to cover the thin film transistor 1188.

次に、実施例1と同様に配線197に接続する第1の導電層1171を形成する。なお、第1の導電層1171は画素電極として機能する。ここでは、上記実施の形態で示す手法によりアルニウムを用いて第1の導電層1171を形成する。   Next, as in Example 1, a first conductive layer 1171 connected to the wiring 197 is formed. Note that the first conductive layer 1171 functions as a pixel electrode. Here, the first conductive layer 1171 is formed using aluminum by the method described in the above embodiment mode.

また、基板1172上に第2の導電層1173を形成する。第2の導電層1173も平行に形成することが好ましい。ここでは、上記実施の形態で示す手法によりITOを用いて第2の導電層1173を形成する。   In addition, a second conductive layer 1173 is formed over the substrate 1172. The second conductive layer 1173 is also preferably formed in parallel. Here, the second conductive layer 1173 is formed using ITO by the method described in the above embodiment mode.

次に、基板100及び基板1172をシール材で貼り合わせる。このとき、第1の導電層1171及び第2の導電層1173の間にマイクロカプセル1170を分散させて、基板100及び基板1172の間に電気泳動素子を形成する。基板100及び基板1172は、第1の導電層1171及び第2の導電層1173が交差するように、シール材を用いて貼りあわせる。また、電気泳動素子は、第1の導電層1171、マイクロカプセル1170、第2の導電層1173で構成される。また、マイクロカプセル1170はバインダにより第1の導電層1171及び第2の導電層1173の間に固定される。   Next, the substrate 100 and the substrate 1172 are attached to each other with a sealant. At this time, the microcapsules 1170 are dispersed between the first conductive layer 1171 and the second conductive layer 1173, so that an electrophoretic element is formed between the substrate 100 and the substrate 1172. The substrate 100 and the substrate 1172 are attached to each other with a sealant so that the first conductive layer 1171 and the second conductive layer 1173 intersect with each other. The electrophoretic element includes a first conductive layer 1171, a microcapsule 1170, and a second conductive layer 1173. The microcapsule 1170 is fixed between the first conductive layer 1171 and the second conductive layer 1173 by a binder.

次に、マイクロカプセルの構造について、図19を用いて示す。図19(A)、及び(B)に示すように、マイクロカプセル1170は微細な透明容器1174内に透明の分散媒1176及び帯電した黒色粒子1175a及び白色粒子1175bが分散される。なお、黒色粒子1175aの代わりに、青色粒子、赤色粒子、緑色粒子、黄色粒子、青緑粒子、赤紫粒子を用いても良い。さらには、図19(C)及び(D)に示すように、微細な透明容器1331内に着色した分散媒1333及び白色粒子1332が分散されるマイクロカプセル1330を用いてもよい。なお、着色した分散媒1333は、黒色、青色、赤色、緑色、黄色、青緑色、赤紫色のいずれかに着色している。また、一画素に青色粒子、赤色粒子、緑色粒子が分散されるマイクロカプセルをそれぞれ設けることで、カラー表示することができる。また、黄色粒子、青緑粒子、赤紫粒子が分散されるマイクロカプセルをそれぞれ設けることで、カラー表示することができる。また、一画素に青色、赤色、緑色の分散媒を有するマイクロカプセルを配列して設けることで、カラー表示することができる。また、一画素に黄色、青緑色、赤紫色の分散媒を有するマイクロカプセルを配列して設けることで、カラー表示することができる。   Next, the structure of the microcapsule will be described with reference to FIG. As shown in FIGS. 19A and 19B, in the microcapsule 1170, a transparent dispersion medium 1176, charged black particles 1175a, and white particles 1175b are dispersed in a fine transparent container 1174. Instead of the black particles 1175a, blue particles, red particles, green particles, yellow particles, blue green particles, and red purple particles may be used. Further, as shown in FIGS. 19C and 19D, a microcapsule 1330 in which a colored dispersion medium 1333 and white particles 1332 are dispersed in a fine transparent container 1331 may be used. Note that the colored dispersion medium 1333 is colored in any one of black, blue, red, green, yellow, blue-green, and magenta. Further, by providing each pixel with microcapsules in which blue particles, red particles, and green particles are dispersed, color display can be performed. In addition, by providing microcapsules in which yellow particles, blue-green particles, and red-violet particles are dispersed, color display can be performed. Further, color display can be performed by arranging microcapsules having blue, red, and green dispersion media in one pixel. In addition, color display can be performed by arranging microcapsules having yellow, blue-green, and magenta dispersion media in one pixel.

次に、電気泳動素子を用いた表示方法を示す。具体的には、図19(A)及び(B)を用いて、二色の粒子を有するマイクロカプセル1170の表示方法について示す。ここでは、二色の粒子として白色粒子及び黒色粒子を用い、また透明な分散媒を有するマイクロカプセルについて示す。なお、二色の粒子の黒色粒子の代わりに他の色の粒子を用いてもよい。   Next, a display method using an electrophoretic element will be described. Specifically, a display method of the microcapsule 1170 having two-color particles is described with reference to FIGS. Here, a microcapsule using white particles and black particles as two-color particles and having a transparent dispersion medium is shown. Note that particles of other colors may be used instead of the black particles of the two colors.

マイクロカプセル1170において、黒色粒子1175aがプラスに帯電されているものとし、白色粒子1175bがマイナスに帯電されているものとし、第1の導電層1171及び第2の導電層1173に電界を印加する。ここでは、矢印で示すように第2の導電層から第1の導電層の方向へ電界を印加すると、図19(A)に示すように、第2の導電層1173側に黒色粒子1175aが泳動し、第1の導電層1171側に白色粒子1175bが泳動する。この結果、マイクロカプセルを第1の導電層1171側から見た場合には、白色に観察され、第2の導電層1173側から見た場合には黒色に観察される。   In the microcapsule 1170, it is assumed that the black particles 1175a are positively charged and the white particles 1175b are negatively charged, and an electric field is applied to the first conductive layer 1171 and the second conductive layer 1173. Here, when an electric field is applied in the direction from the second conductive layer to the first conductive layer as indicated by an arrow, the black particles 1175a migrate to the second conductive layer 1173 side as shown in FIG. 19A. Then, the white particles 1175b migrate to the first conductive layer 1171 side. As a result, when the microcapsule is viewed from the first conductive layer 1171 side, it is observed as white, and when viewed from the second conductive layer 1173 side, it is observed as black.

一方、矢印で示すように第1の導電層1171から第2の導電層1173の方向へ電界を印加すると、図19(B)に示すように、第1の導電層1171側に黒色粒子1175aが泳動し、第2の導電層1173側に白色粒子1175bが泳動する。この結果、マイクロカプセルを第1の導電層1171側から見た場合には、白色に観察され、第2の導電層1173側から見た場合には黒色に観察される。   On the other hand, when an electric field is applied in the direction from the first conductive layer 1171 to the second conductive layer 1173 as indicated by an arrow, black particles 1175a are formed on the first conductive layer 1171 side as illustrated in FIG. The white particles 1175b migrate to the second conductive layer 1173 side. As a result, when the microcapsule is viewed from the first conductive layer 1171 side, it is observed as white, and when viewed from the second conductive layer 1173 side, it is observed as black.

次に、白色粒子を有し、且つ着色された分散媒を有するマイクロカプセル1330の表示方法について示す。ここでは、分散媒が黒色に着色された例を示すが、他の色に着色された分散媒を用いても同様である。   Next, a display method of the microcapsule 1330 including white particles and a colored dispersion medium is described. Here, an example in which the dispersion medium is colored in black is shown, but the same applies even when a dispersion medium colored in another color is used.

マイクロカプセル1330において、白色粒子1332がマイナスに帯電されているものとし、第1の導電層1171及び第2の導電層1173に電界を印加する。ここでは、矢印で示すように第2の導電層から第1の導電層の方向へ電界が印加されると、図19(C)に示すように、第1の導電層1171側に白色粒子1175bが泳動する。この結果、マイクロカプセルを第1の導電層1171側から見た場合には、白色に観察され、第2の導電層1173側から見た場合には黒色に観察される。   In the microcapsule 1330, the white particles 1332 are negatively charged, and an electric field is applied to the first conductive layer 1171 and the second conductive layer 1173. Here, when an electric field is applied in the direction from the second conductive layer to the first conductive layer as indicated by an arrow, white particles 1175b are formed on the first conductive layer 1171 side as shown in FIG. 19C. Migrate. As a result, when the microcapsule is viewed from the first conductive layer 1171 side, it is observed as white, and when viewed from the second conductive layer 1173 side, it is observed as black.

一方、矢印で示すように第1の導電層から第2の導電層の方向へ電界が印加されると、図19(D)に示すように、第2の導電層1173側に白色粒子1175bが泳動する、この結果、マイクロカプセルを第1の導電層1171側から見た場合には、白色に観察され、第2の導電層1173側から見た場合には黒色に観察される。   On the other hand, when an electric field is applied in the direction from the first conductive layer to the second conductive layer as indicated by an arrow, white particles 1175b are formed on the second conductive layer 1173 side as shown in FIG. As a result, when the microcapsule is viewed from the first conductive layer 1171 side, it is observed as white, and when viewed from the second conductive layer 1173 side, it is observed as black.

ここで、電気泳動素子を用いて説明したが、この代わりにツイストボール表示方式を用いた表示装置を用いてもよい。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を第1の導電層及び第2の導電層の間に配置し、第1の導電層及び第2の導電層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。 Here, the electrophoretic element has been described, but a display device using a twisting ball display method may be used instead. In the twisting ball display method, spherical particles that are separately painted in white and black are arranged between the first conductive layer and the second conductive layer, and a potential difference is generated between the first conductive layer and the second conductive layer. In this method, display is performed by controlling the orientation of the spherical particles.

また、薄膜トランジスタの代わりに、スイッチング素子としてMIM(Metal−Insulator−Metal)、ダイオード等を用いることもできる。   Further, instead of a thin film transistor, a MIM (Metal-Insulator-Metal), a diode, or the like can be used as a switching element.

電気泳動素子を有する表示装置やツイストボール表示方式の表示装置は、電界効果トランジスタを取り去った後も長期にわたって、電界印加時と同様の状態を保持する。よって、電源を切っても表示状態を維持することが可能である。このため低消費電力が可能で有る。   A display device having an electrophoretic element or a display device using a twisting ball display system maintains the same state as when an electric field is applied for a long time after the field effect transistor is removed. Thus, the display state can be maintained even when the power is turned off. For this reason, low power consumption is possible.

本実施例により、電気泳動表示パネルを構成する配線等の構成物を、所望の形状で形成できる。また複雑なフォトリソグラフィー工程を用いずとも、簡略化された工程で電気泳動素子を有する半導体装置を作製することができるので、材料のロスが少なく、コストダウンも達成できる。よって高性能、高信頼性の電気泳動素子を有する半導体装置を歩留まりよく作製することができる。 According to this embodiment, it is possible to form components such as wirings constituting the electrophoretic display panel in a desired shape. Further, since a semiconductor device having an electrophoretic element can be manufactured through a simplified process without using a complicated photolithography process, material loss is small and cost reduction can be achieved. Accordingly, a semiconductor device including a high-performance and highly reliable electrophoretic element can be manufactured with high yield.

実施例1乃至3によって作製される表示パネル(EL表示パネル、液晶表示パネル、電気泳動表示パネル)において、半導体層を非晶質半導体、又はセミアモルファスシリコン(SAS)で形成し、走査線側の駆動回路を基板上に形成する例を示す。   In the display panels (EL display panel, liquid crystal display panel, electrophoretic display panel) manufactured according to Embodiments 1 to 3, the semiconductor layer is formed of an amorphous semiconductor or semi-amorphous silicon (SAS), and the scanning line side An example in which a drive circuit is formed on a substrate is shown.

図20は、1〜15cm/V・secの電界効果移動度が得られるSASを使ったnチャネル型のTFTで構成する走査線側駆動回路のブロック図を示している。 FIG. 20 shows a block diagram of a scanning line side driving circuit constituted by an n-channel TFT using SAS capable of obtaining a field effect mobility of 1 to 15 cm 2 / V · sec.

図20において8500で示すブロックが1段分のサンプリングパルスを出力するパルス出力回路に相当し、シフトレジスタはn個のパルス出力回路により構成される。8501はバッファ回路であり、その先に画素8502が接続される。   In FIG. 20, a block denoted by reference numeral 8500 corresponds to a pulse output circuit that outputs a sampling pulse for one stage, and the shift register includes n pulse output circuits. Reference numeral 8501 denotes a buffer circuit to which a pixel 8502 is connected.

図21は、パルス出力回路8500の具体的な構成を示したものであり、nチャネル型のTFT8601〜8612で回路が構成されている。このとき、SASを使ったnチャネル型のTFTの動作特性を考慮して、TFTのサイズを決定すれば良い。例えば、チャネル長を8μmとすると、チャネル幅は10〜80μmの範囲で設定することができる。   FIG. 21 shows a specific configuration of the pulse output circuit 8500, and a circuit is configured by n-channel TFTs 8601 to 8612. At this time, the size of the TFT may be determined in consideration of the operating characteristics of the n-channel TFT using SAS. For example, if the channel length is 8 μm, the channel width can be set in the range of 10 to 80 μm.

また、バッファ回路8501の具体的な構成を図22に示す。バッファ回路も同様にnチャネル型のTFT8620〜8635で構成されている。このとき、SASを使ったnチャネル型のTFTの動作特性を考慮して、TFTのサイズを決定すれば良い。例えば、チャネル長を10μmとすると、チャネル幅は10〜1800μmの範囲で設定することとなる。   Further, a specific structure of the buffer circuit 8501 is shown in FIG. Similarly, the buffer circuit includes n-channel TFTs 8620 to 8635. At this time, the size of the TFT may be determined in consideration of the operating characteristics of the n-channel TFT using SAS. For example, if the channel length is 10 μm, the channel width is set in the range of 10 to 1800 μm.

このような回路を実現するには、TFT相互を配線によって接続する必要がある。   In order to realize such a circuit, it is necessary to connect the TFTs by wiring.

以上のようにして、表示パネルに駆動回路を組み入れることができる。 As described above, a driver circuit can be incorporated in the display panel.

次に、上記実施例に示した表示パネルへの駆動回路の実装について、図23を用いて説明する。   Next, mounting of a driver circuit on the display panel described in the above embodiment will be described with reference to FIGS.

図23(A)に示すように、画素部1401の周辺にソース線駆動回路1402、及びゲート線駆動回路1403a、1403bを実装する。図23(A)では、ソース線駆動回路1402、及びゲート線駆動回路1403a、1403b等として、公知の異方性導電接着剤、及び異方性導電フィルムを用いた実装方法、COG方式、ワイヤボンディング方法、並びに半田バンプを用いたリフロー処理等により、基板1400上にICチップ1405を実装する。ここでは、COG方式を用いる。そして、FPC1406を介して、ICチップと外部回路とを接続する。   As shown in FIG. 23A, a source line driver circuit 1402 and gate line driver circuits 1403a and 1403b are mounted around the pixel portion 1401. In FIG. 23A, as a source line driver circuit 1402 and gate line driver circuits 1403a and 1403b, a mounting method using a known anisotropic conductive adhesive and an anisotropic conductive film, a COG method, wire bonding The IC chip 1405 is mounted on the substrate 1400 by a method, a reflow process using a solder bump, or the like. Here, the COG method is used. Then, the IC chip and an external circuit are connected through the FPC 1406.

なお、ソース線駆動回路1402の一部、例えばアナログスイッチを基板上に形成し、かつその他の部分を別途ICチップで実装してもよい。   Note that a part of the source line driver circuit 1402, for example, an analog switch may be formed over the substrate, and the other part may be separately mounted using an IC chip.

また、図23(B)に示すように、SASや結晶性半導体でTFTを形成する場合、画素部1401とゲート線駆動回路1403a、1403b等を基板上に形成し、ソース線駆動回路1402等を別途ICチップとして実装する場合がある。図23(B)において、ソース線駆動回路1402として、COG方式により、基板1400上にICチップ1405を実装する。そして、FPC1406を介して、ICチップと外部回路とを接続する。   As shown in FIG. 23B, when a TFT is formed using SAS or a crystalline semiconductor, the pixel portion 1401, gate line driver circuits 1403a and 1403b, and the like are formed over the substrate, and the source line driver circuit 1402 and the like are formed. It may be mounted as an IC chip separately. In FIG. 23B, an IC chip 1405 is mounted on a substrate 1400 as a source line driver circuit 1402 by a COG method. Then, the IC chip and an external circuit are connected through the FPC 1406.

なお、ソース線駆動回路1402の一部、例えばアナログスイッチを基板上に形成し、かつその他の部分を別途ICチップで実装してもよい。   Note that a part of the source line driver circuit 1402, for example, an analog switch may be formed over the substrate, and the other part may be separately mounted using an IC chip.

さらに、図23(C)に示すように、COG方式に代えて、TAB方式によりソース線駆動回路1402等を実装する場合がある。そして、FPC1406を介して、ICチップと外部回路とを接続する。図23(C)において、ソース線駆動回路をTAB方式により実装しているが、ゲート線駆動回路をTAB方式により実装してもよい。   Further, as shown in FIG. 23C, the source line driver circuit 1402 and the like may be mounted by a TAB method instead of the COG method. Then, the IC chip and an external circuit are connected through the FPC 1406. Although the source line driver circuit is mounted by a TAB method in FIG. 23C, the gate line driver circuit may be mounted by a TAB method.

ICチップをTAB方式により実装すると、基板に対して画素部を大きく設けることができ、狭額縁化を達成することができる。   When the IC chip is mounted by the TAB method, a pixel portion can be provided larger than the substrate, and a narrow frame can be achieved.

ICチップは、シリコンウェハを用いて形成するが、ICチップの代わりにガラス基板上に回路を形成したIC(以下、ドライバICと表記する)を設けてもよい。ICチップは、円形のシリコンウェハからICチップを取り出すため、母体基板形状に制約がある。一方ドライバICは、母体基板がガラスであり、形状に制約がないため、生産性を高めることができる。そのため、ドライバICの形状寸法は自由に設定することができる。例えば、ドライバICの長辺の長さを15〜80mmとして形成すると、ICチップを実装する場合と比較し、必要な数を減らすことができる。その結果、接続端子数を低減することができ、製造上の歩留まりを向上させることができる。   The IC chip is formed using a silicon wafer, but an IC (hereinafter referred to as a driver IC) in which a circuit is formed on a glass substrate may be provided instead of the IC chip. Since an IC chip is taken out from a circular silicon wafer, the shape of the base substrate is limited. On the other hand, the driver IC has a mother substrate made of glass and has no restriction in shape, so that productivity can be improved. Therefore, the shape of the driver IC can be set freely. For example, when the length of the long side of the driver IC is 15 to 80 mm, the required number can be reduced as compared with the case where the IC chip is mounted. As a result, the number of connection terminals can be reduced, and the manufacturing yield can be improved.

ドライバICは、基板上に形成された結晶質半導体を用いて形成することができ、結晶質半導体は連続発振型のレーザビームを照射することで形成するとよい。連続発振型のレーザビームを照射して得られる半導体膜は、結晶欠陥が少なく、大粒径の結晶粒を有する。その結果、このような半導体膜を有するトランジスタは、移動度や応答速度が良好となり、高速駆動が可能となり、ドライバICに好適である。   The driver IC can be formed using a crystalline semiconductor formed over a substrate, and the crystalline semiconductor is preferably formed by irradiation with a continuous wave laser beam. A semiconductor film obtained by irradiation with a continuous wave laser beam has few crystal defects and large crystal grains. As a result, a transistor having such a semiconductor film has favorable mobility and response speed, can be driven at high speed, and is suitable for a driver IC.

次に、上記実施例で示される表示パネルを有するモジュールについて、図24を用いて説明する。図24は表示パネル9801と、回路基板9802を組み合わせたモジュールを示している。回路基板9802には、例えば、コントロール回路9804や信号分割回路9805などが形成されている。また、表示パネル9801と回路基板9802とは、接続配線9803で接続されている。表示パネル9801に実施例1乃至3で示すような、液晶表示パネル、発光表示パネル、電気泳動表示パネル等を適宜用いることができる。   Next, a module having the display panel shown in the above embodiment will be described with reference to FIG. FIG. 24 shows a module in which a display panel 9801 and a circuit board 9802 are combined. On the circuit board 9802, for example, a control circuit 9804, a signal dividing circuit 9805, and the like are formed. In addition, the display panel 9801 and the circuit board 9802 are connected by a connection wiring 9803. As the display panel 9801, a liquid crystal display panel, a light-emitting display panel, an electrophoretic display panel, or the like as described in Embodiments 1 to 3 can be used as appropriate.

この表示パネル9801は、発光素子が各画素に設けられた画素部9806と、走査線駆動回路9807、選択された画素にビデオ信号を供給する信号線駆動回路9808を備えている。画素部9806の構成は、実施例1乃至3と同様である。また、走査線駆動回路9807や信号線駆動回路9808は、異方性導電接着剤、及び異方性導電フィルムを用いた実装方法、COG方式、ワイヤボンディング方法、並びに半田バンプを用いたリフロー処理等の手法により、基板上にICチップで形成される走査線駆動回路9807、信号線駆動回路9808を実装する。   This display panel 9801 includes a pixel portion 9806 in which a light-emitting element is provided in each pixel, a scanning line driver circuit 9807, and a signal line driver circuit 9808 that supplies a video signal to a selected pixel. The configuration of the pixel portion 9806 is the same as in Embodiments 1 to 3. The scanning line driver circuit 9807 and the signal line driver circuit 9808 are a mounting method using an anisotropic conductive adhesive and an anisotropic conductive film, a COG method, a wire bonding method, a reflow process using a solder bump, and the like. By the method described above, a scanning line driver circuit 9807 and a signal line driver circuit 9808 formed with IC chips are mounted on a substrate.

本実施例により、歩留まり高く表示パネルを有するモジュールを形成することが可能である。   According to this embodiment, a module having a display panel can be formed with high yield.

上記実施の形態や示される半導体装置を有する電子機器として、テレビジョン装置(単にテレビ、又はテレビジョン受信機ともよぶ)、デジタルカメラ、デジタルビデオカメラ、携帯電話装置(単に携帯電話機、携帯電話ともよぶ)、PDA等の携帯情報端末、携帯型ゲーム機、コンピュータ用のモニター、コンピュータ、カーオーディオ等の音響再生装置、家庭用ゲーム機等の記録媒体を備えた画像再生装置等が挙げられる。その具体例について、図25を参照して説明する。   As an electronic device including the semiconductor device described in the above embodiment mode or a semiconductor device, a television device (also simply referred to as a television or a television receiver), a digital camera, a digital video camera, or a mobile phone device (also simply referred to as a mobile phone or a mobile phone) ), Portable information terminals such as PDAs, portable game machines, computer monitors, computers, sound reproduction apparatuses such as car audio, and image reproduction apparatuses equipped with recording media such as home game machines. A specific example will be described with reference to FIG.

図25(A)に示す携帯情報端末は、本体9201、表示部9202等を含んでいる。表示部9202に、上記実施の形態に示すものを適用することにより、携帯情報端末を安価に提供することができる。   A portable information terminal illustrated in FIG. 25A includes a main body 9201, a display portion 9202, and the like. By applying what is described in the above embodiment to the display portion 9202, a portable information terminal can be provided at low cost.

図25(B)に示すデジタルビデオカメラは、表示部9701、表示部9702等を含んでいる。表示部9701に、上記実施の形態に示すものを適用することにより、デジタルビデオカメラを安価に提供することができる。   A digital video camera shown in FIG. 25B includes a display portion 9701, a display portion 9702, and the like. By applying the display portion 9701 to any of the above embodiments, a digital video camera can be provided at low cost.

図25(C)に示す携帯端末は、本体9101、表示部9102等を含んでいる。表示部9102に、上記実施の形態に示すものを適用することにより、携帯端末を安価に提供することができる。   A portable terminal illustrated in FIG. 25C includes a main body 9101, a display portion 9102, and the like. By applying the display portion described in any of the above embodiments to the display portion 9102, a portable terminal can be provided at low cost.

図25(D)に示す携帯型のテレビジョン装置は、本体9301、表示部9302等を含んでいる。表示部9302に、上記実施の形態に示すものを適用することにより、携帯型のテレビジョン装置を安価に提供することができる。このようなテレビジョン装置は携帯電話などの携帯端末に搭載する小型のものから、持ち運びをすることができる中型のもの、また、大型のもの(例えば40インチ以上)まで、幅広く適用することができる。   A portable television device shown in FIG. 25D includes a main body 9301, a display portion 9302, and the like. By applying the display portion described in any of the above embodiments to the display portion 9302, a portable television device can be provided at low cost. Such a television device can be widely applied from a small one mounted on a portable terminal such as a cellular phone to a medium-sized one that can be carried and a large one (for example, 40 inches or more). .

図25(E)に示す携帯型のコンピュータは、本体9401、表示部9402等を含んでいる。表示部9402に、上記実施の形態に示すものを適用することにより、携帯型のコンピュータを安価に提供することができる。   A portable computer shown in FIG. 25E includes a main body 9401, a display portion 9402, and the like. By applying the display portion described in the above embodiment to the display portion 9402, a portable computer can be provided at low cost.

図25(F)に示すテレビジョン装置は、本体9601、表示部9602等を含んでいる。表示部9602に、上記実施の形態に示すものを適用することにより、テレビジョン装置を安価に提供することができる。   A television set illustrated in FIG. 25F includes a main body 9601, a display portion 9602, and the like. A television device can be provided at low cost by applying the display portion 9602 to the display portion 9602.

ここで、テレビジョン装置の構成について、図26を用いて説明する。   Here, the structure of the television device will be described with reference to FIG.

図26は、テレビジョン装置の主要な構成を示すブロック図である。チューナ9511は映像信号と音声信号を受信する。映像信号は、映像検波回路9512と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路9513と、その映像信号をドライバICの入力仕様に変換するためのコントロール回路9514により処理される。コントロール回路9514は、表示パネル9515の走査線駆動回路9516と信号線駆動回路9517にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路9518を設け、入力デジタル信号をm個に分割して供給する構成としても良い。   FIG. 26 is a block diagram illustrating a main configuration of a television device. A tuner 9511 receives a video signal and an audio signal. The video signal includes a video detection circuit 9512, a video signal processing circuit 9513 that converts the signal output from the video signal into a color signal corresponding to each color of red, green, and blue, and converts the video signal into the input specifications of the driver IC. Is processed by a control circuit 9514. The control circuit 9514 outputs signals to the scan line driver circuit 9516 and the signal line driver circuit 9517 of the display panel 9515, respectively. In the case of digital driving, a signal dividing circuit 9518 may be provided on the signal line side so that an input digital signal is divided into m pieces and supplied.

チューナ9511で受信した信号のうち、音声信号は音声検波回路9521に送られ、その出力は音声信号処理回路9522を経てスピーカー9523に供給される。制御回路9524は受信局(受信周波数)や音量の制御情報を入力部9525から受け、チューナ9511や音声信号処理回路9522に信号を送出する。   Of the signals received by the tuner 9511, the audio signal is sent to the audio detection circuit 9521, and the output is supplied to the speaker 9523 through the audio signal processing circuit 9522. The control circuit 9524 receives control information on the receiving station (reception frequency) and volume from the input unit 9525 and sends a signal to the tuner 9511 and the audio signal processing circuit 9522.

このテレビジョン装置は、表示パネル9515を含んで構成されることにより、テレビジョン装置の低消費電力を図ることが可能である。またテレビジョン装置を作製することが可能である。   This television device includes the display panel 9515, whereby low power consumption of the television device can be achieved. In addition, a television device can be manufactured.

なお、本発明はテレビ受像機に限定されず、パーソナルコンピュータのモニターをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積の表示媒体として様々な用途に適用することができる。   Note that the present invention is not limited to a television receiver, and is applicable to various uses as a display medium of a particularly large area such as a monitor of a personal computer, an information display board in a railway station or airport, an advertisement display board in a street, etc. can do.

本発明の半導体装置の作製方法を説明する断面図である。8A to 8D are cross-sectional views illustrating a method for manufacturing a semiconductor device of the present invention. 本発明の半導体装置の作製方法を説明する上面図である。8A to 8D are top views illustrating a method for manufacturing a semiconductor device of the present invention. 本発明の半導体装置の作製方法を説明する断面図である。8A to 8D are cross-sectional views illustrating a method for manufacturing a semiconductor device of the present invention. 本発明の半導体装置の作製方法を説明する上面図である。8A to 8D are top views illustrating a method for manufacturing a semiconductor device of the present invention. 本発明の半導体装置の作製方法を説明する断面図である。8A to 8D are cross-sectional views illustrating a method for manufacturing a semiconductor device of the present invention. 本発明の半導体装置の作製方法を説明する断面図である。8A to 8D are cross-sectional views illustrating a method for manufacturing a semiconductor device of the present invention. 本発明の半導体装置の作製方法を説明する断面図である。8A to 8D are cross-sectional views illustrating a method for manufacturing a semiconductor device of the present invention. 本発明の半導体装置の作製方法を説明する断面図である。8A to 8D are cross-sectional views illustrating a method for manufacturing a semiconductor device of the present invention. 本発明に適用可能なレーザ照射装置を説明する斜視図である。It is a perspective view explaining the laser irradiation apparatus applicable to this invention. 本発明の本発明の半導体装置の作製方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the semiconductor device of this invention of this invention. 本発明の本発明の半導体装置の作製方法を説明する上面図である。It is a top view illustrating a method for manufacturing a semiconductor device of the present invention. 本発明の半導体装置の作製方法を説明する断面図である。8A to 8D are cross-sectional views illustrating a method for manufacturing a semiconductor device of the present invention. 本発明の半導体装置の作製方法を説明する上面図である。8A to 8D are top views illustrating a method for manufacturing a semiconductor device of the present invention. 本発明の半導体装置の作製方法を説明する断面図である。8A to 8D are cross-sectional views illustrating a method for manufacturing a semiconductor device of the present invention. 本発明に適応可能な発光素子の断面構造を説明する図である。It is a figure explaining the cross-section of the light emitting element which can be applied to this invention. 本発明に適応可能な発光素子の断面構造を説明する図である。It is a figure explaining the cross-section of the light emitting element which can be applied to this invention. 本発明に適応可能な発光素子の等価回路を説明する図である。It is a figure explaining the equivalent circuit of the light emitting element which can be applied to this invention. 本発明の半導体装置の作製方法を説明する断面図である。8A to 8D are cross-sectional views illustrating a method for manufacturing a semiconductor device of the present invention. 本発明に適応可能な電気泳動素子の断面構造を説明する図である。It is a figure explaining the cross-sectional structure of the electrophoretic element which can be applied to this invention. 本発明の表示パネルにおいて走査線側駆動回路をTFTで形成する場合の回路構成を説明する図。4A and 4B each illustrate a circuit structure in the case where a scan line side driver circuit is formed using TFTs in a display panel of the present invention; 本発明の表示パネルにおいて走査線側駆動回路をTFTで形成する場合の回路構成を説明する図(シフトレジスタ回路)。4A and 4B illustrate a circuit structure in the case where a scan line driver circuit is formed using TFTs in a display panel of the present invention (shift register circuit). 本発明の表示パネルにおいて走査線側駆動回路をTFTで形成する場合の回路構成を説明する図(バッファ回路)。4A and 4B illustrate a circuit configuration in the case where a scan line side driver circuit is formed using TFTs in a display panel of the present invention (buffer circuit). 本発明の半導体装置を説明する上面図である。It is a top view illustrating a semiconductor device of the present invention. 本発明の半導体装置を説明する上面図である。It is a top view illustrating a semiconductor device of the present invention. 本発明の半導体装置を用いた電子機器を説明する斜視図である。FIG. 11 is a perspective view illustrating an electronic device using the semiconductor device of the invention. 本発明の半導体装置を用いた電子機器を説明する図である。FIG. 11 illustrates an electronic device using a semiconductor device of the present invention.

Claims (10)

基板上に第1の層を形成し、前記第1の層上に光吸収層を形成し、
前記光吸収層に選択的にレーザビームを照射し、
前記レーザビームが照射された光吸収層の一部を除去して前記第1の層の一部を露出し、
前記露出された第1の層をエッチングして、第2の層を形成することを特徴とする半導体装置の作製方法。
Forming a first layer on the substrate, forming a light absorption layer on the first layer,
Selectively irradiating the light absorbing layer with a laser beam;
Removing a part of the light absorption layer irradiated with the laser beam to expose a part of the first layer;
A method for manufacturing a semiconductor device, wherein the exposed first layer is etched to form a second layer.
基板上に第1の層を形成し、前記第1の層上に光吸収層を形成し、
前記光吸収層に選択的にレーザビームを照射し、
前記レーザビームが照射された光吸収層の一部を除去して第1の膜厚の光吸収層及び前記第1の膜厚より薄い第2の膜厚の光吸収層を形成し、
前記第1の膜厚の光吸収層をマスクとして、前記光吸収層及び前記第1の層をエッチングして、第2の層を形成することを特徴とする半導体装置の作製方法。
Forming a first layer on the substrate, forming a light absorption layer on the first layer,
Selectively irradiating the light absorbing layer with a laser beam;
Removing a part of the light absorption layer irradiated with the laser beam to form a light absorption layer having a first thickness and a light absorption layer having a second thickness smaller than the first thickness;
A method for manufacturing a semiconductor device, wherein the second layer is formed by etching the light absorption layer and the first layer using the light absorption layer having the first thickness as a mask.
請求項1または2において、前記第2の層はエッチングされた光吸収層及び前記第1の層の積層であることを特徴とする半導体装置の作製方法。 3. The method for manufacturing a semiconductor device according to claim 1, wherein the second layer is a stacked layer of an etched light absorption layer and the first layer. 請求項1乃至3のいずれか一項において、前記エッチングはウェットエッチングであることを特徴とする半導体装置の作製方法。   4. The method for manufacturing a semiconductor device according to claim 1, wherein the etching is wet etching. 5. 請求項1乃至3のいずれか一項において、前記エッチングはドライエッチングであることを特徴とする半導体装置の作製方法。 4. The method for manufacturing a semiconductor device according to claim 1, wherein the etching is dry etching. 5. 請求項1乃至5のいずれか一項において、前記第2の層を形成した後、前記第2の層の光吸収層を除去することを特徴とする半導体装置の作製方法。   6. The method for manufacturing a semiconductor device according to claim 1, wherein after the second layer is formed, the light absorption layer of the second layer is removed. 請求項1乃至6のいずれか一項において、前記レーザビームは矩形状であることを特徴とする半導体装置の作製方法。   7. The method for manufacturing a semiconductor device according to claim 1, wherein the laser beam has a rectangular shape. 請求項1乃至6のいずれか一項において、前記レーザビームは線状であることを特徴とする半導体装置の作製方法。   The method for manufacturing a semiconductor device according to claim 1, wherein the laser beam is linear. 請求項1乃至8のいずれか一項において、前記レーザビームは、レーザ照射装置から照射されることを特徴とする半導体装置の作製方法。   9. The method for manufacturing a semiconductor device according to claim 1, wherein the laser beam is emitted from a laser irradiation apparatus. 請求項1乃至9のいずれか一項において、前記レーザ照射装置は、電気光学素子を有し、前記電気光学素子は制御装置に接続されていることを特徴とする半導体装置の作製方法。   10. The method for manufacturing a semiconductor device according to claim 1, wherein the laser irradiation apparatus includes an electro-optic element, and the electro-optic element is connected to a control device.
JP2006229111A 2006-08-25 2006-08-25 Method for manufacturing semiconductor device Expired - Fee Related JP5314842B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006229111A JP5314842B2 (en) 2006-08-25 2006-08-25 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006229111A JP5314842B2 (en) 2006-08-25 2006-08-25 Method for manufacturing semiconductor device

Publications (3)

Publication Number Publication Date
JP2008053526A true JP2008053526A (en) 2008-03-06
JP2008053526A5 JP2008053526A5 (en) 2009-09-03
JP5314842B2 JP5314842B2 (en) 2013-10-16

Family

ID=39237274

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006229111A Expired - Fee Related JP5314842B2 (en) 2006-08-25 2006-08-25 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP5314842B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007122027A (en) * 2005-09-28 2007-05-17 Semiconductor Energy Lab Co Ltd Laser processing apparatus, exposure apparatus and exposure method
GB2466083A (en) * 2008-12-11 2010-06-16 Korea Mach & Materials Inst Method for producing multilayer devices and/or thin film transistors
US8754350B2 (en) 2005-09-28 2014-06-17 Semiconductor Energy Laboratory Co., Ltd. Laser processing apparatus, exposure apparatus and exposure method
WO2019198181A1 (en) * 2018-04-11 2019-10-17 堺ディスプレイプロダクト株式会社 Organic el display device and manufacturing method for organic el display device

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5119975A (en) * 1974-08-12 1976-02-17 Fujitsu Ltd Kibanjoheno pataanno sentakukeiseiho
JPS53117428A (en) * 1977-03-23 1978-10-13 Mitsubishi Electric Corp Recording method for information signal
JPS5739534A (en) * 1980-08-21 1982-03-04 Seiko Epson Corp Manufacture of semiconductor device
JPS5848920A (en) * 1981-09-18 1983-03-23 Hitachi Ltd Preparation of semiconductor device
JPH06140422A (en) * 1992-10-26 1994-05-20 Sony Corp Manufacture of field-effect transistor
JPH0829986A (en) * 1994-07-13 1996-02-02 Hitachi Ltd Pattern forming method
JPH1018059A (en) * 1996-07-05 1998-01-20 Dainippon Ink & Chem Inc Resist material for excimer laser ablation
JP2000349301A (en) * 1999-04-01 2000-12-15 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacture
JP2003115449A (en) * 2001-02-15 2003-04-18 Nsk Ltd Projection aligner
JP2004221562A (en) * 2002-12-26 2004-08-05 Konica Minolta Holdings Inc Process for fabricating organic thin film transistor element, organic thin film transistor element fabricated by that process, and organic thin film transistor element sheet
JP2005156999A (en) * 2003-11-26 2005-06-16 Sekisui Chem Co Ltd Pattern forming method
JP2005167229A (en) * 2003-11-14 2005-06-23 Semiconductor Energy Lab Co Ltd Light-emitting device and its manufacturing method
JP2005244185A (en) * 2004-01-26 2005-09-08 Semiconductor Energy Lab Co Ltd Display device, its manufacturing method and television receiver
JP2006049847A (en) * 2004-06-28 2006-02-16 Semiconductor Energy Lab Co Ltd Methods for manufacturing wiring substrate, thin film transistor, display device and television device
JP2006100810A (en) * 2004-08-31 2006-04-13 Semiconductor Energy Lab Co Ltd Semiconductor device manufacturing method
JP2006135289A (en) * 2004-11-05 2006-05-25 Lg Phillips Lcd Co Ltd Thin film etching method and method of fabricating liquid crystal display device using the same

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5119975A (en) * 1974-08-12 1976-02-17 Fujitsu Ltd Kibanjoheno pataanno sentakukeiseiho
JPS53117428A (en) * 1977-03-23 1978-10-13 Mitsubishi Electric Corp Recording method for information signal
JPS5739534A (en) * 1980-08-21 1982-03-04 Seiko Epson Corp Manufacture of semiconductor device
JPS5848920A (en) * 1981-09-18 1983-03-23 Hitachi Ltd Preparation of semiconductor device
JPH06140422A (en) * 1992-10-26 1994-05-20 Sony Corp Manufacture of field-effect transistor
JPH0829986A (en) * 1994-07-13 1996-02-02 Hitachi Ltd Pattern forming method
JPH1018059A (en) * 1996-07-05 1998-01-20 Dainippon Ink & Chem Inc Resist material for excimer laser ablation
JP2000349301A (en) * 1999-04-01 2000-12-15 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacture
JP2003115449A (en) * 2001-02-15 2003-04-18 Nsk Ltd Projection aligner
JP2004221562A (en) * 2002-12-26 2004-08-05 Konica Minolta Holdings Inc Process for fabricating organic thin film transistor element, organic thin film transistor element fabricated by that process, and organic thin film transistor element sheet
JP2005167229A (en) * 2003-11-14 2005-06-23 Semiconductor Energy Lab Co Ltd Light-emitting device and its manufacturing method
JP2005156999A (en) * 2003-11-26 2005-06-16 Sekisui Chem Co Ltd Pattern forming method
JP2005244185A (en) * 2004-01-26 2005-09-08 Semiconductor Energy Lab Co Ltd Display device, its manufacturing method and television receiver
JP2006049847A (en) * 2004-06-28 2006-02-16 Semiconductor Energy Lab Co Ltd Methods for manufacturing wiring substrate, thin film transistor, display device and television device
JP2006100810A (en) * 2004-08-31 2006-04-13 Semiconductor Energy Lab Co Ltd Semiconductor device manufacturing method
JP2006135289A (en) * 2004-11-05 2006-05-25 Lg Phillips Lcd Co Ltd Thin film etching method and method of fabricating liquid crystal display device using the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007122027A (en) * 2005-09-28 2007-05-17 Semiconductor Energy Lab Co Ltd Laser processing apparatus, exposure apparatus and exposure method
US8754350B2 (en) 2005-09-28 2014-06-17 Semiconductor Energy Laboratory Co., Ltd. Laser processing apparatus, exposure apparatus and exposure method
GB2466083A (en) * 2008-12-11 2010-06-16 Korea Mach & Materials Inst Method for producing multilayer devices and/or thin film transistors
GB2466083B (en) * 2008-12-11 2011-08-17 Korea Mach & Materials Inst Methods to make fine patterns by exploiting difference of threshold laser fluence of materials and TFT fabrication methods using the same
WO2019198181A1 (en) * 2018-04-11 2019-10-17 堺ディスプレイプロダクト株式会社 Organic el display device and manufacturing method for organic el display device
JP6603831B1 (en) * 2018-04-11 2019-11-06 堺ディスプレイプロダクト株式会社 Organic EL display device and method of manufacturing organic EL display device
US10964767B2 (en) 2018-04-11 2021-03-30 Sakai Display Products Corporation Organic EL display device and manufacturing method for organic EL display device

Also Published As

Publication number Publication date
JP5314842B2 (en) 2013-10-16

Similar Documents

Publication Publication Date Title
KR101471822B1 (en) Method for manufacturing semiconductor device
US7867907B2 (en) Method for manufacturing semiconductor device
US8703579B2 (en) Method of manufacturing semiconductor device
JP5205042B2 (en) Method for manufacturing semiconductor device
JP5216276B2 (en) Method for manufacturing semiconductor device
JP5628949B2 (en) Method for manufacturing semiconductor device
JP4919738B2 (en) Method for manufacturing semiconductor device
US7732351B2 (en) Manufacturing method of semiconductor device and laser processing apparatus
JP5314857B2 (en) Method for manufacturing semiconductor device
JP5227563B2 (en) Method for manufacturing semiconductor device
JP4954836B2 (en) Method for manufacturing semiconductor device
JP5030535B2 (en) Method for manufacturing semiconductor device
JP5314842B2 (en) Method for manufacturing semiconductor device
JP5276811B2 (en) Method for manufacturing semiconductor device
JP2008176095A (en) Method for forming pattern and method for manufacturing thin film transistor
JP5409759B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090714

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130708

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5314842

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees