JP2008053444A - セラミック基板の製造方法とそれを用いた電子回路モジュール - Google Patents

セラミック基板の製造方法とそれを用いた電子回路モジュール Download PDF

Info

Publication number
JP2008053444A
JP2008053444A JP2006227995A JP2006227995A JP2008053444A JP 2008053444 A JP2008053444 A JP 2008053444A JP 2006227995 A JP2006227995 A JP 2006227995A JP 2006227995 A JP2006227995 A JP 2006227995A JP 2008053444 A JP2008053444 A JP 2008053444A
Authority
JP
Japan
Prior art keywords
hole
ceramic
substrate
ceramic substrate
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006227995A
Other languages
English (en)
Other versions
JP4677383B2 (ja
Inventor
Kunio Kosaka
邦男 小坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2006227995A priority Critical patent/JP4677383B2/ja
Publication of JP2008053444A publication Critical patent/JP2008053444A/ja
Application granted granted Critical
Publication of JP4677383B2 publication Critical patent/JP4677383B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】スルーホール導体を分割溝近傍に設けてもセラミック集合基板を所望形状に分割できて個片化した基板の小型化が促進しやすいセラミック基板の製造方法と、そのようなセラミック基板を用いた電子回路モジュールを提供すること。
【解決手段】セラミック基板の製造時に、スルーホール形成箇所の下穴8に導電ペースト9を充填させた複数枚のグリーンシート7と、該形成箇所に下穴8の存しない複数枚のグリーンシート7とを積層・圧着して多層グリーンシート10を得た後、該形成箇所に貫通穴5を形成する。これを焼成後に分割して得られるセラミック基板には、所定の深さまで電極部4が存し、そこから先は貫通穴5のみという構造のスルーホールが設けられることになる。このスルーホールは電極材料が少な駈くセラミック集合基板の分割溝近傍に位置させても分割不良を起こしにくいため、セラミック基板の外周面近傍にスルーホールを位置させることができる。
【選択図】図2

Description

本発明は、多層構造のセラミック集合基板から多数個取りされるセラミック基板の製造方法と、このようなセラミック基板を備えた電子回路モジュールとに関する。
多層構造のセラミック基板には、チップ部品等が搭載される主面だけでなく、内部の層間にも配線導体やグラウンド導体が形成されており、主面と層間や異なる層間どうしはビアホール導体によって電気的に接続されている。また、高周波回路に組み込まれる電子回路モジュールにこの種のセラミック基板が用いられる場合には、セラミック基板に板金製のシールドケースを取り付けて主面上のチップ部品等を電磁的にシールドすることが多い。その場合、シールドケースの隅部に形成された複数の脚片を、セラミック基板を貫通する各スルーホール内へ挿入して半田接合するという取付構造が一般的であり、主面上でシールドケースがチップ部品の実装領域を覆っていることから、該脚片が挿入されるスルーホールは通常セラミック基板の外周部に配設されている。
このような多層構造のセラミック基板を製造する際には、まず、複数枚のセラミックグリーンシートを積層・圧着して多層化した後、その主面に分割溝を格子状に刻設する。次に、この多層化したグリーンシートを焼成してセラミック集合基板(大判基板)となし、このセラミック集合基板を分割溝に沿って分割して多数のセラミック基板に個片化するようになっている(例えば、特許文献1参照)。
そして、個片化されたセラミック基板がスルーホールを有する場合、従来、そのスルーホールは以下のような手順で形成されていた。すなわち、セラミック集合基板の各層となるセラミックグリーンシートに対して、スルーホール形成箇所に下穴を穿設して該下穴に導電ペースト(電極ペースト)を充填しておく。次に、複数数のグリーンシートを積層・圧着して多層化した後、この多層グリーンシートに対して前記下穴よりも小径な貫通穴を前記導電ペースト充填部に穿設する。この後、多層グリーンシートを焼成すると、前記貫通穴を包囲する円筒状のスルーホール導体(電極部)が得られる。
特開2001−251024号公報(第2頁、図10)
ところで、前述した多層構造のセラミック基板の小型化が促進されると、その主面上でシールドケースに覆われるチップ部品の実装領域が確保しにくくなるため、この種のセラミック基板にあっては、主面の最外周部まで実装領域が広げられるような配置でシールドケースを取り付けるという要望が高まっている。具体的には、シールドケースの各脚片をセラミック基板の外周面近傍のスルーホールに取り付けることによって、主面と略同等の大きさの実装領域を確保することが可能となる。しかしながら、スルーホール導体となる銀等の電極材料は周囲のグリーンシート中に拡散してセラミック集合基板の機械的強度を局部的に低下させるという性質を有するため、セラミック集合基板の分割溝に近接させてスルーホールが設けてあると、分割工程でセラミック集合基板がスルーホール近傍の分割溝に沿って正しく分割されないという分割不良が起こりやすくなる。すなわち、セラミック集合基板の分割端面に相当する個々のセラミック基板の外周面がスルーホール近傍で不規則な形状になりやすいため、製造歩留まりの悪化が避け難くなる。
なお、セラミック集合基板の分割溝に跨ってスルーホールを形成しておけば、個片化したセラミック基板の外周面にスルーホールを2等分あるいは4等分した非円筒形状のスルーホール導体(電極部)を露出させることはできるが、分割工程で円筒状電極を分割すると破断面に多くのバリが生じてしまうため、かかる手法を採用することは好ましくない。
本発明は、このような従来技術の実情に鑑みてなされたもので、その第1の目的は、スルーホールを分割溝近傍に設けてもセラミック集合基板を所望形状に分割できて個片化した基板の小型化が促進しやすいセラミック基板の製造方法を提供することにある。また、本発明の第2の目的は、シールドケースの隅部に形成した複数の脚片をセラミック基板の外周面近傍に取り付けても製造歩留まりが良好な電子回路モジュールを提供することにある。
上記の第1の目的を達成するために、本発明によるセラミック基板の製造方法では、セラミックグリーンシートに第1の穴を穿設して該第1の穴に導電ペーストを充填する電極材料充填工程と、前記電極材料充填工程を経た複数枚のセラミックグリーンシートと該充填工程を経ない複数枚のセラミックグリーンシートとを積層して圧着することにより多層グリーンシートを得る積層圧着工程と、前記第1の穴の中央部に前記多層グリーンシートを貫通する第2の穴を穿設して前記導電ペーストを円筒状の電極部となすスルーホール形成工程と、前記多層グリーンシートの主面に分割溝を形成する分割溝形成工程と、前記スルーホール形成工程および前記分割溝形成工程の後に前記多層グリーンシートを焼成してセラミック集合基板となす焼成工程と、前記焼成工程後に前記セラミック集合基板を分割して多数のセラミック基板に個片化する分割工程とを備えた構成にした。
このように一方の主面から所定の深さまでは電極部(スルーホール導体)が設けられているが、そこから他方の主面までは電極部が省略されているという構造のスルーホールは、製造過程で周囲へ拡散する電極材料の量が少ないため、分割溝とスルーホールとを近接させたセラミック集合基板を製造したときに、その機械的強度が分割溝近傍で不所望に低下する虞がほとんどなくなる。つまり、分割溝近傍にスルーホールを有するセラミック集合基板の分割工程で、スルーホール近傍においても分割不良が回避できるようになって、外周面近傍にスルーホールを有する小型化に好適なセラミック基板が良好な歩留まりで製造できるようになる。また、このスルーホールに取付部材の金属片(シールドケースの脚片等)を取り付ける際には、該金属片を前記一方の主面側から該スルーホール内へ挿入すれば、該スルーホールの電極部に該金属片を確実に半田接合させることができる。
上記の製造方法において、分割溝形成工程では少なくとも電極部が露出する側の主面に前記分割溝を形成し、かつ、焼成後の分割工程では、分割溝に第1の治具を挿入すると共に、反対側の主面で分割溝と対応する箇所を挟んで位置する2箇所に第2の治具を当接させ、これら第1および第2の治具によってセラミック集合基板を板厚方向に加圧するという手法でブレイク作業を行うことが好ましい。こうすると、分割工程のセラミック集合基板は第2の治具を当接させた主面側からクラックを生じることになるが、分割溝近傍に位置するスルーホールには該主面側に電極部が設けられていないため、クラック発生箇所の機械的強度がスルーホールの影響で低下する可能性は小さく、それゆえブレイク作業時にセラミック集合基板の所定箇所にクラックを生じさせることができ、分割不良が一層回避しやすくなる。
また、上記の第2の目的を達成するために、本発明による電子回路モジュールでは、複数の脚片を有する板金製のシールドケースと、前記脚片が挿入されるスルーホールを外周面近傍に配設した多層構造のセラミック基板とを備え、前記スルーホールは、前記セラミック基板の前記シールドケースが配置される側の主面から所定の深さまでは貫通穴が円筒状の電極部に包囲され、かつ、前記所定の深さから他側の主面までは貫通穴のみで電極部が存しない構造になっていて、前記脚片が前記スルーホール内の途中まで挿入された状態で前記電極部に半田接合されるように構成した。
このようにシールドケースの脚片がセラミック基板の外周面近傍に取り付けられていると、セラミック基板の主面上のほぼ全領域をシールドケースで覆うことができるため小型化に好適である。また、シールドケース取付用のスルーホールが、シールドケースが配置される側の主面から所定の深さまでは円筒状の電極部(スルーホール導体)が設けられ、そこから他側の主面までは貫通穴のみで電極部が存しないという構造にしてあると、セラミック基板の製造過程でスルーホールの周囲へ拡散する電極材料の量を減らすことができるため、セラミック集合基板の機械的強度がスルーホールの周囲でもさほど低下しなくなって、スルーホール近傍においても分割不良を招来する虞がなくなる。それゆえ、小型化に好適なセラミック基板が良好な歩留まりで製造できるようになる。また、シールドケースの脚片はスルーホール内の途中までしか挿入されないので、スルーホールに脚片が挿入される深さ付近まで電極部を設けておけば、脚片に対する半田接合強度は十分に確保できる。
本発明によるセラミック基板の製造方法は、一方の主面から所定の深さまでは電極部(スルーホール導体)が存し、そこから他方の主面までは電極部が存しないという構造のスルーホールを形成するものであり、該スルーホールは製造過程で周囲へ拡散する電極材料の量が少ないため、分割溝とスルーホールとを近接させたセラミック集合基板を製造したときに、その機械的強度が分割溝近傍で不所望に低下する虞がほとんどなくなる。つまり、分割溝近傍にスルーホールを有するセラミック集合基板の分割工程で、スルーホール近傍においても分割不良が回避できるようになって、外周面近傍にスルーホールを有する小型化に好適なセラミック基板が良好な歩留まりで製造できるようになる。また、このスルーホールに取付部材の金属片(シールドケースの脚片等)を取り付ける際には、該金属片を前記一方の主面側からスルーホール内へ挿入すれば、スルーホールの電極部に該金属片を確実に半田接合させることができる。
また、本発明の電子回路モジュールは、シールドケースの隅部に形成された複数の脚片がセラミック基板の外周面近傍に取り付けられているため、該セラミック基板の主面上のほぼ全領域をシールドケースで覆うことができて小型化に好適である。しかも、シールドケース取付用のスルーホールが、シールドケースが配置される側の主面から所定の深さまでは円筒状の電極部(スルーホール導体)が設けられ、そこから他側の主面までは貫通穴のみで電極部が存しないという構造にしてあるため、セラミック基板の製造過程で上記の如くスルーホール近傍においても分割不良を招来する虞がなくなって、小型化に好適なセラミック基板が良好な歩留まりで製造できるようになる。また、シールドケースの脚片はスルーホール内の途中までしか挿入されないので、スルーホールに脚片が挿入される深さ付近まで電極部を設けておけば、脚片に対する半田接合強度は十分に確保できる。
発明の実施の形態を図面を参照して説明すると、図1は本発明の実施形態例に係る電子回路モジュールの平面図、図2は該電子回路モジュールのセラミック基板の製造工程を示す説明図、図3は該セラミック基板に個片化する前のセラミック集合基板を示す平面図、図4は該セラミック基板のスルーホールに対するシールドケースの脚片の取付構造を示す説明図、図5は該脚片の半田接合状態を示す要部断面図、図6は該セラミック集合基板を該セラミック基板に個片化するブレイク作業を示す説明図である。
図1に示す電子回路モジュールは、多層構造のセラミック基板1と、セラミック基板1の主面1aに実装された図示せぬチップ部品と、主面1aを覆うようにセラミック基板1に取り付けられた板金製のシールドケース2とによって主に構成されている。セラミック基板1には主面1aや内部の層間に図示せぬ配線導体やグラウンド導体等が形成されており、主面1aと層間や異なる層間どうしは図示せぬビアホール導体によって電気的に接続されている。このセラミック基板1は後述するセラミック集合基板(LTCC基板)14を分割して個片化されたものであり、セラミック基板1の平面視形状は方形である。そして、セラミック基板1の四隅のうち対角位置にある2箇所の隅部にスルーホール3が配設されており、各スルーホール3には円筒状の電極部(スルーホール導体)4が板厚方向の途中まで形成されている。つまり、このスルーホール3は図5に示すように、主面1aから所定の深さまでは貫通穴5を包囲する円筒状の電極部4が設けられているが、そこから他側の主面1bまでは貫通穴5のみで電極部が存しないという構造になっている。
シールドケース2には四隅のうち対角位置にある2箇所に脚片21が設けられている。図4に示すように、この脚片21は主面1a側からスルーホール3の貫通穴5に挿入された後、図5に示すように、半田6によって脚片21と電極部4とが接合される。これにより、シールドケース2が主面1aの大部分を覆った状態でセラミック基板1に取り付けられるため、主面1a上のチップ部品等を電磁的にシールドすることができる。なお、シールドケース2の四隅全てに脚片21を設ける構成にしてもよく、その場合はセラミック基板1の四隅にスルーホール3を配設する必要がある。
セラミック基板1の製造方法を図2と図3を用いて説明すると、まず、図2(a)に示すように、低温焼結セラミック材料を含むセラミックグリーンシート7を用意する。そして、このグリーンシート7のスルーホール形成箇所やビアホール形成箇所にそれぞれ所定の大きさの穴を穿設する。その際、図2(b)に示すように、特定のグリーンシート7のスルーホール形成箇所には前記貫通穴5よりも大径な下穴8を穿設しておくが、別のグリーンシート7のスルーホール形成箇所には下穴8を形成しない。次に、これらグリーンシート7に対して、図示せぬ配線導体やグラウンド導体およびビアホール導体となる導電ペーストを印刷する。また、スルーホール形成箇所に下穴8を有するグリーンシート7に対しては、図2(c)に示すように、電極用の導電ペースト9を印刷して下穴8に充填させる。
次に、図2(d)に示すように、スルーホール形成箇所の下穴8に導電ペースト9を充填させた複数枚(例えば3枚)のセラミックグリーンシート7と、スルーホール形成箇所に下穴8が形成されていない複数枚(例えば2枚)のセラミックグリーンシート7とを積層・圧着することにより、多層グリーンシート10を形成する。その際、各グリーンシート7はスルーホール形成箇所やビアホール形成箇所が合致するように位置合わせされる。次に、図2(e)に示すように、多層グリーンシート10のスルーホール形成箇所に下穴8よりも小径な貫通穴5を穿設するが、このとき、図示上側のグリーンシート7は、下穴8に充填されている導電ペースト9の中央部に貫通穴5が形成されるため、該導電ペースト9が円筒状に残存して電極部4となる。つまり、多層グリーンシート10の一方の主面10a側では貫通穴5が電極部4に包囲され、他方の主面10b側では貫通穴5の周囲に電極部(導電ペースト)が存しないという構造のスルーホール3が得られる。
次に、図2(f)に示すように、多層グリーンシート10の主面10aにブレード11によってV溝加工を施し、該主面10aにV溝形状の分割溝12,13(図3参照)を互いに直交する2方向に沿って格子状に形成する。これら分割溝12,13によって、多層グリーンシート10の主面10aが各セラミック基板1に対応する多数の小区画に仕切られる。そして、図3に示すように、多層グリーンシート10を低温焼成してセラミック集合基板(LTCC基板)14となした後、このセラミック集合基板14の主面14aの各小区画に図示せぬチップ部品を実装すると共に、貫通穴5に挿入した脚片21を電極部4に半田接合させることによって各小区画にシールドケース2を取り付ける。
しかる後、セラミック集合基板14を分割溝12,13に沿って分割するというブレイク作業を行って、多数のセラミック基板1に個片化する。図6に示すように、かかるブレイク作業は、主面14a側において分割溝12(または13)に第1の分割用治具15を挿入すると共に、反対側の面(主面14b)において該分割溝12(または13)と対応する箇所を挟んで位置する2箇所に第2の分割用治具16を当接させ、これら第1および第2の分割用治具15,16によってセラミック集合基板14を板厚方向に加圧することにより行われる。そのため、分割工程のセラミック集合基板14は、スルーホール3の電極部4が存しない側である主面14b側からクラックを生じることになる。そして、かかるブレイク作業を行ってセラミック集合基板14を格子状に分割することにより、図1に示すような電子回路モジュールが一括して多数個取りできる。
このように本実施形態例に係るセラミック基板の製造方法では、分割溝12,13の近傍にスルーホール3を配設したセラミック集合基板14を分割してセラミック基板1に個片化しているが、このスルーホール3は、セラミック基板1の一方の主面1aから所定の深さまでは電極部4が設けられ、そこから他方の主面1bまでは貫通穴5のみで電極部が存しないという構造になっているため、製造過程で周囲へ拡散する電極材料の量が少なくなっている。それゆえ、分割溝12,13とスルーホール3とを近接させているセラミック集合基板14であっても、その機械的強度が分割溝12,13の近傍で不所望に低下する虞はほとんどない。つまり、セラミック集合基板14の分割工程でスルーホール3の近傍においても分割不良が回避できるようになるため、外周面近傍にスルーホール3を有する小型化に好適なセラミック基板1を良好な歩留まりで製造することができる。
また、このセラミック基板の製造方法では、焼成後の分割工程において、第1および第2の分割用治具15,16でセラミック集合基板14を板厚方向に加圧することによってブレイク作業を行うが、その際、セラミック集合基板14はスルーホール3の電極部4が存しない側である主面14b側からクラックを生じることになるので、クラック発生箇所の機械的強度がスルーホール3の影響で低下する可能性は低い。それゆえ、ブレイク作業時にセラミック集合基板14の所定箇所にクラックを生じさせることができ、この点からも分割不良が回避しやすくなっている。
また、本実施形態例に係る電子回路モジュールは、シールドケース2の隅部に設けられた複数の脚片21がセラミック基板1の外周面近傍のスルーホール3に取り付けられているため、主面1a上のほぼ全領域をシールドケース2で覆うことができて小型化に好適である。しかも、このスルーホール3は電極部4が主面1aから所定の深さまでしか存しないという構造にしてあるので、上記の如くセラミック基板1の製造過程で分割不良を招来する虞はなく、それゆえ良好な歩留まりで製造できる。なお、シールドケース2の脚片21はスルーホール3内の途中までしか挿入されないので、スルーホール3に脚片21が挿入される深さ付近まで電極部4を設けておけば、脚片21に対する半田接合強度は十分に確保できる。
なお、上記実施形態例では、分割溝12,13をセラミック集合基板14の主面14aのみに設けているが、他方の主面14bにも同様の分割溝を設けておけば、セラミック集合基板14が厚い場合などにも分割不良が回避しやすくなる。
本発明の実施形態例に係る電子回路モジュールの平面図である。 該電子回路モジュールのセラミック基板の製造工程を示す説明図である。 該セラミック基板に個片化する前のセラミック集合基板を示す平面図である。 該セラミック基板のスルーホールに対するシールドケースの脚片の取付構造を示す説明図である。 該脚片の半田接合状態を示す要部断面図である。 該セラミック集合基板を該セラミック基板に個片化するブレイク作業を示す説明図である。
符号の説明
1 セラミック基板
1a,10a,14a 主面
1b,10b,14b 主面
2 シールドケース
3 スルーホール
4 電極部(スルーホール導体)
5 貫通穴(第2の穴)
7 セラミックグリーンシート
8 下穴(第1の穴)
9 導電ペースト
10 多層グリーンシート
12,13 分割溝
14 セラミック集合基板
15 第1の分割用治具
16 第2の分割用治具
21 脚片

Claims (3)

  1. セラミックグリーンシートに第1の穴を穿設して該第1の穴に導電ペーストを充填する電極材料充填工程と、
    前記電極材料充填工程を経た複数枚のセラミックグリーンシートと該充填工程を経ない複数枚のセラミックグリーンシートとを積層して圧着することにより多層グリーンシートを得る積層圧着工程と、
    前記第1の穴の中央部に前記多層グリーンシートを貫通する第2の穴を穿設して前記導電ペーストを円筒状の電極部となすスルーホール形成工程と、
    前記多層グリーンシートの主面に分割溝を形成する分割溝形成工程と、
    前記スルーホール形成工程および前記分割溝形成工程の後に前記多層グリーンシートを焼成してセラミック集合基板となす焼成工程と、
    前記焼成工程後に前記セラミック集合基板を分割して多数のセラミック基板に個片化する分割工程と、
    を備えたことを特徴とするセラミック基板の製造方法。
  2. 請求項1の記載において、前記分割溝形成工程では少なくとも前記電極部が露出する側の主面に前記分割溝を形成し、かつ、前記分割工程では、前記分割溝に第1の治具を挿入すると共に、反対側の主面で前記分割溝と対応する箇所を挟んで位置する2箇所に第2の治具を当接させ、これら第1および第2の治具によって前記セラミック集合基板を板厚方向に加圧することを特徴とするセラミック基板の製造方法。
  3. 複数の脚片を有する板金製のシールドケースと、前記脚片が挿入されるスルーホールを外周面近傍に配設した多層構造のセラミック基板とを備え、
    前記スルーホールは、前記セラミック基板の前記シールドケースが配置される側の主面から所定の深さまでは貫通穴が円筒状の電極部に包囲され、かつ、前記所定の深さから他側の主面までは貫通穴のみで電極部が存しない構造になっていて、前記脚片が前記スルーホール内の途中まで挿入された状態で前記電極部に半田接合されていることを特徴とする電子回路モジュール。
JP2006227995A 2006-08-24 2006-08-24 セラミック基板の製造方法 Expired - Fee Related JP4677383B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006227995A JP4677383B2 (ja) 2006-08-24 2006-08-24 セラミック基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006227995A JP4677383B2 (ja) 2006-08-24 2006-08-24 セラミック基板の製造方法

Publications (2)

Publication Number Publication Date
JP2008053444A true JP2008053444A (ja) 2008-03-06
JP4677383B2 JP4677383B2 (ja) 2011-04-27

Family

ID=39237211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006227995A Expired - Fee Related JP4677383B2 (ja) 2006-08-24 2006-08-24 セラミック基板の製造方法

Country Status (1)

Country Link
JP (1) JP4677383B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009231479A (ja) * 2008-03-21 2009-10-08 Alps Electric Co Ltd セラミック多層配線板およびその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6478000A (en) * 1987-09-18 1989-03-23 Matsushita Electric Ind Co Ltd Shield-case attaching device
JPH0832236A (ja) * 1994-07-13 1996-02-02 Nec Corp 多層セラミック基板
JP2004207592A (ja) * 2002-12-26 2004-07-22 Murata Mfg Co Ltd 多層セラミック基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6478000A (en) * 1987-09-18 1989-03-23 Matsushita Electric Ind Co Ltd Shield-case attaching device
JPH0832236A (ja) * 1994-07-13 1996-02-02 Nec Corp 多層セラミック基板
JP2004207592A (ja) * 2002-12-26 2004-07-22 Murata Mfg Co Ltd 多層セラミック基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009231479A (ja) * 2008-03-21 2009-10-08 Alps Electric Co Ltd セラミック多層配線板およびその製造方法

Also Published As

Publication number Publication date
JP4677383B2 (ja) 2011-04-27

Similar Documents

Publication Publication Date Title
JP4748161B2 (ja) 多層配線基板及びその製造方法
WO2012046829A1 (ja) 部品内蔵基板およびその製造方法
JP4337950B2 (ja) 回路基板の製造方法
US9480172B2 (en) Method for producing a printed circuit board consisting of at least two printed circuit board regions, and printed circuit board
JP5100989B2 (ja) 部品内蔵配線板
JP2007073866A (ja) 部品内蔵配線板
JP2007095927A (ja) 配線基板およびその製造方法
TWI622332B (zh) 軟硬複合線路板
KR20110066044A (ko) 다층인쇄회로기판 및 그 제조방법
JP2006324568A (ja) 多層モジュールとその製造方法
JP4265607B2 (ja) 積層型電子部品および積層型電子部品の実装構造
JP4965237B2 (ja) 配線基板内蔵用コンデンサ及び配線基板
JP2007150313A (ja) ペーストバンプを用いたコア基板、多層印刷回路基板及びコア基板の製造方法
JP2011044681A (ja) セラミック基板及びその製造方法
JP2008153441A (ja) 配線基板およびその製造方法
TWI599290B (zh) 具有內埋元件的電路板及其製作方法
JP2007173626A (ja) コンデンサの製造方法及びコンデンサ
JP4677383B2 (ja) セラミック基板の製造方法
JP2007251017A (ja) 配線基板および多数個取り配線基板ならびにその製造方法
JP2007049099A (ja) セラミック電子部品およびその製造方法
JP4677382B2 (ja) セラミック基板の製造方法
JP2005223225A (ja) 複合多層基板及びその製造方法
CN110505758B (zh) 电路板结构及其制造方法
KR100900671B1 (ko) 다층 배선 기판에 사용되는 도전성 비아 형성 방법
JP5831984B2 (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110131

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140204

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4677383

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees