JP2008041833A - プレーナインダクタの製造方法及び検査方法 - Google Patents

Abstract

【課題】所定のインダクス値を設計通りに得ることができ、製造歩留まりの高いプレーナインダクタの製造方法を提供する。
【解決手段】平面コイルの両面に絶縁性磁性膜が形成されて成るプレーナインダクタを製造する方法において、平面コイルの両面にそれぞれ絶縁性磁性膜を形成した後に、プレーナインダクタのインダクタンス値を測定する工程を行い、測定の結果、所定の範囲外のインダクタンス値であった場合には、さらに絶縁性磁性膜の膜厚を増加又は減少させる工程を行うことによってプレーナインダクタを製造する。
【選択図】図１１

Description

本発明は、電源用チョークコイルやトランスに利用されるプレーナインダクタの製造方法及び検査方法に関する。

近年、携帯電話やＰＤＡ（personal digital assistant 個人向携帯情報通信）機器等、電池で駆動される携帯機器の利用が進んでいる。これらの携帯機器に対しては、従来からさらなる小型化・軽量化の要求がある。
最近はこれに加えて、マルチメディア化への対応、すなわち、通信機能や表示機能の充実、あるいは画像データを含んだ大量情報の高速処理化などの高機能化が求められている。これに伴い、電池からの単一電圧を、ＣＰＵ、ＬＣＤモジュール、通信用パワーアンプなどの様々な搭載デバイスが必要とする各々の電圧レベルに変換できる電源の需要が増加していた。
そこで、携帯機器の小型・軽量化と高機能化を両立させるために、電源に搭載されるトランス、インダクタなどの磁気素子の小型・薄型化を進めることが重要な課題となっている。

このような状況の下で、従来、小型携帯機器に対して焼結フェライトコアにコイルを巻いたトランスやインダクタが搭載されてきた。しかし、これらは薄型化が困難で電源の薄型化を阻害してきた。
そこで、さらなる小型・薄型化のため、Ｓｉ基板上に金属磁性層膜／絶縁層／平面コイル層／絶縁層／金属磁性層膜で構成されたプレーナインダクタが提案されている（例えば、非特許文献１、特許文献１参照）。

しかし、これらのプレーナインダクタは製造コストと特性の面から問題がある。すなわち、プレーナインダクタは、６〜７μｍの金属磁性膜をスパッタ法などで成膜することと、金属磁性膜と平面コイルの間に絶縁層を形成する必要があることで、従来の磁気素子に対して、コストアップが避けられない。

また、プレーナインダクタはＭＨｚ帯域の周波数で駆動されるため、電気的に導体である金属磁性膜内部での渦電流の発生により鉄損が増大する。また、上下金属磁性膜がわずかな非磁性空間を介して対峙しているため、垂直交番磁束が平面コイルに鎖交し、渦電流が発生することでの損失が増大するという問題がある。

そこで、金属磁性膜と同一の平面に高抵抗領域を形成して渦電流を細分化することにより、金属磁性膜内部での渦電流の発生による鉄損を抑えたプレーナインダクタや、平面コイル導体を複数に分割することによって、垂直交番磁束と平面コイルとの鎖交による渦電流の発生を抑えたプレーナインダクタが提案されている（例えば、特許文献２、特許文献３参照）。

また、金属磁性膜の代わりに絶縁性磁性膜を用いたプレーナインダクタを用いることが提案されている（例えば、特許文献４参照）。
このプレーナインダクタは、まず、絶縁性磁性粉末とバインダとを混合した磁気ペーストをＳｉ基板上に印刷、焼成することによって高抵抗の絶縁性磁性膜を形成する。そして、この絶縁性磁性膜上にコイルパターンをめっき法などで形成した後、このコイルパターンを覆うように絶縁性磁性膜を成膜してプレーナインダクタを構成している。

日本応用磁気学会誌２０（１９９６）９２２頁 特開平４−３６３００６号公報 特開平６−７７０５５号公報 特開平９−１３４８２０号公報 特開平１１−２６２３９号公報

しかしながら、従来用いられている方法によってプレーナインダクタを作製した場合には、絶縁性磁性膜を均一に精度よく成膜することができなかった。

また、絶縁性磁性膜を用いたプレーナインダクタでは、絶縁性磁性膜の磁性特性が変動するとプレーナインダクタの特性も変動してしまう。さらに、絶縁性磁性膜の磁性特性は、膜厚によっても変化してしまう。
このため、プレーナインダクタを作製する際に、絶縁性磁性膜を成膜した際の膜厚が不均一であると、絶縁性磁性膜の磁性特性が変動し、プレーナインダクタの特性が変動してしまう。

従って、従来の方法によって絶縁性磁性膜を形成した場合は、絶縁性磁性膜の厚さにばらつきができてしまうため、製造したプレーナインダクタのインダクタンス値を設計通りに得ることができず、歩留まりが低下し、コストアップの要因となっていた。

上述した問題の解決のため、本発明においては、設計通りのインダクタンス値を得ることを可能にするプレーナインダクタの製造方法及び検査方法を提供するものである。

本発明のプレーナインダクタの製造方法は、平面コイルの両面に絶縁性磁性膜が形成されて成るプレーナインダクタを製造する方法であって、平面コイルの両面にそれぞれ絶縁性磁性膜を形成した後に、プレーナインダクタのインダクタンス値を測定する工程を行い、測定の結果、所定の範囲外のインダクタンス値であった場合には、さらに絶縁性磁性膜の膜厚を増加又は減少させる工程を行うことを特徴とする。

上述の本発明の製造方法によれば、プレーナインダクタを製造する際、製造したプレーナインダクタのインダクタンス値を測定して、測定した値が所定の値でない場合に、絶縁性磁性膜の膜厚を調整する。このように、絶縁性磁性膜の膜厚を変えることにより、プレーナインダクタを形成する絶縁性磁性膜の磁化特性を変化させて、プレーナインダクタのインダクタンス値を調整することができる。
このため、製造したプレーナインダクタのインダクタンス値が、所定の値ではない場合においても、この工程において、絶縁性磁性膜の膜厚を調整することによってインダクタンス値を所定の値に修正することができる。

また、本発明の検査方法は、平面コイルの両面に絶縁性磁性膜が形成されて成るプレーナインダクタを検査する方法であって、平面コイルの両面にそれぞれ絶縁性磁性膜を形成した後に、プレーナインダクタのインダクタンス値を測定することを特徴とする。

上述の検査方法によれば、絶縁性磁性膜を形成した後のプレーナインダクタのインダクタンス値を計測し、プレーナインダクタの特性を検査することにより、製造したプレーナインダクタの合否を判定することができる。これにより、所望のインダクタンス値のプレーナインダクタの有無が分かる。そして、所定のインダクタンス値が得られていない場合には、例えばその差異に応じて、インダクタンス値を所定の数値に合うように絶縁性磁性膜の膜厚を増減させることによって、インダクタンス値を調整することによって、所定のインダクタンス値とすることが可能になる。

本発明によれば、製造工程において、一度作製したプレーナインダクタのインダクタンス値を測定した結果によって、絶縁性磁性膜の膜厚を調整し、プレーナインダクタのインダクタンス値を修正できる。このため、製造したプレーナインダクタの不良発生率を低下させることができ、製造歩留まりを向上させることができる。

本発明の具体的な実施の形態の説明に先立ち、本発明の概要について説明する。

プレーナインダクタは、例えば、図１４に示すように、平面コイル２２の両面を２枚の絶縁性磁性膜（上部フェライト磁性膜２３及び下部フェライト磁性膜２１）で挟むことよって構成されている。

図１４に示したプレーナインダクタを形成するためには、例えば、まず下部フェライト磁性膜２１を形成し、この形成したフェライト磁性膜上に平面コイル２２の導体パターンを形成する。
次に、下部フェライト磁性膜２１上に、この平面コイル２２の導体パターンを覆うように、かつ平面コイル２２の導体間を埋めるようにして上部フェライト磁性膜２３を成膜する。そして、上部フェライト磁性膜２３に、平面コイル２２の端部に設けられた電極を露出するための開口部２４を形成する。
このような方法により、平面コイル２２の両面を２枚の絶縁性磁性膜で挟んだ構成のプレーナインダクタが形成される。

このように、絶縁性磁性膜を用いてプレーナインダクタを形成することにより、従来のような金属磁性膜を用いた場合に比べ、平面コイルと金属磁性膜との間に絶縁性のフィルムを使用しないため、磁性層を形成するための空間を導体間に多く取ることができる。このため、プレーナインダクタのＬ値を大きくする事が可能であり、また、プレーナインダクタを小型化することが可能となる。

しかし、フェライト磁性膜は、上述のようなフェライト磁性膜を平面コイル２２の両面に形成する工程において、フェライト磁性膜の膜厚を精度よく形成することが困難であった。このため、所定のインダクタンス値（Ｌ値）が得られるようにプレーナインダクタを製造することが難しく、製造したプレーナインダクタを検査した結果、所定のＬ値が得られていない場合には不良品と判定される。この結果、不良品の発生率が高まり、製造歩留まりが悪化する要因となっている。

そこで、本発明では、平面コイルの両面にフェライト磁性膜を形成したプレーナインダクタにおいて、平面コイルの両面にフェライト磁性膜を形成して、作製したプレーナインダクタのＬ値を測定する。そして、この測定において所定のＬ値が得られなかった場合には、形成したフェライト磁性膜の膜厚を調整し、プレーナインダクタのＬ値を補正することができる。
従って、プレーナインダクタの不良品の発生率を低下させ、製造歩留まりを向上させることができる。

具体的には、プレーナインダクタの製造工程において、平面コイルの両面にフェライト磁性膜を形成した後、Ｌ値を測定する。この後、測定したＬ値が所定の数値を示す場合には、このプレーナインダクタを合格とする。
しかし、所定のＬ値と測定したＬ値との間に差がある場合には、形成したフェライト磁性膜の厚さを変えることによって、Ｌ値を調整する。
例えば、測定したＬ値が所定の数値よりも大きい場合には、フェライト磁性膜をエッチングして膜厚を減少させることによりＬ値を低下させることができる。また、測定したＬ値が所定の数値よりも小さい場合には、フェライト磁性膜をさらに成膜することによって膜厚を増加し、Ｌ値を増加させることができる。

このように、本発明の製造方法では、プレーナインダクタを製造する際に、形成したフェライト磁性膜を、Ｌ値が適正値となるように、成膜又はエッチングによって膜厚を増減する工程を設けることを特徴としている。これにより、製造工程でＬ値の不良による不具合をなくし、プレーナインダクタの製造効率を向上させることができる。

また、本発明の検査方法では、平面コイルの両面にそれぞれ絶縁性磁性膜を形成したプレーナインダクタを測定し、プレーナインダクタの特性を検査する。これにより、合否を判定することができ、所定のインダクタンス値が得られていない場合には、例えばその差異に応じて、インダクタンス値が所定の数値に合うように絶縁性磁性膜の膜厚を増減させる。これにより、製造したプレーナインダクタのインダクタンス値を、所定のインダクタンス値とすることが可能になる。

続いて、本発明の具体的な実施の形態について、図面を用いて説明する。

まず、本発明の方法にかかるプレーナインダクタの一形態の平面図を図１に示す。また、図１のプレーナインダクタのＡ−Ａ線断面図を図２に示す。

本形態のプレーナインダクタは、下部フェライト磁性膜１１上に、平面コイル１２、平面コイル１２の内側のコイル端部１４Ａ、外側の端部１４Ｂ、及びダミー外部電極１８が形成されている。
そして、このようなコイルパターンを有する下部フェライト磁性膜１１上に、コイル端部１４Ａ，１４Ｂ及びダミー外部電極１８に合わせた開口部を有する上部フェライト磁性膜１３が形成されている。
そして、上部フェライト磁性膜１３の開口部には、コイル端部１４Ａ，１４Ｂと接続するようにはんだバンプ１５Ａ，１５Ｂが形成され、また、ダミー外部電極１８と接続するようにはんだバンプ１９が形成されている。

なお、図１において、平面コイル１２、コイル端部１４Ａ，１４Ｂ及びダミー外部電極１８の一部は、図２に示したように下部フェライト磁性膜１１と上部フェライト磁性膜１３とに挟まれているため、本来は外部から見ることができない。しかし、図１では、プレーナインダクタの構成を説明するため、上部フェライト磁性膜１３の記載を省略している。

下部フェライト磁性膜１１は、電気的に絶縁性を示し、かつ強磁性を有する金属酸化物等により構成する。例えば、ＮｉＯ／ＺｎＯ／Ｆｅ_２Ｏ_３、ＮｉＯ／ＣｕＯ／Ｆｅ_２Ｏ_３、ＮｉＯ／ＺｎＯ／ＣｕＯ／Ｆｅ_２Ｏ_３等によって構成することができる。
また、上部フェライト磁性膜１３は、下部フェライト磁性膜１１と同様に、電気的に絶縁性を示す、強磁性を有する金属酸化物等により構成し、例えば、ＮｉＯ／ＺｎＯ／Ｆｅ_２Ｏ_３、ＮｉＯ／ＣｕＯ／Ｆｅ_２Ｏ_３、ＮｉＯ／ＺｎＯ／ＣｕＯ／Ｆｅ_２Ｏ_３等によって構成することができる。そして、下部フェライト磁性膜１１の構成と上部フェライト磁性膜１３の構成とは、同一であっても、異なっていてもよい。

平面コイル１２及びコイル端部１４Ａ，１４Ｂは、低抵抗の金属からなり、例えば、Ａｌ，Ｃｕ，Ａｕ，Ａｇ、又は、これらの合金を用いて構成することができる。
また、ダミー外部電極１８も、平面コイル１２と同様のもので構成することができる。

なお、プレーナインダクタの構成としては、外部電極はイン／アウトの２個あればよいため、ダミー外部電極１８は必ずしも設けなくともよい。
例えばフリップチップ実装を行う場合、２個の外部電極だけでは実装面が左右にぶれてしまうが、プレーナインダクタに少なくとも１つのダミー外部電極１８を設けることにより、電極が３個となるので実装面が安定し、フリップチップ実装を容易に行うことができる。

次に、本発明の製造方法の一実施の形態として、図１及び図２に示したプレーナインダクタの製造方法を、図面を用いて説明する。
なお、図３〜図１１は、図２と同様に図１のＡ−Ａ線断面図を基に示している。また、図３〜図１１では、コイル端部１４Ｂ、及びダミー外部電極１８が示されていないが、コイル端部１４Ａと同様に形成することができる。

まず、上述したＮｉＯ，ＺｎＯ，ＣｕＯ，Ｆｅ_２Ｏ_３等を混合したフェライト磁性体の粉末を、大気中で焼成することにより、下部フェライト磁性膜１１を形成する。
次に、下部フェライト磁性膜１１上に、図示しないが、めっきシード層としてＣｕ系材料を使用する場合には、例えば、Ｃｕ，Ｎｉ／Ｃｕ，Ｔｉ／Ｃｕ薄膜等を蒸着し、Ａｕ系材料の場合には、Ｔｉ／Ａｕ薄膜等を蒸着する。その後、平面コイル１２、コイル端部１４Ａ，１４Ｂ、及びダミー外部電極１８を形成する部分を除いてフォトレジストパターンを形成する。
次に、電気めっき法によりレジスト開口部に、低抵抗の金属、例えばＡｌ，Ｃｕ，Ａｕ，Ａｇ及びこれらの合金などを成膜する。
この後、フォトレジストを剥離し、さらに、レジストが被覆していた領域のめっきシード層をウェットエッチによって取り除くことで平面コイル１２と、コイル端部１４Ａ，１４Ｂ、及びダミー外部電極１８を形成する。
これにより、図３に示す、下部フェライト磁性膜１１上に、４ターンのスパイラルコイル形状の平面コイル１２の導体パターンを作製することができる。

次に、図４に示すように、導体パターンを形成した下部フェライト磁性膜１１上に、導体パターンを覆って、かつ導体間を埋めるように上部フェライト磁性膜１３を成膜する。
上部フェライト磁性膜１３は、上述したフェライト磁性粉を原材料としたエアロゾルディポジション法（ＡＤ法）や、エポキシ樹脂等のバインダにフェライト磁性粉を混合し、スクリーン印刷した後、熱処理することによって硬化させて、成膜することができる。

次に、図５に示すように、上部フェライト磁性膜１３を、レーザー加工等の方法によって開口し、コイル端部１４Ａ，１４Ｂ、及びダミー外部電極１８を露出する。
この露出させたコイル端部１４Ａ，１４Ｂは、プレーナインダクタの特性を測定するための電極となる。

次に、図６に示すように、上記測定用の電極であるコイル端部１４Ａ及び１４Ｂに測定用の針１７を針立てしてＬＣＲメーターによってＬ値を測定し、プレーナインダクタの特性を検査する。

このとき、測定したプレーナインダクタのＬ値が、所定の値である場合には、コイル端部１４Ａ，１４Ｂ、及びダミー外部電極１８に、例えば、５μｍのＮｉ膜と０．０１μｍのＡｕ膜をめっきによって成膜した後、このめっき膜の上にはんだバンプ１５Ａ，１５Ｂ，１９を形成する。これにより、平面コイル１２を下部フェライト磁性膜１１と上部フェライト磁性膜１３とで挟んだ構成のプレーナインダクタを作製することができる。

また、上述した検査において、測定したプレーナインダクタのＬ値が、所定の数値よりも大きい数値を示した場合には、上部フェライト磁性膜１３をエッチングして膜厚を減少させ、Ｌ値を低下させる。また、測定したプレーナインダクタのＬ値が、所定の数値よりも小さい場合には、上部フェライト磁性膜１３上に、さらにフェライト磁性膜１６を追加成膜することにより膜厚を増加して、Ｌ値を増加させる。

次に、上部フェライト磁性膜１３をエッチングした様子を、図７に示す。
図７において、上部フェライト磁性膜１３の図４で示した工程で成膜した膜厚を鎖線で表し、エッチングによって減少させた膜厚を実線で示す。
上部フェライト磁性膜１３のエッチングは、稀フッ酸によるウェットエッチングや、反応性イオンエッチング（Reactive Ion Etching；ＲＩＥ）、プラズマエッチング、イオンミリング、ブラスト処理などの方法により行うことができる。
このときの、上部フェライト磁性膜１３のエッチングの方法は、エッチング速度が遅く、膜厚を精度よく加工できる方法を用いることが好ましい。これは、エッチング速度が遅ければ、フェライト磁性膜のエッチングによる膜厚の減少量を厳密に制御することができるためである。
例えば、稀フッ酸によるウェットエッチングやイオンミリングのように、エッチング速度が約５０ｎｍ／ｍｉｎ．程度であると、上部フェライト磁性膜１３のエッチングを精度よく行うことができる。

次に、上部フェライト磁性膜１３の追加成膜の方法を、図８及び図９を用いて説明する。
上部フェライト磁性膜１３の追加フェライト磁性膜１６は、上部フェライト磁性膜１３の形成方法と同じく、上述したフェライト磁性粉を原材料としたエアロゾルディポジション法（ＡＤ法）や、エポキシ樹脂等のバインダにフェライト磁性粉を混合し、スクリーン印刷した後、熱処理することによって硬化させ、成膜することができる。また、スパッタリングや、めっきによってフェライト磁性膜１６を追加成膜することができる。
このとき、例えば、ＡＤ法やスクリーン印刷のように選択的に成膜が可能な方法であれば、コイル端部１４Ａ，１４Ｂ、及びダミー外部電極１８の上に形成されている上部フェライト磁性膜１３の開口部を避けるように追加成膜すればよい。
また、選択的に成膜することが困難である場合には、図９に示したようにフェライト磁性膜を追加成膜した後、開口部を、希フッ酸によるウェットエッチング等のエッチング処理を行うことにより、図８のように開口部を形成し、コイル端部１４Ａ，１４Ｂ、及びダミー外部電極１８を露出させることができる。

上述のように、上部フェライト磁性膜の膜厚を増減させることにより、プレーナインダクタのＬ値を調整した後、好ましくは、図６に示した工程と同様に、上記測定用の電極部であるコイル端部１４Ａ及び１４Ｂに測定用の針１７を針立てし、ＬＣＲメーターによってＬ値を測定してプレーナインダクタの特性を検査する。

このとき、測定したプレーナインダクタのＬ値が、所定の値である場合には、コイル端部１４Ａ，１４Ｂ、及びダミー外部電極１８に、例えば、５μｍのＮｉ膜と０．０１μｍのＡｕ膜をめっきによって成膜した後、このめっき膜の上にはんだバンプ１５Ａ，１５Ｂ，１９を形成する。これにより、平面コイル１２を下部フェライト磁性膜１１と上部フェライト磁性膜１３とで挟み、上部フェライト磁性膜１３の膜厚を調整したプレーナインダクタを作製することができる。
また、測定したプレーナインダクタのＬ値が、所定の値とは異なる数値を示した場合には、再び、図７〜図９に示した、上部フェライト磁性膜１３のエッチング又は追加成膜を行うことにより、Ｌ値の調整を行うことができる。

その後、検査に合格したプレーナインダクタを、図１１に示すように所定の大きさにダイシングすることにより、図１及び図２に示した本実施の形態のプレーナインダクタを作製することができる。

なお、図１及び図２に示したプレーナインダクタを製造する際には、１枚のウェハに
多数のプレーナインダクタを形成するが、Ｌ値を測定するプレーナインダクタの個数や割合は特に限定されず、任意である。
全部のプレーナインダクタ、ウェハの多数のうちの複数個、ウェハ１枚に１個、所定枚数のウェハに１個、等様々な個数や割合が可能であり、必要な精度や歩留まりに応じて、測定する個数や割合を設定すればよい。

（実験例）
次に、上述した方法により、プレーナインダクタを実際に作製し、フェライト磁性膜の膜厚の違いによってＬ値がどのように変化するかを測定し、フェライト磁性膜の膜厚と、Ｌ値との関係を調べた。また、この測定結果に基づき、フェライト磁性膜の膜厚を調整することによってプレーナインダクタのＬ値を調整した。

まず、３０重量％のＮｉＯと、２０重量％のＺｎＯと、５０重量％Ｆｅ_２Ｏ_３とを混合したフェライト磁性粉を、大気中において９５０℃で焼成し、焼成後の膜厚が２５０μｍの下部フェライト磁性膜１１を形成した。

次に、下部フェライト磁性膜１１上にめっきシード層として、０．１μｍのＮｉ膜と０．５μｍのＣｕ膜を蒸着によって成膜した。そして、このめっきシード層上に、平面コイル１２及びコイル端部１４Ａ，１４Ｂを形成する部分を除いてフォトレジストパターンを形成した後、電解めっき法によりレジスト開口部にＣｕをめっき成長させた。
その後、フォトレジストを剥離し、レジストが被覆していた領域のめっきシード層をウェットエッチにて取り除いた。
これにより、図３に示すような、下部フェライト磁性膜１１上に、４ターンのスパイラルコイル形状の平面コイル１２と、コイル端部１４Ａ，１４Ｂを形成した。
形成した平面コイル１２と、コイル端部１４Ａ，１４ＢのＣｕの膜厚は７５μｍ、ライン幅は８０μｍ、ライン間隔は３５μｍである。

次に、平面コイル１２と、コイル端部１４Ａ，１４Ｂを形成した下部フェライト磁性膜１１上に、平面コイル１２を覆い、かつ平面コイル１２の間を埋めるように、３０重量％のＮｉＯと、２０重量％のＺｎＯと、５０重量％Ｆｅ_２Ｏ_３とを混合したフェライト磁性粉を原材料として、エアロゾルディポジション法（ＡＤ法）によって、図４に示すような上部フェライト磁性膜１３を成膜した。
この時、成膜条件を変えることによって膜厚の異なる５種類の上部フェライト磁性膜１３を形成した。
この上部フェライト磁性膜１３を形成した後、膜厚を測定した。形成した膜厚は、それぞれ４６．６μｍ、４８．３μｍ、５０μｍ、５１．３μｍ、５４．３μｍであった。

次に、図５に示すように、上部フェライト磁性膜１３をレーザー加工によって開口することにより、コイル端部１４Ａ，１４Ｂを露出させた。
この露出させたコイル端部１４Ａ，１４Ｂは、プレーナインダクタ特性を測定するための電極部となる。

次に、このようにして作製した上部フェライト磁性膜１３の膜厚が異なるプレーナインダクタを、図６に示すように、上記測定用の電極部であるコイル端部１４Ａ及び１４Ｂに測定用の針１７を針立てし、ＬＣＲメーターにてＬ値を測定した。
それぞれのプレーナインダクタのＬ値と、上部フェライト磁性膜１３の透磁率との関係を図１２に示す。また、同様に、プレーナインダクタのＬ値と、上部フェライト磁性膜１３の膜厚との関係を図１３に示す。そして、これらの数値を表１に示す。

図１２より、上部フェライト磁性膜１３の透磁率が増加することにより、Ｌ値も増加している。また、図１３に示したように、上部フェライト磁性膜１３の膜厚が増加することにより、Ｌ値も増加している。これは、上部フェライト磁性膜１３の磁性特性、及び、膜厚が変わることにより、プレーナインダクタのＬ値が変動するためである。

図１２より、上述の方法によって作製したプレーナインダクタの場合、例えば、フェライト磁性膜の透磁率が１１０から１０８．３に減少することにより、Ｌ値が２．７４μＨから２．７１μＨに減少している。
また、図１３より、フェライト磁性膜の透磁率を１１０とした場合、フェライト磁性膜の膜厚が５０μｍから、４８．３μｍに減少することにより、Ｌ値が２．７４μＨから２．７１μＨに減少している。

このように、フェライト磁性膜の透磁率が１１０から１０８．３に減少することによって、プレーナインダクタのＬ値が２．７４μＨから２．７１μＨに減少してしまった場合は、図１３より、フェライト磁性膜の膜厚を、４８．３μｍから５０μｍに１．７μｍ追加成膜することによって、プレーナインダクタのＬ値を２．７４μＨに修正することができる。

このとき、フェライト磁性膜の膜厚を増加させる方法としては、例えば、エアロゾルディポジション法を用いて、フェライト磁性膜を追加成膜する方法がある。
エアロゾルディポジション法としては、上述の上部フェライト磁性膜１３を形成した方法と同様に、３０重量％のＮｉＯと、２０重量％のＺｎＯと、５０重量％Ｆｅ_２Ｏ_３とを混合したフェライト磁性粉を原材料として、フェライト磁性膜を追加成膜することができる。
なお、本実験例では、上部フェライト磁性膜１３と、追加フェライト磁性膜１６とを同じ方法によって作成したが、これらは同じ方法に限定されない。例えば、上部フェライト磁性膜や追加フェライト磁性膜の組成、追加成膜する膜厚、成膜速度等に応じて任意に、上部フェライト磁性膜１３と追加フェライト磁性膜とを異なる成膜方法で形成することも可能である。

また、図１２より、例えば、フェライト磁性膜の透磁率が１１０から１１１．７に増加することにより、Ｌ値が２．７４μＨから２．７７μＨに増加している。
また、図１３から明らかなように、フェライト磁性膜の膜厚が５０μｍから５１．３μｍに増加することにより、Ｌ値が２．７４μＨから２．７７μＨに増加している。

このように、フェライト磁性膜の透磁率が１１０から１１１．７に増加することによって、プレーナインダクタのＬ値が２．７４μＨから２．７７μＨに増加してしまった場合は、フェライト磁性膜の膜厚を５１．３μｍから５０μｍに１．３μｍエッチングすることにより、プレーナインダクタのＬ値を２．７４μＨに修正することができる。

このとき、フェライト磁性膜の膜厚を減少させる方法としては、例えば、稀フッ酸を用いて、フェライト磁性膜をエッチングする方法がある。
稀フッ酸を用いたエッチングのエッチングレートが、例えば５０ｎｍ／ｍｉｎ．であれば、フェライト磁性膜を１．７μｍ減少させたい場合には、３４ｍｉｎ．エッチングすればフェライト磁性膜を１．７μｍ減少させることができる。

上述のように、作製したプレーナインダクタを検査した際、Ｌ値が所定の数値と異なる場合においても、図１２のようなフェライト磁性膜の透磁率とＬ値との関係、及び、図１３のようなフェライト磁性膜の膜厚とＬ値との関係からわかるように、フェライト磁性膜の膜厚を調整することにより、作製したプレーナインダクタのＬ値を修正することができる。

従って、平面コイルの両面に絶縁性磁性膜を形成したプレーナインダクタにおいて、プレーナインダクタを作製した後にＬ値を測定し、所定のＬ値が得られなかった場合に、絶縁性磁性膜の膜厚を調整することにより、プレーナインダクタのＬ値を補正することができる。
従って、製造したプレーナインダクタが、絶縁性磁性膜の膜厚のばらつきによる、Ｌ値の不良に対して、絶縁性磁性膜の膜厚の補正によってＬ値の不良をなくすことができる。このため、製造工程におけるプレーナインダクタの不良品の発生率を低下させることができ、製造歩留まりを向上させることができる。

本発明は、上述の構成に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。

本発明の方法にかかるプレーナインダクタの一形態の平面図である。 図１のプレーナインダクタのＡ−Ａ線断面図である。 本実施の形態を説明する図である。 本実施の形態を説明する図である。 本実施の形態を説明する図である。 本実施の形態を説明する図である。 本実施の形態を説明する図である。 本実施の形態を説明する図である。 本実施の形態を説明する図である。 本実施の形態を説明する図である。 本実施の形態を説明する図である。 フェライト磁性膜の透磁率とＬ値との関係を示す図である。 フェライト磁性膜の膜厚とＬ値との関係を示す図である。 プレーナインダクタの概略構成図である。

符号の説明

１１，２１ 下部フェライト磁性膜、１２，２２ 平面コイル、１３，２３ 上部フェライト磁性膜、１４Ａ，１４Ｂ コイル端部、１５Ａ，１５Ｂ，１９ はんだバンプ、１６ 追加フェライト磁性膜、１７、測定用の針、１８ ダミー外部電極、２４ 開口部

Claims (8)

1. 平面コイルの両面に絶縁性磁性膜が形成されて成るプレーナインダクタを製造する方法であって、
   前記平面コイルの両面にそれぞれ前記絶縁性磁性膜を形成した後に、
   プレーナインダクタのインダクタンス値を測定する工程を行い、
   測定の結果、所定の範囲外のインダクタンス値であった場合には、さらに前記絶縁性磁性膜の膜厚を増加又は減少させる工程を行う
   ことを特徴とするプレーナインダクタの製造方法。
2. 前記絶縁性磁性膜の膜厚を増加又は減少させる工程を行った後に、再び前記インダクタンス値を測定する工程を行うことを特徴とする請求項１に記載のプレーナインダクタの製造方法。
3. 前記平面コイルの一方の面の前記絶縁性磁性膜を、前記平面コイルを覆って、かつ前記平面コイルの各導体間の隙間をも埋めて形成することを特徴とする請求項１に記載のプレーナインダクタの製造方法。
4. ウェットエッチング、反応性イオンエッチング、プラズマエッチング、イオンミリング、ブラスト処理から選ばれる方法により前記絶縁性磁性膜の膜厚を減少させることを特徴とする請求項１に記載のプレーナインダクタの製造方法。
5. エアロゾルディポジション法、スクリーン印刷、スパッタリング、めっきから選ばれる方法により前記絶縁性磁性膜の膜厚を増加させることを特徴とする請求項１に記載のプレーナインダクタの製造方法。
6. 平面コイルの両面に絶縁性磁性膜が形成されて成るプレーナインダクタを検査する方法であって、
   前記平面コイルの両面にそれぞれ前記絶縁性磁性膜を形成した後に、
   プレーナインダクタのインダクタンス値を測定する
   ことを特徴とするプレーナインダクタの検査方法。
7. 前記プレーナインダクタのインダクタンス値を測定する際に、前記平面コイルの両端の電極部に、測定用の針を接触させることを特徴とする請求項６に記載のプレーナインダクタの検査方法。
8. 前記インダクタンス値を測定した結果、所定の範囲外のインダクタンス値であった場合には、さらに、絶縁性磁性膜の膜厚を増加又は減少させて、再び前記インダクタンス値を測定することを特徴とする請求項６に記載の検査方法。

Images