JP2008041212A - コマンド制御回路 - Google Patents
コマンド制御回路 Download PDFInfo
- Publication number
- JP2008041212A JP2008041212A JP2006217011A JP2006217011A JP2008041212A JP 2008041212 A JP2008041212 A JP 2008041212A JP 2006217011 A JP2006217011 A JP 2006217011A JP 2006217011 A JP2006217011 A JP 2006217011A JP 2008041212 A JP2008041212 A JP 2008041212A
- Authority
- JP
- Japan
- Prior art keywords
- command
- counter
- write
- read
- burst
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000654 additive Substances 0.000 claims abstract description 11
- 230000000996 additive effect Effects 0.000 claims abstract description 11
- 239000004065 semiconductor Substances 0.000 abstract description 8
- 230000001360 synchronised effect Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 13
- 230000006870 function Effects 0.000 description 11
- 101100004189 Caenorhabditis elegans brd-1 gene Proteins 0.000 description 7
- 230000000630 rising effect Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4076—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1018—Serial bit line access mode, e.g. using bit line address shift registers, bit line address counters, bit line burst counters
- G11C7/1027—Static column decode serial bit line access mode, i.e. using an enabled row address stroke pulse with its associated word line address and a sequence of enabled bit line addresses
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1039—Read-write modes for single port memories, i.e. having either a random port or a serial port using pipelining techniques, i.e. using latches between functional memory parts, e.g. row/column decoders, I/O buffers, sense amplifiers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1066—Output synchronization
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/109—Control signal input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
- G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0862—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with prefetch
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/10—Aspects relating to interfaces of memory device to external buses
- G11C2207/107—Serial-parallel conversion of data or prefetch
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
【解決手段】リード時においてリードクロックICLK−Rを生成するリードクロック生成回路161と、ライト時においてライトクロックICLK−Wを生成するライトクロック生成回路162と、バーストチョップコマンドのアディティブレイテンシをカウントするバーストチョップ用ALカウンタ123とを備える。バーストチョップ用ALカウンタ123は、リードクロックICLK−R及びライトクロックICLK−Wの両方に同期してバーストチョップコマンドをカウントする。これにより、リード時においてバーストチョップコマンドをカウントするALカウンタと、ライト時においてバーストチョップコマンドをカウントするALカウンタとを別個に設ける必要がなくなる。
【選択図】図1
Description
101〜104 コマンドデコーダ
111〜114 コマンドラッチ回路
111−1〜114−1,111−3〜114−3 ラッチ回路
111−2〜114−2,181,182 AND回路
121 ALカウンタ(リード用ALカウンタ)
122 ALカウンタ(ライト用ALカウンタ)
123 ALカウンタ(バーストチョップ用ALカウンタ)
320 ALカウンタ(リードライト兼用ALカウンタ)
131,132,230 CLカウンタ
141,142,240 CWLカウンタ
151〜154,250〜252 調整カウンタ
160 内部クロック生成回路
161 リードクロック生成回路
162 ライトクロック生成回路
163 リードライトクロック生成回路
169,360 OR回路
170 メモリセルアレイ
171 メインコントローラ部
172 アドレス制御部
173 データ制御部
174 プリフェッチ回路
261,262,361,362 AND−OR回路
Claims (10)
- リード時においてリードクロックを生成するリードクロック生成回路と、ライト時においてライトクロックを生成するライトクロック生成回路と、バーストチョップコマンドのアディティブレイテンシをカウントするバーストチョップ用ALカウンタとを備え、
前記バーストチョップ用ALカウンタは、前記リードクロック及び前記ライトクロックの両方に同期して前記バーストチョップコマンドをカウントすることを特徴とするコマンド制御回路。 - 前記バーストチョップコマンドは、所定のアドレス端子を介して供給される信号を含んでいることを特徴とする請求項1に記載のコマンド制御回路。
- リードコマンドのアディティブレイテンシをカウントするリード用ALカウンタと、ライトコマンドのアディティブレイテンシをカウントするライト用ALカウンタとをさらに備え、
前記リード用ALカウンタは、前記リードクロックに同期して前記リードコマンドをカウントし、前記ライト用ALカウンタは、前記ライトクロックに同期して前記ライトコマンドをカウントすることを特徴とする請求項1又は2に記載のコマンド制御回路。 - 前記リード用ALカウンタの後段に設けられ、前記リードコマンドのCASレイテンシをカウントする第1のCLカウンタと、前記ライト用ALカウンタの後段に設けられ、前記ライトコマンドのCASライトレイテンシをカウントする第1のCWLカウンタと、前記バーストチョップ用ALカウンタの後段に設けられ、前記バーストチョップコマンドのCASレイテンシをカウントする第2のCLカウンタと、前記バーストチョップ用ALカウンタの後段に設けられ、前記バーストチョップコマンドのCASライトレイテンシをカウントする第2のCWLカウンタとをさらに備え、
前記第1及び第2のCLカウンタは、前記リードクロックに同期して前記リードコマンド及び前記バーストチョップコマンドをそれぞれカウントし、前記第1及び第2のCWLカウンタは、前記ライトクロックに同期して前記ライトコマンド及び前記バーストチョップコマンドをそれぞれカウントすることを特徴とする請求項3に記載のコマンド制御回路。 - 前記第2のCLカウンタの前段又は後段に設けられ、前記リードクロックに同期してバーストチョップのタイミングを制御する第1の調整カウンタと、前記第2のCWLカウンタの前段又は後段に設けられ、前記ライトクロックに同期してバーストチョップのタイミングを制御する第2の調整カウンタとをさらに備え、
前記第1の調整カウンタのカウント数と前記第2の調整カウンタのカウント数が等しいことを特徴とする請求項4に記載のコマンド制御回路。 - 前記リード用ALカウンタの後段に設けられ、前記リードコマンドのCASレイテンシをカウントするCLカウンタと、前記ライト用ALカウンタの後段に設けられ、前記ライトコマンドのCASライトレイテンシをカウントするCWLカウンタとをさらに備え、
前記バーストチョップ用ALカウンタの出力が前記CLカウンタ及び前記CWLカウンタに共通に供給されることを特徴とする請求項3に記載のコマンド制御回路。 - 前記バーストチョップ用ALカウンタの前段又は後段に設けられ、前記リードクロック及び前記ライトクロックの両方に同期してバーストチョップのタイミングを制御する調整カウンタをさらに備える請求項6に記載のコマンド制御回路。
- リードコマンド及びライトコマンドのアディティブレイテンシをカウントするリードライト兼用ALカウンタをさらに備え、
前記リードライト兼用ALカウンタは、前記リードクロック及び前記ライトクロックの両方に同期して前記リードコマンド及び前記ライトコマンドをカウントすることを特徴とする請求項1又は2に記載のコマンド制御回路。 - 前記バーストチョップコマンドは、プリフェッチ数をmビット(mは2以上の整数)とした場合、nビット(nはm未満の整数)以降のバースト動作を許可するか否かを示すコマンドであることを特徴とする請求項1乃至8のいずれか一項に記載のコマンド制御回路。
- 前記mビットは、nビットの2倍であることを特徴とする請求項9に記載のコマンド制御回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006217011A JP4221423B2 (ja) | 2006-08-09 | 2006-08-09 | コマンド制御回路 |
US11/882,425 US20080040567A1 (en) | 2006-08-09 | 2007-08-01 | Command control circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006217011A JP4221423B2 (ja) | 2006-08-09 | 2006-08-09 | コマンド制御回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008041212A true JP2008041212A (ja) | 2008-02-21 |
JP4221423B2 JP4221423B2 (ja) | 2009-02-12 |
Family
ID=39052213
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006217011A Expired - Fee Related JP4221423B2 (ja) | 2006-08-09 | 2006-08-09 | コマンド制御回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20080040567A1 (ja) |
JP (1) | JP4221423B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010092577A (ja) * | 2008-10-06 | 2010-04-22 | Hynix Semiconductor Inc | バースト長制御回路及びこれを用いた半導体メモリー装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012142562A (ja) | 2010-12-17 | 2012-07-26 | Semiconductor Energy Lab Co Ltd | 半導体記憶装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6895522B2 (en) * | 2001-03-15 | 2005-05-17 | Micron Technology, Inc. | Method and apparatus for compensating duty cycle distortion in a data output signal from a memory device by delaying and distorting a reference clock |
JP2003249077A (ja) * | 2002-02-21 | 2003-09-05 | Elpida Memory Inc | 半導体記憶装置及びその制御方法 |
US7054202B2 (en) * | 2003-06-03 | 2006-05-30 | Samsung Electronics Co., Ltd. | High burst rate write data paths for integrated circuit memory devices and methods of operating same |
US7281079B2 (en) * | 2003-12-31 | 2007-10-09 | Intel Corporation | Method and apparatus to counter mismatched burst lengths |
US7490177B2 (en) * | 2006-01-23 | 2009-02-10 | Infineon Technologies Ag | System method for performing a direct memory access for automatically copying initialization boot code in a new memory architecture |
-
2006
- 2006-08-09 JP JP2006217011A patent/JP4221423B2/ja not_active Expired - Fee Related
-
2007
- 2007-08-01 US US11/882,425 patent/US20080040567A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010092577A (ja) * | 2008-10-06 | 2010-04-22 | Hynix Semiconductor Inc | バースト長制御回路及びこれを用いた半導体メモリー装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4221423B2 (ja) | 2009-02-12 |
US20080040567A1 (en) | 2008-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4787988B2 (ja) | ダブルデータレートダイナミックランダムアクセスメモリ用出力回路、及びダブルデータレートダイナミックランダムアクセスメモリ | |
US6445642B2 (en) | Synchronous double data rate DRAM | |
US6982924B2 (en) | Data output control circuit | |
US7184327B2 (en) | System and method for enhanced mode register definitions | |
US7755953B2 (en) | Semiconductor memory device with minimum burst length bit transfer in parallel to and from a FIFO block | |
US7898900B2 (en) | Latency counter, semiconductor memory device including the same, and data processing system | |
US8611176B2 (en) | Counter circuit, latency counter, semiconductor memory device including the same, and data processing system | |
EP1397807A2 (en) | Asynchronous, high-bandwidth memory component using calibrated timing elements | |
US9142276B2 (en) | Semiconductor device including latency counter | |
KR100377840B1 (ko) | 반도체 기억 장치 | |
KR20090114180A (ko) | 반도체 메모리 장치 및 그것의 액세스 방법 | |
US7495973B2 (en) | Circuit and method for controlling write recovery time in semiconductor memory device | |
JP2013069360A (ja) | 半導体装置及びデータ処理システム | |
CN1627521B (zh) | 半导体集成电路器件 | |
US20040100856A1 (en) | Semiconductor memory device adaptive for use circumstance | |
JP4061029B2 (ja) | 半導体メモリ装置、バッファ及び信号伝送回路 | |
JP4307894B2 (ja) | 同期式半導体メモリ装置のカラムデコーダ・イネーブルタイミングの制御方法及びその装置 | |
US7668039B2 (en) | Address counter, semiconductor memory device having the same, and data processing system | |
US6330682B1 (en) | Semiconductor memory device achieving faster operation based on earlier timings of latch operations | |
JPH1021684A (ja) | 同期型半導体記憶装置 | |
US20070147142A1 (en) | Write burst stop function in low power DDR sDRAM | |
JP4221423B2 (ja) | コマンド制御回路 | |
US7492661B2 (en) | Command generating circuit and semiconductor memory device having the same | |
JP2003317477A (ja) | 半導体記憶装置 | |
CN111630597B (zh) | 半宽度双泵数据路径 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080709 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080729 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080926 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081028 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081117 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131121 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |