JP2008040658A - 情報処理装置および情報処理の高速化方法 - Google Patents
情報処理装置および情報処理の高速化方法 Download PDFInfo
- Publication number
- JP2008040658A JP2008040658A JP2006212038A JP2006212038A JP2008040658A JP 2008040658 A JP2008040658 A JP 2008040658A JP 2006212038 A JP2006212038 A JP 2006212038A JP 2006212038 A JP2006212038 A JP 2006212038A JP 2008040658 A JP2008040658 A JP 2008040658A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- type
- condition code
- microinstruction
- generation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30181—Instruction operation extension or modification
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/226—Microinstruction function, e.g. input/output microinstruction; diagnostic microinstruction; microinstruction format
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30094—Condition code generation, e.g. Carry, Zero flag
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
Abstract
【解決手段】情報処理装置は、命令実行制御部(11)と、演算実行部(12)と、コンディションコード生成部(13)とを具備する。情報処理装置が実行する命令は、複数の種類に分類される。命令実行制御部(11)は、プログラムを格納するメモリ(21)をアクセスして命令を取り出す。演算実行部(12)は、取り出した命令をマイクロ命令により実行する。コンディションコード生成部(13)は、命令が実行される順番に対応して定まる命令の種類の前後関係が所定の条件を満たすとき、命令の実行結果の状態を示すコンディションコードを生成する。
【選択図】図6
Description
図5から図7にソフトウェア命令を実行する処理手順が示される。ソフトウェア命令の1語は、図5に示される手順で実行される。まず、命令実行制御部11は、ソフトウェア命令の命令語をプログラム記憶部21から取り出す(ステップS11)。演算実行部12は、取り出したソフトウェア命令により指示される演算を実行する(ステップS16)。コンディションコード生成部13は、演算結果に基づいてコンディションコードを生成する(ステップS18)。この手順を繰り返してソフトウェア命令が順次実行される。
プログラムカウンタ42に格納されている実行アドレスがバス30に供給され、ソフトウェア命令のフェッチが開始される。主メモリから読み出されたソフトウェア命令は、バス30を介して命令レジスタ31に格納される(ステップS21)。
11 命令実行制御部
12 演算実行部
13 コンディションコード生成部
20 データ部
21 プログラム記憶部
22 マイクロ命令制御記憶部
23 マイクロ命令記憶部
30 バス
31 命令レジスタ
32 マイクロ命令制御記憶部
33 アドレス決定部
34 マイクロ命令メモリ
35 マイクロ命令レジスタ
36 実行ユニット
37 コンディションコードレジスタ
40 CC生成フラグレジスタ
42 プログラムカウンタ
44 アドレスレジスタ
45 データレジスタ
50 マイクロ命令制御情報
51 エントリアドレス部
52 CC生成情報部
55 CC生成フラグ
56 CC生成タイプ
Claims (16)
- プログラムを格納するメモリをアクセスして命令を取り出す命令実行制御部と、前記命令は、複数の種類に分類され、
取り出した前記命令をマイクロ命令により実行する演算実行部と、
前記命令が実行される順番に対応して定まる前記種類の前後関係が所定の条件を満たすとき、前記命令の実行結果の状態を示すコンディションコードを生成するコンディションコード生成部と
を具備する
情報処理装置。 - 前記マイクロ命令を格納するマイクロ命令記憶部と、
前記命令に対応する前記マイクロ命令が格納される前記マイクロ命令記憶部の先頭アドレスと、前記種類を示すCC生成フラグとを含むマイクロ命令制御情報を前記命令の命令コードに関連付けて格納するマイクロ命令制御記憶部と
をさらに具備し、
前記CC生成フラグに基づいて前記コンディションコード生成部を起動して前記コンディションコードを生成する
請求項1に記載の情報処理装置。 - 前記マイクロ命令制御記憶部から取り出した前記CC生成フラグを保持するフラグ保持部をさらに備え、
前記フラグ保持部に保持される実行済みの前記命令の前記CC生成フラグと、前記マイクロ命令制御記憶部から取り出す実行前の前記命令の前記CC生成フラグとに基づいて前記コンディションコード生成部を起動する
請求項2に記載の情報処理装置。 - 前記命令は、
前記コンディションコードを生成する第1種類の命令と、
前記コンディションコードを生成しない第2種類の命令と
を備え、
前記命令実行制御部は、前記第1種類の命令の後に前記第2種類の命令を前記メモリから取り出したとき、前記コンディションコード生成部を起動し、
前記コンディションコード生成部は、前記第1種類の命令の実行結果の状態を示す前記コンディションコードを生成する
請求項1から請求項3のいずれかに記載の情報処理装置。 - 前記第2種類の命令は、
前記コンディションコードを参照する第3種類の命令と、
前記コンディションコードを参照しない第4種類の命令と
を備え、
前記命令実行制御部は、前記第1種類の命令に続いて前記第3種類の命令を取り出したとき、または、前記第1種類の命令、前記第4種類の命令に続いて前記第3種類の命令を取り出したとき、前記コンディションコード生成を起動し、
前記コンディションコード生成部は、前記第1種類の命令の実行結果の状態を示す前記コンディションコードを生成する
請求項4に記載の情報処理装置。 - プログラムを格納するメモリをアクセスして命令を取り出すフェッチステップと、前記命令は、複数の種類に分類され、
取り出した前記命令をマイクロ命令により実行する実行ステップと、
前記命令が実行される順番に対応して定まる前記種類の前後関係が所定の条件を満たすとき、前記命令の実行結果の状態を示すコンディションコードを生成するCC生成ステップと
を具備する
情報処理装置の高速化方法。 - 前記マイクロ命令を格納するマイクロ命令記憶部と、
前記命令に対応する前記マイクロ命令が格納される前記マイクロ命令記憶部の先頭アドレスと、前記種類を示すCC生成フラグとを含むマイクロ命令制御情報を前記命令の命令コードに関連付けて格納するマイクロ命令制御テーブルと
をさらに具備し、
前記フェッチステップは、前記命令コードに基づいて前記CC生成フラグを取り出し、前記所定の条件を満たすか否かを判定する判定ステップを備える
請求項6に記載の情報処理装置の高速化方法。 - 前記判定ステップと前記CC生成ステップとは、次の命令を前記フェッチステップにより取り出した後に実行される
請求項7に記載の情報処理装置の高速化方法。 - 前記命令は、
前記コンディションコードを生成する第1種類の命令と、
前記コンディションコードを生成しない第2種類の命令と
を備え、
前記フェッチステップにより、前記第1種類の命令、前記第2種類の命令の順に取り出したとき、前記CC生成ステップは、前記第1種類の命令の実行結果の状態を示す前記コンディションコードを生成するステップを含む
請求項6から請求項8のいずれかに記載の情報処理装置の高速化方法。 - 前記第2種類の命令は、
前記コンディションコードを参照する第3種類の命令と、
前記コンディションコードを参照しない第4種類の命令と
を備え、
前記フェッチステップにより、前記第1種類の命令に続いて前記第3種類の命令を取り出したとき、または、前記第1種類の命令、前記第4種類の命令に続いて前記第3種類の命令を取り出したとき、前記CC生成ステップは、前記第1種類の命令の実行結果の状態を示す前記コンディションコードを生成するステップを含む
請求項9に記載の情報処理装置の高速化方法。 - メモリをアクセスして命令を取り出すフェッチ処理と、前記命令は、複数の種類に分類され、
取り出した前記命令をマイクロ命令により実行する実行処理と、
前記命令が実行される順番に対応して定まる前記種類の前後関係が所定の条件を満たすとき、前記命令を実行した結果の状態を示すコンディションコードを生成するCC生成処理と
を情報処理装置に実行させるためのプログラム。 - 前記CC生成処理は、前記所定の条件を満たすとき、次の命令が前記フェッチ処理により取り出された後に実行される
請求項11に記載の情報処理装置に実行させるためのプログラム。 - 前記マイクロ命令を格納するマイクロ命令記憶部と、
前記命令に対応する前記マイクロ命令が格納される前記マイクロ命令記憶部の先頭アドレスと、前記種類を示すCC生成フラグと含むマイクロ命令制御情報を前記命令の命令コードに関連付けて格納するマイクロ命令制御テーブルと
をさらに具備し、
前記フェッチ処理は、前記命令コードに基づいて前記CC生成フラグを取り出して前記所定の条件を満たすか否かを判定する判定処理を備える
請求項11または請求項12に記載の情報処理装置に実行させるプログラム。 - 前記命令は、
前記コンディションコードを生成する第1種類の命令と、
前記コンディションコードを生成しない第2種類の命令と
を備え、
前記フェッチ処理により、前記第1種類の命令、前記第2種類の命令の順に命令が取り出されたとき、前記CC生成処理は、前記第1種類の命令の実行結果の状態を示す前記コンディションコードを生成する
請求項11から請求項13のいずれかに記載の情報処理装置に実行させるためのプログラム。 - 前記第2種類の命令は、
前記コンディションコードを参照する第3種類の命令と、
前記コンディションコードを参照しない第4種類の命令と
を備え、
前記フェッチ処理により、前記第1種類の命令に続いて前記第3種類の命令が取り出されたとき、または、前記第1種類の命令、前記第4種類の命令に続いて前記第3種類の命令が取り出されたとき、前記CC生成処理は、前記第1種類の命令の実行結果の状態を示す前記コンディションコードを生成する処理を含む
請求項14に記載の情報処理装置に実行させるためのプログラム。 - 請求項11から請求項15のいずれかに記載の情報処理装置に実行させるためのプログラムを記録した情報処理装置読み取り可能な記録媒体。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006212038A JP4159586B2 (ja) | 2006-08-03 | 2006-08-03 | 情報処理装置および情報処理の高速化方法 |
US11/833,275 US7886133B2 (en) | 2006-08-03 | 2007-08-03 | Information processing apparatus and method for accelerating information processing |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006212038A JP4159586B2 (ja) | 2006-08-03 | 2006-08-03 | 情報処理装置および情報処理の高速化方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008040658A true JP2008040658A (ja) | 2008-02-21 |
JP4159586B2 JP4159586B2 (ja) | 2008-10-01 |
Family
ID=39030645
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006212038A Expired - Fee Related JP4159586B2 (ja) | 2006-08-03 | 2006-08-03 | 情報処理装置および情報処理の高速化方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7886133B2 (ja) |
JP (1) | JP4159586B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11487506B2 (en) | 2019-08-09 | 2022-11-01 | International Business Machines Corporation | Condition code anticipator for hexadecimal floating point |
US11314512B2 (en) * | 2019-08-09 | 2022-04-26 | International Business Machines Corporation | Efficient checking of a condition code anticipator for a floating point processor and/or unit |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS575152A (en) | 1980-06-11 | 1982-01-11 | Toshiba Corp | Readout control system of control storage device |
JPS63178330A (ja) | 1987-01-20 | 1988-07-22 | Toshiba Corp | 演算フラグ制御装置 |
JPH0667669B2 (ja) | 1987-09-10 | 1994-08-31 | 富士写真フイルム株式会社 | 感熱記録材料 |
JP2723238B2 (ja) * | 1988-01-18 | 1998-03-09 | 株式会社東芝 | 情報処理装置 |
JP2834862B2 (ja) * | 1990-07-13 | 1998-12-14 | 松下電器産業株式会社 | プロセッサ |
JP3454393B2 (ja) | 1995-05-11 | 2003-10-06 | 株式会社日立製作所 | データ処理装置 |
US5781789A (en) * | 1995-08-31 | 1998-07-14 | Advanced Micro Devices, Inc. | Superscaler microprocessor employing a parallel mask decoder |
US5854921A (en) * | 1995-08-31 | 1998-12-29 | Advanced Micro Devices, Inc. | Stride-based data address prediction structure |
US5752069A (en) * | 1995-08-31 | 1998-05-12 | Advanced Micro Devices, Inc. | Superscalar microprocessor employing away prediction structure |
JP3150667B2 (ja) | 1996-05-30 | 2001-03-26 | 松下電器産業株式会社 | 条件フラグ書き換え制御方法及び回路 |
US5859999A (en) * | 1996-10-03 | 1999-01-12 | Idea Corporation | System for restoring predicate registers via a mask having at least a single bit corresponding to a plurality of registers |
US6009512A (en) * | 1997-10-27 | 1999-12-28 | Advanced Micro Devices, Inc. | Mechanism for forwarding operands based on predicated instructions |
US6157996A (en) * | 1997-11-13 | 2000-12-05 | Advanced Micro Devices, Inc. | Processor programably configurable to execute enhanced variable byte length instructions including predicated execution, three operand addressing, and increased register space |
AR037233A1 (es) * | 2001-09-07 | 2004-11-03 | Euro Celtique Sa | Piridinas aril sustituidas, composiciones farmaceuticas y el uso de dichos compuestos para la elaboracion de un medicamento |
JP3564445B2 (ja) | 2001-09-20 | 2004-09-08 | 松下電器産業株式会社 | プロセッサ、コンパイル装置及びコンパイル方法 |
US7331040B2 (en) * | 2002-02-06 | 2008-02-12 | Transitive Limted | Condition code flag emulation for program code conversion |
GB0202728D0 (en) * | 2002-02-06 | 2002-03-27 | Transitive Technologies Ltd | Condition code flag emulation for program code conversion |
JP3974063B2 (ja) * | 2003-03-24 | 2007-09-12 | 松下電器産業株式会社 | プロセッサおよびコンパイラ |
US7536682B2 (en) * | 2003-04-22 | 2009-05-19 | International Business Machines Corporation | Method and apparatus for performing interpreter optimizations during program code conversion |
US7543284B2 (en) * | 2003-04-22 | 2009-06-02 | Transitive Limited | Partial dead code elimination optimizations for program code conversion |
GB2402510A (en) * | 2003-06-05 | 2004-12-08 | Advanced Risc Mach Ltd | Predication instruction within a data processing system |
JP2005063042A (ja) | 2003-08-08 | 2005-03-10 | Renesas Technology Corp | 情報処理装置およびデータ転送装置 |
US7544376B2 (en) * | 2004-07-30 | 2009-06-09 | Sartec Corporation | Methods and compositions for increasing milk production in animals |
-
2006
- 2006-08-03 JP JP2006212038A patent/JP4159586B2/ja not_active Expired - Fee Related
-
2007
- 2007-08-03 US US11/833,275 patent/US7886133B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20080034188A1 (en) | 2008-02-07 |
US7886133B2 (en) | 2011-02-08 |
JP4159586B2 (ja) | 2008-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4718901B2 (ja) | 命令実行装置、デバッグ方法、デバッグ装置及びデバッグプログラム | |
US4897787A (en) | Data processing system | |
JPH06274352A (ja) | コンパイラ、及びデータ処理装置 | |
JP4864840B2 (ja) | マイクロプロセッサ | |
JP2008305185A (ja) | プロセッサ装置及び複合条件処理方法 | |
US10338926B2 (en) | Processor with conditional instructions | |
JP4159586B2 (ja) | 情報処理装置および情報処理の高速化方法 | |
JPS6212529B2 (ja) | ||
JP4800582B2 (ja) | 演算処理装置 | |
JP2002024008A (ja) | データ処理装置およびプログラム変換装置 | |
JP2006053830A (ja) | 分岐予測装置および分岐予測方法 | |
US5187782A (en) | Data processing system | |
JP2583506B2 (ja) | データ処理装置 | |
WO2024029174A1 (ja) | ジャンプ命令に基づくパイプライン処理を制御するプロセッサ及びプログラム記録媒体 | |
JP2005322110A (ja) | プログラム変換装置及びプロセッサ | |
JP2636821B2 (ja) | 並列処理装置 | |
JPH1091434A (ja) | クイック・デコード命令を用いるための方法およびデータ処理システム | |
JP5866697B2 (ja) | 複数のコンディションフラグを有するcpu | |
JP5263498B2 (ja) | 信号処理プロセッサ及び半導体装置 | |
JP2007156557A (ja) | 並列プロセッサ | |
JP2004062427A (ja) | マイクロプロセッサ | |
JPH0619713B2 (ja) | 論理型デ−タ処理装置 | |
JPS61273637A (ja) | 情報処理装置 | |
JPH09311787A (ja) | データ処理装置 | |
JPH1083301A (ja) | 並列処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080418 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080617 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080708 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080715 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4159586 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130725 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |