JP2008039974A - 電子装置 - Google Patents

Abstract

【課題】電気光学装置の突抜誤差を低減し、階調精度を向上させる。また、電気光学装置の画質の均一性を向上させる。
【解決手段】基準電圧（Ｖｄｄ）と、第１ノード（Ｖｐｘ１）との間に接続された駆動トランジスタ（Ｔｄｒ）と、第１ノード（Ｖｐｘ１）に接続された有機ＥＬ素子（２１）と、駆動トランジスタのゲート端子と基準電圧（Ｖｄｄ）との間に接続された保持キャパシタ（Ｃｓｉｇ）と、第１ノードに接続された一定電流を出力する定電流源（２５）と、駆動トランジスタのゲート端子と第１ノードとの間に接続されたプログラム用トランジスタ（Ｔｐｒｇ）と、を有する電気光学装置の駆動トランジスタ（Ｔｄｒ）のゲート端子に付加キャパシタ（Ｃａｄｄ）を接続する。
【選択図】図３

Description

本発明は電子装置、特に、電気光学装置およびそれを有する電子機器に関する。

薄膜トランジスタ（ＴＦＴ：thin film transistor）を用いた有機ＥＬ（organic electroluminescence 、ＯＬＥＤ：organic Light Emitting Diode）ディスプレイは、薄型・小型・軽量・低コスト・高コントラスト・高速応答・広視角・高精細・低消費電力などの特長をもち、次世代フラットパネルディスプレイとして注目されている。
このＴＦＴ−ＯＬＥＤの最も憂慮すべき課題のひとつは、隣接画素間の輝度均一性であり、輝度均一性を改善するために、多種多様な駆動方法が提案されている。特に、電流均一化駆動方法は、ＴＦＴ特性とＯＬＥＤ特性の両方のバラツキや劣化を補償できるので、有望視されている。

中でも、本発明者らが提唱する電流均一化時間階調方法は、２０ｃｍ²／Ｖｓ程度の低移動度のＴＦＴでも動作する。これは、多結晶シリコン（Ｐｏｌｙ−Ｓｉ）ＴＦＴのみならず、酸化物半導体ＴＦＴや有機半導体ＴＦＴであっても、極めて高画質のＴＦＴ−ＯＬＥＤを実現できることを示唆するものである。この電流均一化時間階調方法については、下記非特許文献１〜３にその開示がある。

"Time-ratio grayscale and hopping scan with current uniformization for thin-film transistor driven organic light-emitting diode displays", Jpn. J. Appl. Phys., vol. 45, no. 5B, to be published, May 2006. "ＴＦＴ-OLEDにおける電流均一化時間階調方式の特性劣化耐性 −回路シミュレーションによる評価結果と考察−"，電子情報通信学会 技術研究報告，SDM2005-206, pp. 41-46, Dec. 2005. "Time-ratio grayscale and hopping scan with current uniformization for AM-OLEDs and its tolerance for ＴＦＴ degradation", Proc. ITC '06 pp. 122-125, Kitakyushu, Japan, Jan. 2006.

しかしながら、電流均一化駆動方法のＤＣ（direct current）動作的な輝度均一性の改善効果はくわしく検討されているが、過渡動作的な改善効果はあまり検討されていない。そこで、追って詳細に説明するように、本発明者らが、電流均一化駆動方法の過渡動作を詳細に解析したところ、パルス電圧による突抜（突き抜け）電圧により、突抜誤差が生じることが分かった。

そこで本発明は、電気光学装置の突抜誤差を低減し、階調精度を向上させることを目的とする。また、電気光学装置の画質の均一性を向上させることを目的とする。

（１）本発明に係る電子装置は、電子装置であって、複数の第１の信号線と、複数の第２の信号線と、複数の単位回路と、を含み、上記複数の単位回路の各々は、第１のゲートと第１の端子と第２の端子と上記第１の端子と上記第２の端子との間に設けられたチャネル領域とを備えた第１のトランジスタと、電気光学素子と、を備え、第１の期間に、上記第１のゲートのゲート電圧は、第１の電圧レベルに設定され、第２の期間に、上記第１のゲートの上記ゲート電圧は、第２の電圧レベルに設定され、上記第２の期間に、上記第２の電圧レベルに対応する電圧レベルを有する駆動電圧又は電流レベルを有する駆動電流が上記電気光学素子に供給され、上記第１のゲートの上記ゲート電圧の上記第１の電圧レベルから上記第２の電圧レベルへ変化させ、上記第１のゲートに接続された調整手段を含むこと、を特徴とする。

かかる構成によれば、上記調整手段により電気光学素子に供給される電流量の変化が低減され、輝度の安定化を図ることができる。

例えば、上記電子装置において、上記第１の電圧レベルに設定は、上記複数の第２の信号線のうちの１つの第２の信号線を解して供給されるデータ信号により設定される。

例えば、上記電子装置において、上記第１の期間は、上記１つの第２の信号線と上記第１のゲートとが電気的に接続される第３の期間を含み、上記第３の期間における上記第１のゲートの上記ゲート電圧は、上記第１の電圧レベルとは異なる第３の電圧レベルであり、上記１つの第２の信号線と上記第１のゲートとが電気的に切断された後に、上記第１の電圧レベルになる。

例えば、上記電子装置において、上記複数の単位回路の各々は、さらに上記第１のゲートと上記第１の端子との電気的接続を制御する第２のトランジスタを含み、上記第３の期間において、上記第２のトランジスタはオン状態であり、上記第３の期間の終了後、上記第２のトランジスタがオン状態からオフ状態になるときに、上記ゲート電圧は、上記第３の電圧レベルから上記第１の電圧レベルに変化する。

例えば、上記電子装置において、上記第１の電圧レベルに対応する上記第１のトランジスタの第１の導通状態は、上記第２の電圧レベルに対応する第２の導通状態より、低い導通状態である。

例えば、上記電子装置において、上記第１の電圧レベルに対応する上記第１のトランジスタの第１の導通状態は、上記第３の電圧レベルに対応する上記第１のトランジスタの第３の導通状態よりも低い導通状態である。

例えば、上記電子装置において、上記調整手段は、容量カップリングにより、上記ゲート電圧を上記第１の電圧レベルから上記第２の電圧レベルに変化させる。

なお、本明細書の「実施の形態」を参酌すれば、上記課題の解決手段として、以下の（２）〜（５）に記載の手段も考えられる。

（２）本発明に係る電気光学装置は、基準電圧と、第１ノードとの間に接続された第１トランジスタと、上記第１ノードに接続された電気光学素子と、上記第１トランジスタのゲート端子と基準電圧との間に接続された保持キャパシタと、上記第１ノードに接続された一定電流を出力する定電流源と、上記第１トランジスタのゲート端子と上記第１ノードとの間に接続された第２トランジスタと、上記第１トランジスタのゲート端子にその一端が接続された付加キャパシタと、を有する。

かかる構成によれば、保持キャパシタに電荷を保持する期間の後に、第２トランジスタのゲート端子に印加される電位が変化する際、保持キャパシタの電荷量（第１トランジスタのゲート電位）の変化が、付加キャパシタによるカップリングを通じて低減され（突抜誤差が低減され）、第１トランジスタを介して電気光学素子に供給される電流量の変化が低減され、輝度の安定化を図ることができる。

ここで、「電気光学装置」とは、電気的作用によって発光するあるいは外部からの光の状態を変化させる電気光学素子を備えた装置一般をいい、自ら光を発するものと外部からの光の通過を制御するもの双方を含む。例えば、電気光学素子として、ＥＬ（エレクトロルミネッセンス）素子、液晶素子、電気泳動粒子が分散した分散媒体を有する電気泳動素子、電界の印加により発生した電子を発光板に当てて発光させる電子放出素子を備えたアクティブマトリクス型の表示装置等をいう。

（３）例えば、上記電気光学装置に、さらに、上記キャパシタと並列に接続された付加トランジスタを設けてもよい。かかる構成によれば、トランジスタ特性のばらつきによる第１トランジスタのゲート容量の変化に起因する突抜誤差を低減することができる。

好ましくは、上記電気光学装置は、さらに、上記第１ノードと上記電気光学素子との間に第３トランジスタを有し、上記付加キャパシタの他端は、上記第３トランジスタのゲート端子に接続されている。かかる構成によれば、保持キャパシタに電荷を保持する期間（第２トランジスタがオン状態）の後に、電気光学素子を発光させる（第３トランジスタをオンさせる）際、上記第２トランジスタと逆位相の電位が印加される第３トランジスタのゲート端子に、付加キャパシタの他端が接続されることとなり、付加キャパシタによるカップリング効果を向上させることができる。

好ましくは、上記電気光学装置は、第１期間に、上記保持キャパシタに電荷を保持させ、第２期間に、上記電気光学素子を発光させる電気光学装置であって、上記第１期間から上記第２期間への遷移の間に、上記第２トランジスタのゲート端子に印加される電位が、第１電位から第２電位に変化し、上記第３トランジスタのゲート端子に印加される電位が、上記第２電位から上記第１電位に変化する。かかる構成によれば、保持キャパシタに電荷を保持する第１期間（第２トランジスタがオン状態）から、電気光学素子を発光させる第２期間（第３トランジスタがオン状態）への遷移の際、付加キャパシタの他端は、上記第２トランジスタのゲート端子と逆位相の電位が印加されるため、付加キャパシタによるカップリング効果を向上させることができる。

好ましくは、上記電気光学装置は、第１期間に、上記保持キャパシタに電荷を保持させ、第２期間に、上記電気光学素子を発光させ、上記第１期間から上記第２期間への遷移の間に、上記第２トランジスタのゲート端子に印加される電位が、第１電位から第２電位に変化する電気光学装置であって、上記付加キャパシタの他端は、上記第１期間から上記第２期間への遷移の間に、印加される電位が上記第２電位から上記第１電位に変化する第２ノードに接続されている。このように、上記付加キャパシタの他端を、上記第１期間から上記第２期間への遷移の間に、印加される電位が上記第２電位から上記第１電位に変化する第２ノードに接続すれば、付加キャパシタによるカップリング効果を向上させることができる。

（４）本発明に係る電気光学装置は、基準電圧と、第１ノードとの間に接続された第１トランジスタと、上記第１ノードに接続された電気光学素子と、上記第１トランジスタのゲート端子と基準電圧との間に接続された保持キャパシタと、上記第１ノードに接続された一定電流を出力する定電流源と、上記第１トランジスタのゲート端子と上記第１ノードとの間に接続された第２トランジスタと、上記第１トランジスタのゲート端子にその一端が接続された付加トランジスタと、を有する。

かかる構成によれば、保持キャパシタに電荷を保持する期間の後に、第２トランジスタのゲート端子に印加される電位が変化する際、保持キャパシタの電荷量（第１トランジスタのゲート電位）の変化が、付加トランジスタのゲート容量によるカップリングを通じて低減され、第１トランジスタを介して電気光学素子に供給される電流量の変化（突抜誤差）が低減され、輝度の安定化を図ることができる。

好ましくは、上記電気光学装置は、さらに、上記第１ノードと上記電気光学素子との間に第３トランジスタを有し、上記付加トランジスタの一端はゲート端子であり、上記付加トランジスタのソース端子およびドレイン端子は、それぞれ上記第３トランジスタのゲート端子に接続されている。かかる構成によれば、保持キャパシタに電荷を保持する期間（第２トランジスタがオン状態）の後に、電気光学素子を発光させる（第３トランジスタをオンさせる）際、上記第２トランジスタのゲート端子と逆位相の電位が印加される第３トランジスタのゲート端子に、付加トランジスタのソース端子およびドレイン端子が接続されることとなり、付加キャパシタによるカップリング効果を向上させることができる。

好ましくは、上記電気光学装置は、第１期間に、上記保持キャパシタに電荷を保持させ、第２期間に、上記電気光学素子を発光させる電気光学装置であって、上記第１期間から上記第２期間への遷移の間に、上記第２トランジスタのゲート端子に印加される電位が、第１電位から第２電位に変化し、上記第３トランジスタにのゲート端子印加される電位が、上記第２電位から上記第１電位に変化する。かかる構成によれば、保持キャパシタに電荷を保持する第１期間（第２トランジスタがオン状態）から、電気光学素子を発光させる第２期間（第３トランジスタがオン状態）への遷移の際、付加キャパシタの他端は、上記第２トランジスタのゲート端子と逆位相の電位が印加されるため、付加キャパシタによるカップリング効果を向上させることができる。

好ましくは、上記電気光学装置は、第１期間に、上記保持キャパシタに電荷を保持させ、第２期間に、上記電気光学素子を発光させ、上記第１期間から上記第２期間への遷移の間に、上記第２トランジスタのゲート端子に印加される電位が、第１電位から第２電位に変化する電気光学装置であって、上記付加トランジスタの一端はゲート端子であり、上記付加トランジスタのソース端子およびドレイン端子は、上記第１期間から上記第２期間への遷移の間に、印加される電位が上記第２電位から上記第１電位に変化する第２ノードに接続されている。このように、付加トランジスタのソース端子およびドレイン端子を、上記第１期間から上記第２期間への遷移の間に、印加される電位が上記第２電位から上記第１電位に変化する第２ノードに接続すれば、付加キャパシタによるカップリング効果を向上させることができる。

好ましくは、上記第１トランジスタは、Ｐチャネル型トランジスタである。かかる構成によれば、安定的なＰチャネル型トランジスタの飽和領域を利用してトランジスタの駆動を行うことができる。

好ましくは、電気光学素子は、有機エレクトロルミネッセンス（ＥＬ）素子である。これにより、有機ＥＬ素子の駆動を高品位に行うことが可能となる。

（５）本発明の電子機器は、上記電気光学装置を備える。ここで、「電子機器」とは、一定の機能を奏する機器一般をいい、その構成に特に限定が無いが、例えば、ＩＣカード、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＰＤＡ、電子手帳等が含まれる。これにより、画像表示品質の高い電子機器が得られる。

以下、本発明の実施の形態（本発明を適用した電気光学装置例）を図面を参照しながら詳細に説明する。以下では、電気光学装置の一例として有機ＥＬ表示装置を採り上げて説明を行う。なお、同一の機能を有するものには同一もしくは関連の符号を付し、その繰り返しの説明を省略する。

＜実施の形態１＞
図１は、有機ＥＬ表示装置の電気的構成を示すブロック回路図である。図１に示す有機ＥＬ表示装置１０は、表示パネル部１１、制御回路１２、走査ドライバ１３及びデータドライバ１４を含んで構成されている。

制御回路１２、走査ドライバ１３及びデータドライバ１４は、それぞれ独立した電子部品によって溝成されていてもよい。例えば、制御回路１２、走査ドライバ１３及びデータドライバ１４が、１チップの半導体集積回路装置によって構成されていてもよい。また、制御回路１２、走査ドライバ１３及びデータドライバ１４は、全部若しくは一部が一体となった電子部品として構成されていてもよい。例えば、表示パネル部１１に、制御回路１２、走査ドライバ１３及びデータドライバ１４が一体的に構成されていてもよい。制御回路１２、走査ドライバ１３及びデータドライバ１４の全部若しくは一部がプログラマブルなＩＣ（integrated circuit）チップで構成され、その機能がＩＣチップに書き込まれたプログラムによりソフトウェア的に実現されてもよい。

図２は、表示パネル部の回路構成を示すブロック回路図である。表示パネル部１１は、図２に示すように、列方向に延在する複数のデータ線Ｘ１〜Ｘｍ（ｍは自然数）と、行方向に延在する複数の走査線Ｙ１〜Ｙｎ（ｎは自然数）が配線されている。また、表示パネル部１１は、複数のデータ線Ｘ１〜Ｘｍと複数の走査線Ｙ１〜Ｙｎとの交差部に対応する位置に配列された複数の画素２０を備えている。つまり、各画素２０は、列方向に延在する複数のデータ線Ｘ１〜Ｘｍと行方向に延在する複数の走査線Ｙ１〜Ｙｎとの間にそれぞれマトリクス状に配置され、しかも電気的に接続されている。各画素２０は、有機材料から成る発光層を具備する有機ＥＬ素子２１（図３参照）を有している。

図３は、画素（単位回路）２０の電気的構成を示す回路図である。図３に示すように、画素２０は、駆動トランジスタＴｄｒ、プログラム用トランジスタＴｐｒｇ、プログラム時選択トランジスタＴｓｉｇ、再生時選択トランジスタＴｒｅｐ及び保持キャパシタＣｓｉｇを備えている。駆動トランジスタＴｄｒ、プログラム用トランジスタＴｐｒｇ、プログラム時選択トランジスタＴｓｉｇ及び再生時選択トランジスタＴｒｅｐはＰチャネルＴＦＴより構成されている。プログラム用トランジスタＴｐｒｇ、プログラム時選択トランジスタＴｓｉｇ及び再生時選択トランジスタＴｒｅｐをＮチャネルＴＦＴで構成してもよい。

駆動トランジスタＴｄｒは、ドレイン（ノードＶｐｘ１、ドレイン端子）が再生時選択トランジスタＴｒｅｐを介して有機ＥＬ素子２１の陽極に接続されている。有機ＥＬ素子２１の陰極は接地（Ｖｓｓ）されている。また、駆動トランジスタＴｄｒのドレインは、プログラム時選択トランジスタＴｓｉｇを介してデータ線Ｘｍに接続されている。さらに、駆動トランジスタＴｄｒは、ソース（ソース端子）が電源線Ｌ１に接続され、その電源線Ｌ１には有機ＥＬ素子２１を駆動させるための駆動電圧（基準電圧、基準電圧）Ｖｄｄが供給されている。さらに、駆動トランジスタＴｄｒは、ゲート（ゲート端子）が保持キャパシタＣｓｉｇの第１電極（一端）に接続され、その保持キャパシタＣｓｉｇの第２電極（他端）は電源線Ｌ１に接続されている。プログラム用トランジスタＴｐｒｇは、駆動トランジスタＴｄｒのゲート・ドレイン間に接続されている。

ここで、本実施の形態の特徴は、駆動トランジスタＴｄｒのゲートにその一端が接続された付加キャパシタＣａｄｄ（例えば、３４ｆＦ程度）を設けたことにある。付加キャパシタ（調整手段）Ｃａｄｄの他端は、第２の走査線Ｙｎ２に接続されている。

プログラム時選択トランジスタＴｓｉｇ及びプログラム用トランジスタＴｐｒｇのゲートは、走査線（信号線）Ｙｎを構成する第１の走査線Ｙｎ１に接続されている。そして、プログラム時選択トランジスタＴｓｉｇ及びプログラム用トランジスタＴｐｒｇは、第１の走査線Ｙｎ１からのＬレベルの第１走査信号ＳＣｎ１に応答してオン状態になり、Ｈレベルの第１走査信号ＳＣｎ１に応答してオフ状態になる。再生時選択トランジスタＴｒｅｐのゲートは、走査線Ｙｎを構成する第２の走査線Ｙｎ２に接続されている。そして、再生時選択トランジスタＴｒｅｐは、第２の走査線Ｙｎ２からのＬレベルの第２走査信号ＳＣｎ２に応答してオン状態になり、Ｈレベルの第２走査信号ＳＣｎ２に応答してオフ状態になる。

有機ＥＬ素子２１は、駆動トランジスタＴｄｒを介して供給される駆動電流Ｉｄｒ（供給電流Ｉｏｌｅｄ）の大きさに応じた輝度で発光する。

次に、画素２０の動作を簡単に説明する。
図４は、画素２０のプログラム期間、発光（再生）期間、消去期間及び消灯の一連の動作を説明するためのタイムチャートである。

（プログラム期間）
いま、Ｌレベルの第１走査信号ＳＣｎ１が出力されると、プログラム用トランジスタＴｐｒｇ及びプログラム時選択トランジスタＴｓｉｇはオン状態に設定される。この際、Ｈレベルの第２走査信号ＳＣｎ２が出力されていて、再生時選択トランジスタＴｒｅｐはオフ状態に設定されている。このとき、データ線Ｘｍにデータ電流Ｉｄｍが供給される。そして、プログラム用トランジスタＴｐｒｇがオン状態になることによって駆動トランジスタＴｄｒはダイオード接続となる。その結果、そのデータ電流Ｉｄｍが、駆動トランジスタＴｄｒ、プログラム時選択トランジスタＴｓｉｇおよびデータ線Ｘｍという経路で流れる。このとき、駆動トランジスタＴｄｒのゲートの電位に対応した電荷が保持キャパシタＣｓｉｇに蓄積される。

（発光期間）
この状態から、第１走査信号ＳＣｎ１がＨレベルとなり、第２走査信号ＳＣｎ２がＬレベルとなると、プログラム用トランジスタＴｐｒｇ及びプログラム時選択トランジスタＴｓｉｇがオフ状態に設定され、再生時選択トランジスタＴｒｅｐはオン状態に設定される。このとき、保持キャパシタＣｓｉｇの電荷の蓄積状態は変化していないので、駆動トランジスタＴｄｒのゲート電位は、データ電流Ｉｄｍが流れたときの電圧に保持されている。従って、駆動トランジスタＴｄｒのソース・ドレイン間には、そのゲート電圧に応じた大ききの駆動電流Ｉｄｒ（供給電流Ｉｏｌｅｄ）が流れる。詳しくは、供給電流Ｉｏｌｅｄは、駆動トランジスタＴｄｒ、再生時選択トランジスタＴｒｅｐおよび有機ＥＬ素子２１という経路で流れる。これによって、有機ＥＬ素子２１は、供給電流Ｉｏｌｅｄ（データ電流Ｉｄｍ）に応じた輝度で発光する。なお、このとき、プログラム期間と発光期間の電流が流れる経路が相違し、それに伴う駆動トランジスタＴｄｒの負荷特性が変わって動作点が変更するため、上述したようにデータ電流Ｉｄｍの値毎に供給電流Ｉｏｌｅｄの変動する割合が相違する。

（消去期間）
有機ＥＬ素子２１が発光し予め定めた時間経過すると、第２走査信号ＳＣｎ２がＨレベルとなり、再生時選択トランジスタＴｒｅｐはオフ状態に設定される。従って、有機ＥＬ素子２１は、この時点で供給電流Ｉｏｌｅｄが供給されなくなり、消灯する。続いて、第１走査信号ＳＣｎ１がＬレベルとなると、プログラム用トランジスタＴｐｒｇ及びプログラム時選択トランジスタＴｓｉｇがオン状態に設定される。このとき、データ線Ｘｍに駆動停止信号としての消灯信号Ｖｓｉｇ（＝電源電圧Ｖｄｄ）が供給される。このとき、保持キャパシタＣｓｉｇの第１電極に消灯信号Ｖｓｉｇ（＝Ｖｄｄ）が供給される。駆動トランジスタＴｄｒは、そのゲートがソースと同じ電位となってオフ状態になる。このとき、駆動トランジスタＴｄｒのゲートの電位に対応した電荷が保持キャパシタＣｓｉｇに蓄積される。

（消灯期間）
この状態から、第１走査信号ＳＣｎ１がＨレベルとなり、第２走査信号ＳＣｎ２がＬレベルとなると、プログラム用トランジスタＴｐｒｇ及びプログラム時選択トランジスタＴｓｉｇがオフ状態に設定され、再生時選択トランジスタＴｒｅｐはオン状態に設定される。このとき、保持キャパシタＣｓｉｇの第１電極の電位は駆動トランジスタＴｄｒのソースの電位と同じ電位に保持されているので、駆動トランジスタＴｄｒはオフ状態に保持される。従って、上述した供給電流Ｉｏｌｅｄは流れないことから、有機ＥＬ素子２１は、次のプログラム期間まで消灯し続ける。

従って、データ電流Ｉｄｍを常に一定に保ち、発光期間を変更（消灯期間を変更、発光期間と消灯期間の比を調整）すれば、一定のデータ電流Ｉｄｍで有機ＥＬ素子２１の輝度を制御することができる。つまり、駆動トランジスタＴｄｒの負荷特性が変わって動作点が変更することに伴う、データ電流Ｉｄｍの値毎に供給電流Ｉｏｌｅｄの変動割合を考慮することなく階調制御することができる。この階調制御については、更に後述する。

（制御回路）
制御回路１２は、図示しない外部装置から表示パネル部１１に画像を表示するための画像信号（階調データ）Ｄ及びクロックパルスＣＰが入力される（図１参照）。本実施の形態では、制御回路１２は、データドライバ１４に出力する各画素２０の画像信号（階調データ）Ｄを最も大きな値の階調データに補正しその補正した最も大きな値の階調データを基準階調データＤＳとしてそれぞれに出力する。ここで、階調データが「０」〜「６３」階調とした場合、基準階調データは、「６３」階調の階調データＤとなる。従って、外部装置からの階調データＤに関係なくデータドライバ１４は基準階調データＤｓ（６３階調の階調データ）に基づくデータ電流Ｉｍａｘをデータ線Ｘ１〜Ｘｍに出力させて各画素２０の有機ＥＬ素子２１を最も明るく発光させることになる。そこで、制御回路１２は、基準階調データＤｓに基づいて有機ＥＬ素子２１を発光させても、画像信号（階調データ）Ｄに応じた輝度になるように発光期間を調整する。

詳述すると、制御回路１２は、１フレームを複数のサブフレームに分けて、各画素２０に対して画像信号Ｄに基づいて各サブフレームでの発光または消灯かの制御データを生成する。図５は、１フレームの構成（サブフレーム）を説明する図である。本実施の形態では、図５に示すように、中間調を６４階調で表現するために１フレームを６つの第１〜第６サブフレームＳＦ１〜ＳＦ６に区分している。そして、第１〜第６サブフレームＳＦ１〜ＳＦ６の期間ＴＬ１〜ＴＬ６は、第１サブフレームＳＦ１から順に「１」、「２」、「４」、「８」、「１６」、「３２」としている。つまり、期間ＴＬ１〜ＴＬ６は、次のような比に設定されている。ＴＬ１：ＴＬ２：ＴＬ３：ＴＬ４：ＴＬ５：ＴＬ６＝１：２：４：８：１６：３２

そして、階調データＤが「６３」階調の場合、第１〜第６サブフレームＳＦ１〜ＳＦ６の全てを選択し、発光期間Ｔ（＝ＴＬ１＋ＴＬ２＋ＴＬ３＋ＴＬ４＋ＴＬ５十ＴＬ６）でだけ発光させて、「６３」階調の階調データＤの輝度の発光が得られるようにする。そして、階調データＤが「３１」階調の場合、第１〜第５サブフレームＳＦ１〜ＳＦ５を選択して、その発光期間Ｔ（＝ＴＬ１＋ＴＬ２＋ＴＬ３＋ＴＬ４＋ＴＬ５）だけ発光させることによって、見かけ上、画素２０を「３１」階調の輝度の発光をさせる。因みに、階調データＤが「１２」階調の場合、第３サブフレームＳＦ３、第４サブフレームＳＦ４を選択して、その発光期間Ｔ（＝ＴＬ３＋ＴＬ４）だけ発光させることによって、画素２０を「１２」階調の輝度で発光をさせる。つまり、データ線Ｘ１〜Ｘｍに対して「６３」階調に対応する最も大きなデータ電流Ｉｍａｘを供給し、その階調データＤに応じて発光期間Ｔを変更することによって、画素２０をその階調データＤに対応する輝度で発光させる。

このため、制御回路１２は、画素２０毎にその画素２０の階調データＤに基づいて１フレームにおける発光させるサブフレームと発光させない（消灯させる）サブフレームの制御データを生成する。そして、制御回路１２は、画素２０に対して求めた制御データに基づいて、各サブフレームＳＦ１〜ＳＦ６毎にそれぞれ走査線Ｙ１〜Ｙｎを走査するとき、該サブフレームを発光させる期間なのか消灯させる期間なのかを決定する制御信号ＳＧ１を、データドライバ１４に出力する。そして、制御回路１２は、各サブフレームＳＦ１〜ＳＦ６において該サブフレームが発光させる期間の場合にはＨレベルの制御信号ＳＧ１を、サブフレームを消灯させる期間の場合にはＬレベルの制御信号ＳＧ１を出力する。

制御回路１２は、クロックパルスＣＰに基づいて１フレームの第１〜第６サブフレームＳＦ１〜ＳＦ６毎に各走査線Ｙ１〜Ｙｎを順次選択するタイミングを決めるための垂直同期信号ＶＳＹＮＣを生成し、走査ドライバ１３に出力する。また、制御回路１２は、クロックパルスＣＰに基づいて各データ線Ｘ１〜Ｘｍに対応する基準階調データ及び制御信号ＳＧ１を出力するタイミングを決めるための水平同期信号ＨＳＹＮＣを生成し、データドライバ１４に出力する。

（走査ドライバ）
走査ドライバ１３は各走査線Ｙ１〜Ｙｎと接続されている。走査ドライバ１３は、１フレームの各サブフレームＳＦ１〜ＳＦ６において、垂直同期信号ＶＳＹＮＣに基づいて各走査線Ｙ１〜Ｙｎの中の１本を適宜選択して１行分の画素２０群を選択する。各走査線Ｙ１〜Ｙｎは、それぞれ第１の走査線Ｙ１１〜Ｙｎ１と第２の走査線Ｙ１２〜Ｙｎ２とから構成されている。そして、走査ドライバ１３は、各サブフレームＳＦ１〜ＳＦ６において、第１の走査線Ｙ１１〜Ｙｎ１を介して画素２０のプログラム用トランジスタＴｐｒｇ及びプログラム時選択トランジスタＴｓｉｇに第１走査信号ＳＣ１１〜ＳＣｎ１をそれぞれ供給する。また、走査ドライバ１３は、各サブフレームＳＦ１〜ＳＦ６において、第２の走査線Ｙ１２〜Ｙｎ２を介して画素２０の再生時選択トランジスタＴｒｅｐに第２走査信号ＳＣ１２〜ＳＣｎ２をそれぞれ供給する。

（データドライバ）
データドライバ１４は、制御回路１２からの水平同期信号ＨＳＹＮＣ、基準階調データＤｓ及び制御信号ＳＧ１が入力される。データドライバ１４は、各データ線Ｘ１〜Ｘｍに対して単一ライン駆動回路２５を備え、各単一ライン２５に水平同期信号ＨＳＹＮＣに同期して対応する基準階調データＤｓが順番に入力される。各単一ライン騒動回路２５は、図３に示すように、データ電流生成回路２５ａ、消灯信号生成回路（駆動停止信号生成回路）２５ｂ、切替回路２５ｃを備えている。データ電流生成回路２５ａは、制御回路１２から出力される基準階調データＤｓに基づいてデータ電流を生成する。各データ電流生成回路２５ａはデジタル／アナログ変換回路を有し、例えば８ビットの階調データをデジタル／アナログ変換して０〜６３階調のアナログ電流をデータ電流Ｉｄ１〜Ｉｄｍとしてそれぞれ生成する。なお、本実施の形態では、各単一ライン駆動回路２５は、制御回路１２から全て同じ値の基準階調データＤｓが供給されるようになっている。詳述すると、制御回路１２から各単一ライン駆動回路２５のデータ電流生成回路２５ａに出力される基準階調データＤｓは、最も大きな値（最も大きな階調データＤ）がそれぞれに出力される。従って、各単一ライン駆動回路２５は、全て同じ値の最も大きな電流値のデータ電流Ｉｄ１〜Ｉｄｍ（＝Ｉｍａｘ）を生成する。言い換えれば、各単一ライン駆動回路２５は、定電流源となる。

消灯信号生成回路２５ｂは、本実施の形態では電源線Ｌ１に供給される駆動電圧Ｖｄｄが印加され、その駆動電圧Ｖｄｄを消灯信号Ｖｓｉｇとして出力する。

切替回路２５ｃは、第１スイッチＱ１及び第２スイッチＱ２を有している。第１スイッチＱ１は、データ線ｘｍとデータ電流生成回路２５ａとの間に接続されている。第１スイッチＱ１は、本実施の形態ではＮチャネルＦＥＴで構成され、そのゲートに制御回路１２から制御信号ＳＧ１が入力される。そして、Ｈレベルの制御信号ＳＧ１が入力された時、各単一ライン駆動回路２５の第１スイッチＱ１はオン状態になりデータ電流生成回路２５ａからのデータ電流Ｉｄ１〜Ｉｄｍ（＝Ｉｍａｘ）をそれぞれ対応するデータ線Ｘ１〜Ｘｍに出力する。反対に、Ｌレベルの制御信号ＳＧ１が入力された時、各単一ライン駆動回路２５の第１スイッチＱ１はオフ状態になりそれぞれ対応するデータ線Ｘ１〜Ｘｍへのデータ電流Ｉｄ１〜Ｉｄｍ（＝Ｉｍａｘ）の供給を遮断する。

第２スイッチＱ２は、データ線Ｘｍと消灯信号生成回路２５ｂとの間に接続されている。第２スイッチＱ２は、本実施の形態ではＰチャネルＦＥＴで構成され、そのゲートに制御回路１２から制御信号ＳＧ１が入力される。そして、Ｌレベルの制御信号ＳＧ１が入力された時、各単一ライン駆動回路２５の第２スイッチＱ２はオン状態になり消灯信号生成回路２５ｂからの消灯信号Ｖｓｉｇをそれぞれ対応するデータ線Ｘ１〜Ｘｍに出力する。反対に、Ｈレベルの制御信号ＳＧ１が入力された時、各単一ライン駆動回路２５の第２スイッチＱ２はオフ状態となりそれぞれ対応するデータ線Ｘ１〜Ｘｍへの消灯信号Ｖｓｉｇの供給を遮断する。

次に、上記のように構成した有機ＥＬ表示装置１０の動作について説明する。
制御回路１２は、１フレームの画像信号Ｄを入力する。制御回路１２は、１フレームの画像信号Ｄに基づいて各画素２０について第１〜第６サブフレームＳＦ１〜ＳＦ６の中で、発光させるサブフレームと発光させないサブフレームの制御データを作成する。

次に、制御回路１２は、垂直同期信号ＶＳＹＮＣを走査ドライバ１３に、水平同期信号ＨＳＹＮＣをデータドライバ１４に出力する。走査ドライバ１３は、垂直同期信号ＶＳＹＮＣに基づいて第１サブフレームＳＦ１のための第１走査信号ＳＣ１１〜ＳＣｎ１及び第２走査信号ＳＣ１２〜ＳＣｎ２を順次生成し各走査線Ｙ１〜Ｙｎを順番に選択していく。

一方、データドライバ１４は、各走査線Ｙ１〜Ｙｎが選択される毎に、その選択された走査線上の各画素２０についてこの第１サブフレームＳＦ１の期間ＴＬ１において発光させるかどうかの制御信号ＳＧ１と基準階調データＤｓを制御回路１２から入力する。各単一ライン駆動回路２５のデータ電流生成回路２５ａは、基準階調データＤｓに基づいて同じ電流値のデータ電流Ｉｍａｘを生成する。また、各単一ライン駆動回路２５の切替回路２５ｃには、画素２０を発光させるＨレベルの制御信号ＳＧ１、または、画素２０を発光させないＬレベルの制御信号ＳＧ１のいずれかが入力される。そして、発光させる画素２０のデータ線にはデータ電流Ｉｍａｘが、発光させない画素２０のデータ線には消灯信号Ｖｓｉｇが、それぞれ供給される。

そして、発光させる画素２０にデータ電流Ｉｍａｘが供給され、発光させない画素２０に消灯信号Ｖｓｉｇが供給されると、走査ドライバ１３は、第２走査信号に基づいて再生時選択トランジスタＴｒｅｐをオン状態にさせる。再生時選択トランジスタＴｒｅｐのオン状態に基づいて、データ電流Ｉｍａｘが供給された画素２０の有機ＥＬ素子２１は、駆動電流Ｉｄｒ（供給電流Ｉｏｌｅｄ）が供給されて発光する。また、消灯信号Ｖｓｉｇが供給された画素２０の有機ＥＬ素子２１は、駆動トランジスタＴｄｒがオフ状態になるので電流Ｉｏｌｅｄが供給されず発光しない。なお、この状態は、次の第２サブフレームＳＦ２における選択まで保持される。

走査ドライバ１３が次の走査線の選択に移ると、新たに選択された走査線上の各画素２０について上記と同様な動作を行い、各画素２０は、それぞれの制御信号ＳＧ１に基づいてデータドライバ１４からデータ電流Ｉｍａｘまたは消灯信号Ｖｓｉｇのいずれかが供給される。そして、各画素２０は、供給されてデータ電流Ｉｍａｘまたは消灯信号Ｖｓｉｇに基づいて発光または消灯する。

第１サブフレームＢＦ１の最後の走査線上の各画素２０へのデータ電流Ｉｍａｘまたは消灯信号Ｖｓｉｇの供給が終了すると、走査ドライバ１３は、第２サブフレームのための第１走査信号ＳＣ１１〜ＳＣｎ１及び第２走査信号ＳＣ１２〜ＳＣｎ２を順次生成し各走査線Ｙ１〜Ｙｎを順番に選択していく。一方、制御回路１２は上記と同様に、選択される走査線上の各画素２０の第２サブフレームＳＦ２における制御信号ＳＧ１及び基準階調データＤｓをそれぞれ出力する。そして、データドライバ１４は、走査線が選択される毎に、その選択された走査線上の各画素２０に対して各画素２０に対する制御信号ＳＧ１に基づいてデータ電流Ｉｍａｘまたは消灯信号Ｖｓｉｇを供給する。そして、選択された走査線上の各画素２０は、上記と同様に、供給されたデータ電流Ｉｍａｘまたは消灯信号Ｖｓｉｇに基ついて発光または消灯する。

以後、第３サブフレームＳＦ３〜第６サブフレームＳＦ６のそれぞれについても、同様な動作が繰り返されて１フレームの画像が表示パネル部１１の各画素２０によって表現される。そして、１フレームの画像表示動作が終了すると、次の１フレームのための画像表示動作が同様に行われる。

従って、例えば、階調データＤが「６３」階調の画素２０の場合、供給されたデータ電流Ｉｍａｘに基づいて第１〜第６サブフレームＳＦ１〜ＳＦ６の全てのフレームで発光し、その発光期間ＴはＴ＝ＴＬｌ＋ＴＬ２＋ＴＬ３＋ＴＬ４＋ＴＬ５＋ＴＬ６となる。また、階調データＤが「１５」階調の画素２０の場合、供給されたデータ電流Ｉｍａｘに基づいて第１〜第４サブフレームＳＦ１〜ＳＦ４で発光し、第５及び第６サブフレームＳＦ５、ＳＦ６で消灯し、その発光期間ＴはＴ＝ＴＬｌ＋ＴＬ２十ＴＬ３＋ＴＬ４となる。さらに、階調データＤが「３」階調の画素２０の場合、供給されたデータ電流Ｉｍａｘに基づいて第１及び第２サブフレームＳＦ１、ＳＦ２で発光し、第３〜第６サブフレームＳＦ３〜ＳＦ６で消灯し、その発光期間ＴはＴ＝ＴＬｌ＋ＴＬ２となる。さらに、階調データＤが「６」階調の画素２０の場合、供給されたデータ電流Ｉｍａｘに基づいて第２及び第３サブフレームＳＦ２、ＳＦ３で発光し、第１、第４〜第６サブフレームＳＦ１、ＳＦ４〜ＳＦ６で消灯し、その発光期間ＴはＴ＝ＴＬ２＋ＴＬ３となる。つまり、データ線Ｘ１〜Ｘｍに「６３」階調に対応する最も大きなデータ電流Ｉｍａｘを供給し、その階調データＤに応じて発光期間Ｔを変更することによって、画素２０をその階調データＤに対応する輝度で見かけ上、発光させる。

すなわち、本実施の形態の有機ＥＬ表示装置１０は、一定値の駆動電流を供給し、かつ当該駆動電流の供給期間を可変に設定することによって階調制御をして有機ＥＬ素子（電気光学素子）を駆動している。

（検討事項）
次いで、本発明者らの検討事項について説明する。即ち、図３に示した画素２０の回路図のうち、本願発明の特徴である付加キャパシタＣａｄｄを用いなかった場合（以下「検討回路」という）の過渡電流波形について説明する。

まず、検討回路の電流均一化時間階調方法の動作点について説明する。図６に、電流均一化時間階調方法の動作点を示す。図示するように、プログラム期間では、駆動トランジスタＴｄｒのゲートとドレインを接続してダイオード接続とするので、トランジスタ特性のＶｇｓ＝Ｖｄｓカーブの上に、動作点がくる。また、このとき、Ｉｓｉｇを強制的に流すので、Ｉｄｒ＝Ｉｓｉｇの目盛の上に、動作点がくる。従って、これらの交点（「Ｐｒｏｇｒａｍ」）が動作点となる。次に、発光期間（再生期間）では、ＶｇｓをＣｓｉｇに保持してあるので、駆動トランジスタＴｄｒのＩｄｓ−Ｖｄｓ特性カーブ上を、動作点が動く。また、このとき、有機ＥＬ素子２１を直列に接続するので、有機ＥＬ素子２１特性（「ＯＬＥＤ」）上に、動作点がくる。結局これらの交点（「Ｒｅｐｒｏｄｕｃｅ Ｉｄｅａｌ」）が動作点となり、このときのＩｄｒがＩｏｌｅｄとなる。駆動トランジスタＴｄｒのＩｄｓ−Ｖｄｓ特性カーブは飽和領域にあたるので、おおよそフラットであり、ほぼＩｏｌｅｄはＩｓｉｇと同程度と理想的になる。このときの理想的な動作点（「Ｒｅｐｒｏｄｕｃｅ Ｉｄｅａｌ」）を、図６に示す。

しかしながら、本発明者らが、実際に回路シミュレーションを行い検討したところ、必ずしもＩｏｌｅｄ＝Ｉｓｉｇとならないことが判明した。図７に、検討回路の電流均一化時間階調方法の過渡電流波形を示す。即ち、プログラム期間では、Ｉｏｌｅｄ＝Ｉｓｉｇとなっているものの、発光（再生）動作では、ＩｏｌｅｄはＩｓｉｇと大きく異なることがわかる。これは突抜（突き抜け）電圧によるもので、「突抜誤差」と呼ぶ。なお、この突き抜け電圧が印加されている間（突抜誤差が生じている間）を一定の期間（第３期間）と考えることができる。即ち、プログラム期間（第１期間）から発光期間（第２期間）へと遷移する際に、ＳＣｎ１はＬレベル（低電位）からＨレベル（高電位）へと増加するので、プログラム用トランジスタＴｐｒｇのゲート容量のカップリングを通じて、保持キャパシタＣｓｉｇに保持した、駆動トランジスタＴｄｒのゲートの電位Ｖｇｓに対応した電荷が増加する。駆動トランジスタＴｄｒはＰチャネルＴＦＴであるので、Ｖｇｓが増加するとＩｄｒは減少する。即ち、「突抜誤差」は、Ｉｄｒの減少（変動）と言える。図７においては、突抜誤差は３１．９％にも達している。このときの実際の動作点を、「Ｒｅｐｒｏｄｕｃｅ Ａｃｔｕａｌ」として、図６に示す。なお、より低移動度のＴＦＴであれば、駆動能力を確保するためにより大きいサイズとなるので、より大きな突抜誤差が生じる。なお、図７において、縦軸はＩｄｒ（μＡ）を横軸は時間ｔ（μｓ）を示し、プログラム期間を「Ｐｒｏｇｒａｍ」と、発光（再生）期間を「Ｒｅｐｒｏｄｕｃｅ」として示す（図８、図９、図１１について同じ）。

そこで、本実施の形態においては、図３を参照しながら説明したように、駆動トランジスタＴｄｒのゲートと第２の走査線Ｙｎ２との間に、付加キャパシタＣａｄｄを付加した。前述した通り、プログラム期間から発光期間へと遷移する際に、ＳＣｎ１はＬレベル（低電位）からＨレベル（高電位）へと増加するので、プログラム用トランジスタＴｐｒｇのゲート容量のカップリングを通じて、保持キャパシタＣｓｉｇに保持した電荷（Ｖｇｓ）が増加する。これに対し、第２走査線Ｙｎ２（ＳＣｎ２）はＨレベル（高電位）からＬレベル（低電位）へと減少するので、付加キャパシタＣａｄｄのカップリングを通じて、保持キャパシタＣｓｉｇに保持した電荷（Ｖｇｓ）が減少する。

結果として、逆方向に変化するふたつのパルス電圧（第１走査線と第２走査線の電位）による相補的な突抜電圧がキャンセルされるので、突抜誤差が低減される。ここで、付加キャパシタＣａｄｄの容量値は、あらかじめ回路シミュレーションで最適化しておくことが好ましい。図８に、本実施の形態（付加容量型補償方式）の過渡電流波形を示す。図示するように、発光期間において、突抜誤差が低減され、ほぼＩｏｌｅｄはＩｓｉｇと同程度となっている。ここでは、突抜誤差が０．１％まで低減（改善）されている。なお、Ｉｎｉｔｉａｌは、図７に示すＩｔｆｔ（０〜４μｓ）である（図９、図１１について同じ）。

このように、本実施の形態によれば、駆動トランジスタＴｄｒのゲート端子にその一端が接続された付加キャパシタＣａｄｄを設け、さらに、その他端を、プログラム用トランジスタＴｐｒｇと逆位相の電位が印加されるノード、例えば、再生用選択トランジスタＴｒｅｐのゲート端子（Ｙｎ２）に接続したので、突抜誤差を低減することができる。即ち、駆動電流Ｉｄｒの変化を低減することができる。また、輝度の安定化を図ることができる。即ち、階調精度を向上させることができ、電気光学装置の画質の均一性を向上させることができる。

＜実施の形態２＞
実施の形態２においては、ＴＦＴ特性の変動対策について説明する。即ち、移動度や閾値電圧といったＴＦＴ特性が変動すると、プログラム用トランジスタＴｐｒｇのゲート容量からの突抜電圧も変動する。しかしながら、実施の形態１の回路（図３参照）では、付加キャパシタＣａｄｄは一定であるからそれからの突抜電圧は変動しない。よって、ＴＦＴ特性が大きく変動するときは、突抜誤差が増加する懸念がある。ＴＦＴ特性が変化した場合の過渡電流波形を、図９の右側に示す。ここでは、閾値電圧が０．１Ｖ変動した場合の、過渡電流波形を示す。図９に示すように、この場合、突抜誤差が、０．６％まで増加している。この０．６％の輝度誤差は、視認できる輝度誤差である。

そこで、本実施の形態においては、付加キャパシタＣａｄｄによる突抜電圧のキャンセルに加え、付加トランジスタＴａｄｄを組み込むことで、さらなる突抜誤差の低減を図る。

図１０に、付加トランジスタ型補償方式の画素回路を示す。ここでは、図３を参照しながら説明した付加キャパシタＣａｄｄ（例えば、３４ｆＦ）の一部を付加トランジスタＴａｄｄで構成する。即ち、付加キャパシタＣａｄｄ（２７ｆＦ）と付加トランジスタＴａｄｄとの並列容量の一端を、駆動トランジスタＴｄｒのゲートに接続する。さらに、他端を、第２の走査線Ｙｎ２に接続する。なお、他の構成およびその動作は実施の形態１と同様であるため、その説明を省略する。

上記並列容量を用いた場合には、ＴＦＴ特性が変動し、プログラム用トランジスタＴｐｒｇのゲート容量による突抜電圧が変動した場合、付加トランジスタＴａｄｄのゲート容量からの突抜電圧も同様に変動する。結果として、付加キャパシタＣａｄｄによる突抜電圧のキャンセルに加え、ＴＦＴ特性の変動に起因する突抜誤差は、付加トランジスタＴａｄｄによりキャンセル（相殺、補償）することができる。

ここで、付加トランジスタＴａｄｄのサイズは回路シミュレーションで最適化しておくことが好ましい。図１１に、付加ＴＦＴ型補償方式の過渡電流波形を示す。ここでは、閾値電圧が０．１Ｖ変動した場合の、過渡電流波形を示す。図１０の右側に示すように、この場合、突抜誤差が、０．１％のまま増加していない。よって、ＴＦＴ特性が変動しても、突抜誤差を視認不可な領域まで、低減することができる。なお、この回路シミュレーションには、本発明者らが開発した電圧依存性と周波数依存性を再現するＴＦＴの容量モデルを使用した（IEEE Trans. Computer-Aided Design of ICAS, vol. 21, no. 9, pp. 1101-1104, Sep. 2002参照）。

このように、本実施の形態によれば、駆動トランジスタＴｄｒのゲート端子にその一端が接続された上記並列容量を設け、さらに、その他端を、プログラム用トランジスタＴｐｒｇと逆位相の電位が印加されるノード、例えば、再生用選択トランジスタＴｒｅｐのゲート端子（Ｙｎ２）に接続したので、突抜誤差を低減することができる。即ち、駆動電流Ｉｄｒの変化を低減することができる。また、輝度の安定化を図ることができる。即ち、階調精度を向上させることができ、電気光学装置の画質の均一性を向上させることができる。

＜実施の形態３＞
実施の形態２においては、付加キャパシタＣａｄｄ（２７ｆＦ）と付加トランジスタＴａｄｄとの並列容量を用いたが、付加トランジスタＴａｄｄのみを用いてもよい。

図１２に、付加トランジスタ型補償方式の他の画素回路を示す。図３を参照しながら説明した、付加キャパシタＣａｄｄ（３４ｆＦ）を付加トランジスタＴａｄｄで構成する。即ち、付加トランジスタＴａｄｄの一端（ゲート端子）を、駆動トランジスタＴｄｒのゲートに接続する。さらに、他端（ソースおよびドレイン端子）を、第２の走査線Ｙｎ２に接続する。なお、他の構成およびその動作は実施の形態１と同様であるため、その説明を省略する。

上記付加トランジスタＴａｄｄを用いた場合も、ＴＦＴ特性が変動し、プログラム用トランジスタＴｐｒｇのゲート容量による突抜電圧が変動した場合、付加トランジスタＴａｄｄのゲート容量による突抜電圧も同様に変動する。結果として、ＴＦＴ特性が変動に起因する突抜誤差は、付加トランジスタＴａｄｄによりキャンセル（相殺、補償）することができる。また、付加トランジスタＴａｄｄのゲート容量を調整することで、付加トランジスタＴａｄｄに実施の形態１の付加キャパシタＣａｄｄの役割を持たせることができる。従って、付加トランジスタＴａｄｄにより、実施の形態１で説明した突抜電圧のキャンセルも行うことができる。即ち、付加トランジスタＴａｄｄのサイズを、回路シミュレーションで最適化しておくことで、実施の形態１で説明した突抜電圧のキャンセルおよびＴＦＴ特性の変動に起因する突抜電圧のキャンセルを行うことができる。

このように、本実施の形態によれば、駆動トランジスタＴｄｒのゲート端子にその一端が接続された付加トランジスタＴａｄｄを設け、さらに、その他端を、プログラム用トランジスタＴｐｒｇと逆位相の電位が印加されるノード、例えば、再生用選択トランジスタＴｒｅｐのゲート端子（Ｙｎ２）に接続したので、突抜誤差を低減することができる。即ち、駆動電流Ｉｄｒの変化を低減することができる。また、輝度の安定化を図ることができる。即ち、階調精度を向上させることができ、電気光学装置の画質の均一性を向上させることができる。

なお、実施の形態１〜３で説明した単一ライン駆動回路２５は回路の一例であり、これのみに限定されるものではない。また、画素２０においても、本発明の要旨の範囲内において種々の変形実施が可能である。

要は、基準電圧Ｖｄｄと、ノードＶｐｘ１との間に接続された駆動トランジスタＴｄｒと、ノードＶｐｘ１に接続された有機ＥＬ素子２１と、駆動トランジスタＴｄｒのゲートと基準電圧Ｖｄｄとの間に接続された保持キャパシタＣｓｉｇと、ノードＶｐｘ１に接続された一定電流を出力する定電流源（例えば、単一ライン駆動回路２５）と、駆動トランジスタＴｄｒのゲートとノードＶｐｘ１との間に接続されたプログラム用トランジスタＴｐｒｇとを有する画素（回路）２０の駆動トランジスタＴｄｒのゲートにその一端が接続された付加キャパシタＣａｄｄ（もしくは並列容量、ゲート容量）等を付加する構成であればよい。

また、実施の形態１〜３においては、付加キャパシタＣａｄｄ等の一端を第２走査線Ｙｎ２に接続したが、かかる信号線に限定されず、第１走査線Ｙｎ１と逆位相の電位が印加されるノード（信号線）に接続することで同様の効果を奏する。また、ＨレベルとＬレベルの中間電位に接続してもよい。但し、逆位相の電位が印加されるノードに接続した方が、上記キャンセル効果（カップリング効果）は大きくなる。

次に、図１３乃至図１７を参照しながら、電気光学装置１００を備える電子機器の具体例について説明する。図１３はテレビジョンへの適用例を示す。テレビジョン５５０は、本発明の電気光学装置１００を備えている。図１４はロールアップ式テレビジョンへの適用例を示す。ロールアップ式テレビジョン５６０は、本発明の電気光学装置１００を備えている。図１５は携帯電話への適用例を示す。携帯電話５３０は、アンテナ部５３１、音声出力部５３２、音声入力部５３３、操作部５３４、及び本発明の電気光学装置１００を備えている。図１６はビデオカメラへの適用例である。ビデオカメラ５４０は、受像部５４１、操作部５４２、音声入力部５４３、及び本発明の電気光学装置１００を備えている。図１７は、モバイル型パーソナルコンピュータ１００を示す。モバイル型パーソナルコンピュータ１００は、キーボード１０１を備えた本体部１０２と、有機ＥＬ表示装置１０を用いた表示ユニット１０３とを備えている。

尚、電子機器は、これらに限定されず、表示機能を有する各種の電子機器に適用可能である。例えばこれらの他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、電子手帳、電光掲示盤、宣伝公告用ディスプレイなども含まれる。また、本発明は、上述した実施の形態の内容に限定されるものではなく、本発明の要旨の範囲内において種々の変形実施が可能である。例えば、上述した各実施の形態では、電気光学素子として、有機ＥＬ素子を例示していたが、本発明の適用範囲はこれに限定されるものではなく、例えば、無機ＥＬ素子、液晶素子、デジタルマイクロミラーデバイス（ＤＭＤ）、ＦＥＤ（Field Emission Display）、ＳＥＤ（Surface-Conduction Electron-Emitter Display）等、各種の電気光学装置（表示装置）に適用することが可能である。

有機ＥＬ表示装置の電気的構成を示すブロック回路図である。 表示パネル部の回路構成を示すブロック回路図である。 実施の形態１の画素の回路図である。 画素のプログラム期間、発光期間、消去期間及び消灯期間の一連の動作を説明するためのタイムチャートである。 １フレームの構成（サブフレーム）を説明する図である。 電流均一化時間階調方法の動作点を示す図である。 電流均一化時間階調方法の検討回路の過渡電流波形を示す図である。 実施の形態１（付加容量型補償方式）の過渡電流波形を示す図である。 ＴＦＴ特性が変化した場合の過渡電流波形を示す図である。 実施の形態２（付加トランジスタ型補償方式）の画素回路を示す図である。 実施の形態２（付加トランジスタ型補償方式）の過渡電流波形を示す図である。 実施の形態３（付加トランジスタ型補償方式）の画素回路を示す図である。 電気光学装置を備えたテレビジョンの斜視図である。 電気光学装置を備えたロールアップ式テレにジョンの斜視図である。 電気光学装置を備えた携帯電話の斜視図である。 電気光学装置を備えたビデオカメラの斜視図である。 電気光学装置を備えたパーソナルコンピュータの斜視図である。

符号の説明

１０…有機エレクトロルミネッセンス表示装置（電気光学装置）、１１…表示パネル部、１２…制御回路、１３…走査ドライバ、１４…データドライバ、２０…画素、２１…有機エレクトロルミネッセンス素子（電気光学素子）、２５…単一ライン駆動回路、２５ａ…データ電流生成回路、２５ｂ…消灯信号生成回路、２５ｃ…切替回路、Ｃａｄｄ…付加キャパシタ、Ｃｓｉｇ…保持キャパシタ、Ｄ…階調データ、Ｉｄｒ…駆動電流、Ｉｍａｘ…データ電流、Ｉｏｌｅｄ…供給電流、Ｑ１…第１スイッチ、Ｑ２…第２スイッチ、ＳＣｎ１…第１走査信号、ＳＣｎ２…第２走査信号、Ｔａｄｄ…付加トランジスタ、Ｔｄｒ…駆動トランジスタ、Ｔｐｒｇ…プログラム用トランジスタ、Ｔｓｉｇ…プログラム時選択トランジスタ、Ｔｒｅｐ…再生時選択トランジスタ、Ｖｓｉｇ…駆動停止信号、Ｘ１〜Ｘｍ…データ線、Ｙ１〜Ｙｎ…走査線、Ｙｎ１…第１の走査線、Ｙｎ２…第２の走査線

Claims (7)

1. 電子装置であって、
   複数の第１の信号線と、
   複数の第２の信号線と、
   複数の単位回路と、を含み、
   前記複数の単位回路の各々は、
   第１のゲートと第１の端子と第２の端子と前記第１の端子と前記第２の端子との間に設けられたチャネル領域とを備えた第１のトランジスタと、電気光学素子と、を備え、
   第１の期間に、前記第１のゲートのゲート電圧は、第１の電圧レベルに設定され、
   第２の期間に、前記第１のゲートの前記ゲート電圧は、第２の電圧レベルに設定され、
   前記第２の期間に、前記第２の電圧レベルに対応する電圧レベルを有する駆動電圧又は電流レベルを有する駆動電流が前記電気光学素子に供給され、
   前記第１のゲートの前記ゲート電圧を前記第１の電圧レベルから前記第２の電圧レベルへ変化させ、前記第１のゲートに接続された調整手段を含むこと、
   を特徴とする電子装置。
2. 請求項１に記載の電子装置において、
   前記第１の電圧レベルに設定は、前記複数の第２の信号線のうちの１つの第２の信号線を解して供給されるデータ信号により設定されること、
   を特徴とする電子装置。
3. 請求項２に記載の電子装置において、
   前記第１の期間は、前記１つの第２の信号線と前記第１のゲートとが電気的に接続される第３の期間を含み、
   前記第３の期間における前記第１のゲートの前記ゲート電圧は、前記第１の電圧レベルとは異なる第３の電圧レベルであり、
   前記１つの第２の信号線と前記第１のゲートとが電気的に切断された後に、前記第１の電圧レベルになること、
   を特徴とする電子装置。
4. 請求項３に記載の電子装置において、
   前記複数の単位回路の各々は、さらに前記第１のゲートと前記第１の端子との電気的接続を制御する第２のトランジスタを含み、
   前記第３の期間において、前記第２のトランジスタはオン状態であり、
   前記第３の期間の終了後、前記第２のトランジスタがオン状態からオフ状態になるときに、前記ゲート電圧は、前記第３の電圧レベルから前記第１の電圧レベルに変化すること、
   を特徴とする電子装置。
5. 請求項１乃至４のいずれかに記載の電子装置において、
   前記第１の電圧レベルに対応する前記第１のトランジスタの第１の導通状態は、前記第２の電圧レベルに対応する第２の導通状態よりも、低い導通状態であること、
   を特徴とする電子装置。
6. 請求項３又は４に記載の電子装置において、
   前記第１の電圧レベルに対応する前記第１のトランジスタの第１の導通状態は、前記第３の電圧レベルに対応する前記第１のトランジスタの第３の導通状態よりも、低い導通状態であること、
   を特徴とする電子装置。
7. 請求項１乃至６のいずれかに記載の電子装置において、
   前記調整手段は、容量カップリングにより、前記ゲート電圧を前記第１の電圧レベルから前記第２の電圧レベルに変化させること、
   を特徴とする電子装置。

Images