JP2008034775A - 半導体装置を実装した回路装置及び半導体装置の実装方法 - Google Patents
半導体装置を実装した回路装置及び半導体装置の実装方法 Download PDFInfo
- Publication number
- JP2008034775A JP2008034775A JP2006228444A JP2006228444A JP2008034775A JP 2008034775 A JP2008034775 A JP 2008034775A JP 2006228444 A JP2006228444 A JP 2006228444A JP 2006228444 A JP2006228444 A JP 2006228444A JP 2008034775 A JP2008034775 A JP 2008034775A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- bump
- thermosetting resin
- bumps
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】 リフロー時の半導体装置と配線基板との収縮差によって生じる応力を緩和して、バンプに生じるクラック等の不具合を防止する
【解決手段】 半導体装置2がバンプ3を介して配線基板5上にフリップチップ実装されている回路装置1であって、前記バンプ3は、半田酸化膜除去作用を有する第一の熱硬化性樹脂4で被覆されている。
【選択図】図1
【解決手段】 半導体装置2がバンプ3を介して配線基板5上にフリップチップ実装されている回路装置1であって、前記バンプ3は、半田酸化膜除去作用を有する第一の熱硬化性樹脂4で被覆されている。
【選択図】図1
Description
本発明は、配線基板上に半田バンプ等のバンプを介して半導体装置が実装された回路装置と、この回路装置を製造するための半導体装置の実装方法に関するものである。
電子機器に搭載される無線モジュールや電源モジュール等の回路装置は、集積回路(IC)等の半導体装置及びその他の受動部品をセラミック配線基板や樹脂製のプリント配線基板上に実装して形成される。近年は、電子機器の小型化が進んでおり、回路装置にも小型化の要求がなされている。回路装置において半導体装置が占める実装面積は比較的大きいので、その実装面積を小さくするために、フリップチップ実装による半導体装置の実装が用いられている。
フリップチップ実装は、半導体装置の下面(配線基板と向かい合う面)に設けられた端子に直接または該端子に形成された柱状電極(ポスト)にバンプを形成し、このバンプを配線基板上のランド(電子部品等の端子電極を接合する導体)に接合するようにして半導体装置を実装するものである。
しかし、フリップチップ実装においては、リフロー時に加熱、冷却を行うと、半導体装置と配線基板との収縮率の違いによってバンプに応力がかかる。特に配線基板が樹脂製のプリント基板の場合には特に収縮率の差が大きくなるので、バンプにかかる応力がより大きくなる。この応力により、バンプにクラックが発生して接合信頼性が低下する等の問題が発生することがあった。そこでこのような問題点を解消するために、特開平8−17860号公報や特開2004−72116号公報に示されているように、半田バンプを熱硬化性樹脂で被覆して、応力を緩和する方法が提案されている。
上記の先行技術または図9に示されたような半田バンプ3の場合、被覆した熱硬化性樹脂11は配線基板5への実装前に硬化させている。そのため、リフローで半田バンプ3を溶融しその後固化させたときに、半田バンプ3が収縮またはランド6に半田が濡れて形状が変形することによって半田バンプ3と被覆樹脂11との間に隙間12が生じることがあった。このような隙間12が生じると、被覆樹脂11による応力緩和の効果が低下してしまうという問題があった。
本発明は、このような問題点を解決して、バンプにかかる応力を緩和して、クラック等の不具合を防止することができる回路装置とその製造方法を提供するものである。
本発明は、第一の解決手段として、半導体装置がバンプを介して配線基板上にフリップチップ実装されている回路装置において、前記バンプは、半田酸化膜除去作用を有する第一の熱硬化性樹脂からなる膜で被覆されていることを特徴とする回路装置を提案する。
また本発明では、第二の解決手段として、配線基板上にバンプを介して半導体装置をフリップチップ実装する半導体装置の実装方法において、前記半導体装置に接合された前記バンプに半田酸化膜除去作用を有する第一の熱硬化性樹脂を浸漬塗布する工程と、前記第一の熱効果性樹脂を浸漬塗布した前記バンプが配線基板上のランドに接するように前記半導体装置を搭載する工程と、前記半導体装置を搭載した前記配線基板を加熱手段によって加熱し、前記バンプと前記ランドとの接合と同時に前記第一の熱硬化性樹脂を硬化させる工程と、を有することを特徴とする半導体装置の実装方法を提案する。
上記第一及び第二の解決手段によれば、リフロー時にバンプと第一の熱硬化性樹脂からなる膜の硬化を同時に行うことによって、バンプの収縮に第一の熱硬化性樹脂を追随させることができるため、被覆された第一の熱硬化性樹脂の膜とバンプとの間に隙間が生じにくくなる。これによって応力緩和の効果を従来の方法よりも向上させることができる。
また本発明では、第三の解決手段として、前記第一の熱硬化性樹脂からなる膜で被覆された前記バンプによってよって前記半導体装置と前記配線基板との間に形成された空間に、第二の熱硬化性樹脂からなるアンダーフィルが形成されていることを特徴とする回路装置を提案する。前記第三の解決手段によれば回路装置の絶縁性等の信頼性を向上させることができる。
本発明によれば、リフロー時の半導体装置と配線基板との収縮差によって生じる応力を緩和して、バンプに生じるクラック等によって発生する接合信頼性の低下を防止することができる。
本発明の回路装置に係る実施形態について説明する。まず、本発明の回路装置の構造について、図1〜図3に基づいて説明する。
図1は回路装置1の一例を示す模式断面図である。この回路装置1は、半導体装置2がバンプ3を介して配線基板5上にフリップチップ実装されている。バンプ3は配線基板5上のランド6に接合されている。さらにバンプ3は第一の熱硬化性樹脂からなる膜4によって被覆されている。なお、回路装置1には、半導体装置2のほかに、その他の電子部品や配線導体などが存在するが、ここではその他の電子部品や配線導体を省略して説明する。
半導体装置2は、CSP(Chip−Scale−Package)等の樹脂外装で覆われたパッケージタイプの他に、裸の半導体チップを実装するベアチップのような形態がある。このような半導体装置2は、下面すなわち配線基板5と向かい合う面に端子電極が形成されており、フリップチップ実装が可能になっている。この端子電極にバンプ3が設けられており、このバンプ3を介して配線基板5上に実装される。
バンプ3は、加熱溶融可能な金属で形成されており、加熱溶融させて配線基板5上のランド6に接合される。加熱溶融可能な金属としては、Sn、Sn−Ag、Sn−Cu、Sn−Sb、Sn−Zn、Sn−Bi及びこれらの材料に特定の添加元素をさらに加えた低融点の金属材料等を挙げることができる。また、バンプ3は半導体装置3の大きさまたは端子間の間隔によって形成可能な寸法が変わってくる。すなわち、半導体装置2の小型化が進み、端子電極間の間隔が狭くなってくると、バンプ3の寸法は小さくなる。
配線基板5は、半導体装置3やその他の電子部品の端子電極と接合するためのランド6と、該ランドと接続して配線を行う配線導体(図示せず)が形成されている。基板の形態としては、単層の基板の一方面にランド及び配線導体が形成されたもの(単層片面)、単層の基板の両面にランド及び配線導体が形成されてスルーホールによって反対側の配線に接続されるタイプのもの(単層両面)及び多層配線基板がある。また、配線基板3の材質としては樹脂またはセラミックスが挙げられる。樹脂基板としては、ガラス−エポキシ、ポリイミド、シアネート樹脂、フッ素樹脂などがある。セラミックス基板としては、アルミナや低温焼結性セラミックス(LTCC)などがある。特に樹脂製の配線基板の場合、半導体装置3との収縮率の差が大きくなり、リフロー時の加熱・冷却による影響が大きくなる。
第一の熱硬化性樹脂からなる膜4は半田酸化膜除去作用すなわちフラックス効果を有するもので、リフロー前にバンプ3に被覆され、リフロー時にバンプ3の加熱溶融及び固化と同時に硬化される。バンプ3の加熱溶融及び固化と同時に硬化することにより、バンプ3の変形に樹脂膜4が追随することができる。また、第一の熱硬化性樹脂の半田酸化膜除去作用により、バンプ3がランド6に接合されるとともに第一の熱硬化性樹脂とバンプ3との濡れ性がよくなる。これにより従来のようにバンプと樹脂膜との間に隙間が発生しにくくなる。また、樹脂膜4はバンプ3の一個一個に個別に形成されているので、バンプ3全体を樹脂で被覆する場合に比べて樹脂の収縮による隙間が発生しにくい。
第一の熱硬化性樹脂からなる膜4の基材としては、エポキシ樹脂、ポリエステル樹脂、アクリレート樹脂などを挙げることができる。なお、硬化温度をバンプ3のリフロー温度(200℃〜290℃)と同等にするために硬化剤を適宜選ぶことができる。また、半田酸化膜除去作用については、第一の熱硬化性樹脂からなる膜4の基材に添加剤の形で付与することができる。半田酸化膜除去作用を付与するには(メタ)アクリル酸、マレイン酸等の不飽和酸、蓚酸、マロン酸等の有機二酸、クエン酸等の有機酸をはじめ、炭化水素の側鎖にハロゲン基、水酸基、ニトリル基、ベンジル基、カルボキシル基等を少なくとも一つ以上添加することにより可能である。
本発明の回路装置の別の例の模式断面図を図2に示す。本形態と図1の形態との相違点は半導体装置2に柱状電極(ポスト)7が形成されており、バンプ3がポスト7と接合している点である。このような構造によれば、半導体装置2と配線基板5の収縮率の差による応力をバンプ3とポスト7に分散させることができる。これにより応力緩和の効果をより高めることができる。このようなポスト7は、電解メッキ等の方法で形成することができ、材質としては、Cu、Ni、Auまたはこれら金属を積層したものなどが用いられる。
また、図1に示した回路装置1に、図3に示すように半導体装置2と配線基板5との間に形成された空間に第二の熱硬化性樹脂8を充填し、アンダーフィルを形成することができる。第二の熱硬化樹脂は第一の熱硬化樹脂と相溶せず存在する。このような構造によれば、回路装置1の絶縁性等の信頼性が向上する。また、応力緩和の効果をより向上させることができる。第二の熱硬化性樹脂8の材質としては、第一の熱硬化性樹脂4の基材と同じでもよいが、異なるものでも良い。例えば硬化温度を第一の熱硬化性樹脂4よりも低くして、バンプ3の再溶融を防ぐようにしても良い。また、第二の熱硬化性樹脂8は空間に充填されるため、第一の熱硬化性樹脂よりも粘度を低いものを用いても良い。
次に、本発明の回路装置の製造方法すなわち半導体装置の実装方法について、図4〜図8に基づいて説明する。
まず、図4に示すように、バンプ3を設けた半導体装置2を用意する。一方、前記バンプを浸漬する第一の熱硬化性樹脂の未硬化樹脂層9を用意する。この未硬化樹脂層9は平板(図示せず)上にスキージ等で第一の熱硬化性樹脂を所定の厚みでキャスティングして形成しても良いし、また、所定の深さのある容器に第一の熱硬化性樹脂を入れても良い。また、ローラー上に所定の厚みで未硬化樹脂層9を形成して、このローラーで第一の熱硬化性樹脂を塗布して被覆しても良い。
続いて図5に示すように、半導体装置2に設けたバンプ3を、未硬化樹脂層9に浸漬する。半導体装置2を未硬化樹脂層9に浸漬するときは、保持具(図示せず)に保持して行っても良い。なお、浸漬する量は未硬化樹脂層9の厚みを調整することによって制御が可能である。また、未硬化樹脂層9に浸す高さを調整しても良い。
続いて図6に示すように、未硬化樹脂層9にバンプ3を浸漬した半導体装置2を引き上げ、第一の熱硬化性樹脂からなる膜4を被覆する。このとき未硬化樹脂層9のない平板上にバンプ3を押し付けて余分な樹脂を取り除くようにしても良い。続いて図7に示すように、第一の熱硬化性樹脂4が未硬化の状態で半導体装置2を配線基板5上に搭載する。ここでバンプ3をランド6に押し付けるように載せると、第一の熱硬化性樹脂からなる膜4が未硬化であるため、バンプ3が第一の熱硬化性樹脂を押しのけてランド6と接触する。
続いて図8に示すように、半導体装置2を載せた配線基板5を加熱手段10で加熱してバンプ3を溶融させ、ランド6と接合する。なお、図中のヒーター10は加熱手段を模式的に表したもので、具体的な加熱手段としては、リフロー炉等の加熱炉、または搭載時に半導体装置2を吸着するノズルを加熱して半田を溶融させるパルスヒータ等がある。第一の熱硬化性樹脂には半田酸化膜除去作用すなわちフラックス作用があるので、その作用により溶融したバンプ3とランド6は濡れ性が良好になり、確実に接合される。また、ここで第一の熱硬化性樹脂が硬化し始める。このとき、第一の熱硬化性樹脂がバンプ3と密着した状態で硬化するので、その後冷却してバンプ3を固化させたときに第一の熱硬化性樹脂からなる膜4とバンプ3の間に隙間が生じにくくなる。
以上に述べたように、本発明によって得られた回路装置は、リフロー時の半導体装置と配線基板との収縮差によって生じる応力を緩和する効果を従来技術よりも向上させることができる。
1 回路装置
2 半導体装置
3 バンプ
4 第一の熱硬化性樹脂からなる膜
5 配線基板
6 ランド
7 ポスト
8 第二の熱硬化性樹脂
9 未硬化樹脂層
10 加熱手段
11 被覆樹脂
12 隙間
2 半導体装置
3 バンプ
4 第一の熱硬化性樹脂からなる膜
5 配線基板
6 ランド
7 ポスト
8 第二の熱硬化性樹脂
9 未硬化樹脂層
10 加熱手段
11 被覆樹脂
12 隙間
Claims (3)
- 半導体装置がバンプを介して配線基板上にフリップチップ実装されている回路装置において、
前記バンプは、半田酸化膜除去作用を有する第一の熱硬化性樹脂からなる膜で被覆されていることを特徴とする回路装置。 - 前記第一の熱硬化性樹脂からなる膜で被覆された前記バンプによって前記半導体装置と前記配線基板との間に形成された空間に、第二の熱硬化性樹脂からなるアンダーフィルが形成されていることを特徴とする請求項1に記載の回路装置。
- 配線基板上にバンプを介して半導体装置をフリップチップ実装する半導体装置の実装方法において、
前記半導体装置に接合された前記バンプに半田酸化膜除去作用を有する第一の熱硬化性樹脂を浸漬塗布する工程と、
前記第一の熱効果性樹脂を浸漬塗布した前記バンプが配線基板上のランドに接するように前記半導体装置を搭載する工程と、
前記半導体装置を搭載した前記配線基板を加熱手段によって加熱し、前記バンプと前記ランドとの接合と同時に前記第一の熱硬化性樹脂を硬化させる工程と、
を有することを特徴とする半導体装置の実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006228444A JP2008034775A (ja) | 2006-07-28 | 2006-07-28 | 半導体装置を実装した回路装置及び半導体装置の実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006228444A JP2008034775A (ja) | 2006-07-28 | 2006-07-28 | 半導体装置を実装した回路装置及び半導体装置の実装方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008034775A true JP2008034775A (ja) | 2008-02-14 |
Family
ID=39123861
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006228444A Withdrawn JP2008034775A (ja) | 2006-07-28 | 2006-07-28 | 半導体装置を実装した回路装置及び半導体装置の実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008034775A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009238969A (ja) * | 2008-03-27 | 2009-10-15 | Panasonic Corp | 電子部品の実装構造および電子部品実装体の製造方法 |
-
2006
- 2006-07-28 JP JP2006228444A patent/JP2008034775A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009238969A (ja) * | 2008-03-27 | 2009-10-15 | Panasonic Corp | 電子部品の実装構造および電子部品実装体の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3905100B2 (ja) | 半導体装置とその製造方法 | |
JP4605155B2 (ja) | 半導体装置及びその製造方法 | |
JP4809761B2 (ja) | エリアアレイデバイスを電気基板に取り付ける方法及びパターン付きアンダーフィル膜 | |
KR100545008B1 (ko) | 반도체소자와 그 제조방법 및 반도체장치와 그 제조방법 | |
JP5510795B2 (ja) | 電子部品の実装構造、電子部品の実装方法、並びに電子部品実装用基板 | |
US20060043603A1 (en) | Low temperature PB-free processing for semiconductor devices | |
KR20110109848A (ko) | 반도체장치 및 반도체장치의 제조방법 | |
JP4356581B2 (ja) | 電子部品実装方法 | |
KR20120102803A (ko) | 납프리 땜납 접속 구조체 및 땜납 볼 | |
KR20020044577A (ko) | 개선된 플립-칩 결합 패키지 | |
JP2009099669A (ja) | 電子部品の実装構造および実装方法 | |
JP2009009994A (ja) | 半導体装置およびその製造方法 | |
JP2002334906A (ja) | フリップチップの実装方法 | |
JP2009277777A (ja) | はんだボール搭載方法及び電子部品実装用部材 | |
JP5541157B2 (ja) | 実装基板、及び基板、並びにそれらの製造方法 | |
JP2008034775A (ja) | 半導体装置を実装した回路装置及び半導体装置の実装方法 | |
JP2019054115A (ja) | 半導体装置の製造方法 | |
JP2006332354A (ja) | プリント回路基板の製造方法、プリント回路基板 | |
JP4065264B2 (ja) | 中継基板付き基板及びその製造方法 | |
JP2010140924A (ja) | 電子部品実装構造および電子部品実装方法 | |
JP2007048987A (ja) | フリップチップ実装方法 | |
JP2012028437A (ja) | 半導体装置とその製造方法 | |
JP2013077726A (ja) | 半導体パッケージの製造方法 | |
JP2009117753A (ja) | 部品内蔵印刷配線板及びその製造方法 | |
JP2006310415A (ja) | モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20091006 |