JP2008029036A - 発振回路、電子回路、これらを備えた半導体装置、時計及び電子機器 - Google Patents
発振回路、電子回路、これらを備えた半導体装置、時計及び電子機器 Download PDFInfo
- Publication number
- JP2008029036A JP2008029036A JP2007257601A JP2007257601A JP2008029036A JP 2008029036 A JP2008029036 A JP 2008029036A JP 2007257601 A JP2007257601 A JP 2007257601A JP 2007257601 A JP2007257601 A JP 2007257601A JP 2008029036 A JP2008029036 A JP 2008029036A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- constant voltage
- oscillation circuit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electric Clocks (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Abstract
【解決手段】主電源の電源電圧の変動の影響を受けることなく、安定した周波数で発振することができる発振回路を提供すること。
発振回路40に設けられた静電保護回路200は、信号路と前記定電圧Vreg側との間に接続され、信号路に侵入する第1の極性の静電圧をダイオード72を介してバイパス用定電圧Vreg側へバイパスさせる第1の静電保護回路部210と、前記信号路とアース側との間に接続され、信号路に侵入する第2の極性の静電圧をダイオード74を介してアース側へバイパスさせる第2の静電保護回路部220とを含む。
【選択図】図2
Description
発振回路の信号路と定電圧側との間に接続され、信号路に侵入する第1の極性の静電圧を第1の半導体整流素子を介してバイパス用定電圧側へバイパスさせる第1の静電保護回路と、
前記信号路と基準電位側との間に接続され、信号路に侵入する第2の極性の静電圧を第2の半導体整流素子を介して前記基準電位側へバイパスさせる第2の静電保護回路と、
を含み、
前記バイパス用定電圧は、発振回路の電源電圧とは別に供給される定電圧であることを特徴とする。
発振回路の信号路と定電圧側との間に接続され、信号路に侵入する第1の極性の静電圧を第1の半導体整流素子を介してバイパス用定電圧側へバイパスさせる第1の静電保護回路と、
前記信号路と基準電位側との間に接続され、信号路に侵入する第2の極性の静電圧を第2の半導体整流素子を介して前記基準電位側へバイパスさせる第2の静電保護回路と、
を含み、
定電圧供給回路からの供給定電圧及びこの供給定電圧を分圧・昇圧し得た定電圧の一方を発振回路の電源電圧として使用し、他方を前記バイパス用定電圧として使用することを特徴とする。
前記第1の静電保護回路は、
前記発振回路の信号路と主電源との間に接続され、信号路に侵入する第1の極性の静電圧を前記主電源電圧側へバイパスさせる第3の半導体整流素子を含むように形成してもよい。
前記第1の半導体整流素子の寄生容量値より小さな値に設定してもよい。
位相補償用コンデンサの一部または全部として用いてもよい。
発振回路の信号路と定電圧側との間に接続され、信号路に侵入する第1の極性の静電圧を第1の半導体整流素子を介してバイパス用定電圧側へバイパスさせる第1の静電保護回路と、
前記信号路と基準電位側との間に接続され、信号路に侵入する第2の極性の静電圧を第2の半導体整流素子を介して前記基準電位側へバイパスさせる第2の静電保護回路と、
を含み、
前記バイパス用定電圧は、
前記信号路と電源電圧ラインとの間にリーク電流が発生した場合でも、前記リーク電流による前記信号路の電圧変動により、前記第1及び第2の半導体整流素子がオンしない値に設定されたことを特徴とする。
前記電源電圧をVss、前記半導体整流素子の順方向オン電圧をVFon、リーク電流が発生した場合における前記信号路と電源電圧ラインとの間の電位差をVRとすると、
前記バイパス用定電圧Vre gは、前記電源電圧│Vss│の動作予定電圧の範囲内で、次式
│Vreg│>│Vss│−VR−VFon
を満足する値に設定してもよい。
発振回路の電源電圧として供給される定電圧Vreg2とは別に供給される定電圧Vreg1としてもよい。
│Vreg1│>│Vreg2│
の条件を満足するように設定してもよい。
温度変化に対する電圧変動が小さな温度特性の定電圧を用いてもよい。例えば、感温センサを駆動するための定電圧は、温度特性がちいさいため、これをバイパス用定電圧として用いることができる。
図1には、この腕時計に用いられる電子回路の一例が示されている。
図2には、本実施の形態の特徴である水晶発振回路40の具体的な回路構成が示されている。
図6(A)には、発振回路40の等価回路が示されている。
図7には、本発明の他の一例が示されている。この実施の形態の静電保護回路では、第3の半導体整流素子78を用い、これを主電源Vssに逆方向接続することを特徴とする。これにより、容量の大きな主電源20側へサージ電圧のバイパス回路を構成することができるため、静電保護回路200の静電破壊耐性をさらに高めることができる。
図8には、半導体整流素子72を主電源Vss側へ接続した従来の静電保護回路の一例が示されている。図8に示す従来例では、電源電圧Vssの変動する主電源に接続された第1の半導体整流素子72は、寄生容量値CVSSが変動する素子として回路的に表現される。
5−1:第1の実施の形態
静電保護回路200−1に接続するバイパス用定電圧Vreg1は、発振回路40の信号路と電源電圧Vssのラインとの間にリーク電流が発生した場合でも、前記リーク電流に起因する前記信号路の電圧変動により、前記第1及び第2の半導体整流素子72、74がオンしない値に設定する。
│Vreg│>│Vss│−VR−VFon
を満足する値に設定する。
このとき、前記半導体整流素子72,74がオンする順方向オン電圧をVFonとする。この順方向オン電圧は、通常0.6V程度となる。順方向電圧VFが、この順方向オン電圧以上の値となると、半導体整流素子D2がオンし、順方向電流が流れる。
(電源電圧の極性がVssを基準電位としてプラス電源VDDの場合は、半導体整流素子D1に順方向電流が流れる。)
この順方向電流が流れると以下の不具合が発生する。
以上の構成を採用することにより、本実施の形態によれば、発振回路40の信号(例えば入出力端子71−1,71−2)と電源電圧Vssのライン73との間にリーク電流が発生した場合でも、このリーク電流に起因する発振回路40の信号路(入出力端子71−1,71−2)の電圧変動により、半導体整流素子72がオンすることはない。この結果、前記リーク電流の発生があった場合でも、発振回路を安定して発振させることが可能となる。
また、前述したように、発振回路40の定電圧Vreg2と、静電保護回路200−1、200−2のバイパス用定電圧Vreg1とを、共通の定電圧発生回路32を用いて同一の定電圧とすると、発振回路40の低消費電流化をねらい発振回路40の駆動用定電圧を小さく設定することができなくなるという問題が発生する。
│Vreg1│>│Vreg2│・・・(数9)
すなわち、図2〜図4に示すように、バイパス用定電圧Vreg1を、発振回路40の電源電圧として供給される定電圧Vreg2とは別に供給される定電圧として生成する場合には、前記バイパス用定電圧Vreg1と、発振回路40の駆動用定電圧Vreg2とは、前記(数9)の条件を満足するように設定する。これにより、発振回路の低消費電流化と、発振周波数の安定性という2つの課題を達成することが可能となる。
また、本発明の回路に用いられるバイパス用定電圧Vreg1は、温度変化に対する電圧変動が小さな温度特性の定電圧を用いることが好ましい。以下にその詳細を説明する。
図15に示すように、例えば、本実施の形態の回路に負の極性の静電圧が印加された場合を想定すると、この負の極性の静電気を静電保護回路(第1の半導体整流素子)200を介してバイパス用定電圧Vreg1側へ放電させるための放電経路1000が形成される。
本案件の実施の形態はプラス電源VDDを基準電位とし、電源電圧Vss及び定電圧Vregはマイナスの極性のものとして説明したが、本発明はマイナス電源Vssを基準電位とし、電源電圧VDD及び定電圧Vregをプラスの極性で構成したものみ対しても適用できる。
なお、前記各実施の形態では、半導体整流素子として、ダイオードを用いるものを例にとり説明したが、これ以外にも必要に応じ各種の半導体整流素子を用いて保護回路を形成することができる。例えば図10に示すように、バイポーラトランジスタを半導体整流素子として用いて静電保護回路を形成してもよい。
Claims (19)
- 発振回路の信号路と定電圧側との間に接続され、信号路に侵入する第1の極性の静電圧を第1の半導体整流素子を介してバイパス用定電圧側へバイパスさせる第1の静電保護回路と、
前記信号路と基準電位側との間に接続され、信号路に侵入する第2の極性の静電圧を第2の半導体整流素子を介して前記基準電位側へバイパスさせる第2の静電保護回路と、
を含み、
前記バイパス用定電圧は、
発振回路の電源電圧とは別に供給される定電圧であることを特徴とする発振回路。 - 請求項1において、
定電圧供給回路からの供給定電圧及びこの供給定電圧を分圧・昇圧し得た定電圧の一方を発振回路の電源電圧として使用し、他方を前記バイパス用定電圧として使用することを特徴とする発振回路。 - 請求項1、2のいずれかにおいて、
前記第1の静電保護回路は、
前記発振回路の信号路と主電源との間に接続され、信号路に侵入する第1の極性の静電圧を前記主電源電圧側へバイパスさせる第3の半導体整流素子を含むことを特徴とする発振回路。 - 請求項3において、
前記第3の半導体整流素子の寄生容量値は、
前記第1の半導体整流素子の寄生容量値より小さな値に設定されたことを特徴とする発振回路。 - 請求項1の発振回路と、前記発振回路の出力に基づいて被駆動部を駆動する駆動回路を含むことを特徴とする電子回路。
- 請求項1の発振回路と、前記発振回路を装着する回路基板とを含むことを特徴とする半導体装置。
- 請求項1の発振回路と、前記発振回路に基づいて時刻表示をなす時刻表示部とを含むことを特徴とする時計。
- 請求項1の発振回路と、前記発振回路の出力を用いて被駆動部を駆動する駆動回路と、被駆動部とを含むことを特徴とする電子機器。
- 発振回路の信号路と定電圧側との間に接続され、信号路に侵入する第1の極性の静電圧を第1の半導体整流素子を介してバイパス用定電圧側へバイパスさせる第1の静電保護回路と、
前記信号路と基準電位側との間に接続され、信号路に侵入する第2の極性の静電圧を第2の半導体整流素子を介して前記基準電位側へバイパスさせる第2の静電保護回路と、
を含み、
前記バイパス用定電圧は、
前記信号路と電源電圧ラインとの間にリーク電流が発生した場合でも、前記リーク電流による前記信号路の電圧変動により、前記第1及び第2の半導体整流素子がオンしない値に設定されたことを特徴とする発振回路。 - 請求項9において、
前記電源電圧をVss、前記半導体整流素子の順方向オン電圧をVFon、リーク電流が発生した場合における前記信号路と電源電圧ラインとの間の電位差をVRとすると、
前記バイパス用定電圧Vregは、前記電源電圧│Vss│の動作予定電圧の範囲内で、次式
│Vreg│>│Vss│−VR−VFon
を満足する値に設定されることを特徴とする発振回路。 - 請求項9、10のいずれかにおいて、
前記バイパス用定電圧は、
発振回路の電源電圧として供給される定電圧Vreg2とは別に供給される定電圧Vreg1であることを特徴とする発振回路。 - 請求項11において、
前記バイパス用定電圧Vreg1と、発振回路の電源電圧として供給される定電圧Vreg2は
│Vreg1│>│Vreg2│
の条件を満足するように設定されることを特徴とする発振回路。 - 請求項9において、
定電圧供給回路からの供給定電圧及びこの供給定電圧を分圧・昇圧し得た定電圧の一方Vreg2を発振回路の電源電圧として使用し、他方Vreg1を前記バイパス用定電圧として使用することを特徴とする発振回路。 - 請求項9において、
前記バイパス用定電圧として、
温度変化に対する電圧変動が小さな温度特性の定電圧を用いることを特徴とする発振回路。 - 請求項9において、
前記バイパス用定電圧を供給する前記定電圧供給回路の出力と、前記基準電位との間に、信号路に侵入する第1の極性の静電圧を第1の半導体整流素子を介してバイパス用定電圧側へ放電させるための放電用半導体整流素子を設けることを特徴とする発振回路。 - 請求項9の発振回路と、前記発振回路の出力に基づいて被駆動部を駆動する駆動回路を含むことを特徴とする電子回路。
- 請求項9の発振回路と、前記発振回路を装着する回路基板とを含むことを特徴とする半導体装置。
- 請求項9の発振回路と、前記発振回路に基づいて時刻表示をなす時刻表示部とを含むことを特徴とする電子時計。
- 請求項9の発振回路と、前記発振回路の出力を用いて被駆動部を駆動する駆動回路と、被駆動部とを含むことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007257601A JP4666181B2 (ja) | 2000-09-26 | 2007-10-01 | 発振回路、電子回路、これらを備えた半導体装置、時計及び電子機器 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000292028 | 2000-09-26 | ||
JP2007257601A JP4666181B2 (ja) | 2000-09-26 | 2007-10-01 | 発振回路、電子回路、これらを備えた半導体装置、時計及び電子機器 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002531592A Division JP4061488B2 (ja) | 2000-09-26 | 2001-09-26 | 発振回路、電子回路、これらを備えた半導体装置、時計及び電子機器 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008029036A true JP2008029036A (ja) | 2008-02-07 |
JP2008029036A5 JP2008029036A5 (ja) | 2008-03-21 |
JP4666181B2 JP4666181B2 (ja) | 2011-04-06 |
Family
ID=39119138
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007257601A Expired - Fee Related JP4666181B2 (ja) | 2000-09-26 | 2007-10-01 | 発振回路、電子回路、これらを備えた半導体装置、時計及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4666181B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013121098A (ja) * | 2011-12-08 | 2013-06-17 | Seiko Epson Corp | 発振回路、及び電子機器 |
JP2013240088A (ja) * | 2013-07-01 | 2013-11-28 | Seiko Epson Corp | 集積回路装置及び電子機器 |
JP2014030217A (ja) * | 2013-09-06 | 2014-02-13 | Seiko Epson Corp | 半導体集積回路及び発振回路 |
US10270452B2 (en) | 2015-11-12 | 2019-04-23 | Seiko Epson Corporation | Circuit device, oscillator, electronic apparatus, and moving object |
-
2007
- 2007-10-01 JP JP2007257601A patent/JP4666181B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013121098A (ja) * | 2011-12-08 | 2013-06-17 | Seiko Epson Corp | 発振回路、及び電子機器 |
JP2013240088A (ja) * | 2013-07-01 | 2013-11-28 | Seiko Epson Corp | 集積回路装置及び電子機器 |
JP2014030217A (ja) * | 2013-09-06 | 2014-02-13 | Seiko Epson Corp | 半導体集積回路及び発振回路 |
US10270452B2 (en) | 2015-11-12 | 2019-04-23 | Seiko Epson Corporation | Circuit device, oscillator, electronic apparatus, and moving object |
Also Published As
Publication number | Publication date |
---|---|
JP4666181B2 (ja) | 2011-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3536561B2 (ja) | 発振回路、電子回路、これらを備えた半導体装置、時計および電子機器 | |
JP4026825B2 (ja) | 発振回路およびそれを含む時計機能付き半導体集積装置を備える電子機器 | |
US9312809B2 (en) | Oscillation circuit, oscillator, electronic device, moving object, and manufacturing method of oscillator | |
US9634672B2 (en) | Semiconductor circuit device, oscillator, electronic apparatus, and moving object | |
JP4061488B2 (ja) | 発振回路、電子回路、これらを備えた半導体装置、時計及び電子機器 | |
JP2017523531A (ja) | 低入力電圧バンドギャップ基準アーキテクチャおよび基準回路のための方法および装置 | |
JP4666181B2 (ja) | 発振回路、電子回路、これらを備えた半導体装置、時計及び電子機器 | |
JP5452941B2 (ja) | 発振回路 | |
US6933797B2 (en) | Oscillation circuit, electronic apparatus, and timepiece using a potential stabilization circuit with resistive terminations | |
CN114442464B (zh) | 电子控制式机械钟表以及电子控制式机械钟表的控制方法 | |
JPH07271322A (ja) | 電圧変換回路 | |
US6147564A (en) | Oscillation circuit having electrostatic protective circuit | |
JP3838336B2 (ja) | 発振回路、電子回路、これらを備えた半導体装置、時計および電子機器 | |
US20060214705A1 (en) | Semiconductor device | |
JP2008029036A5 (ja) | ||
JP3441279B2 (ja) | 発振子を用いた発振器 | |
Dannenberger et al. | ESD design considerations for ultra-low power crystal oscillators in automotive products | |
JP2004295705A (ja) | 定電圧電源回路およびこれを用いた電子時計 | |
JP5704314B2 (ja) | 集積回路装置及び電子機器 | |
JP3539110B2 (ja) | 発振回路、半導体装置、及びこれらを具備した携帯用電子機器および時計 | |
CN116338274A (zh) | 半导体装置 | |
JP6540942B2 (ja) | 発振回路、発振器、電子機器及び移動体 | |
JP2013077913A (ja) | 発振装置 | |
JP2006084382A (ja) | 電子時計 | |
JPS63228087A (ja) | 電圧検出回路付電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080125 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080125 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080703 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101215 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101228 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4666181 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |