JP2008028210A - 構造体およびその製造方法 - Google Patents
構造体およびその製造方法 Download PDFInfo
- Publication number
- JP2008028210A JP2008028210A JP2006200279A JP2006200279A JP2008028210A JP 2008028210 A JP2008028210 A JP 2008028210A JP 2006200279 A JP2006200279 A JP 2006200279A JP 2006200279 A JP2006200279 A JP 2006200279A JP 2008028210 A JP2008028210 A JP 2008028210A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- conductive particles
- electrode
- insulating film
- adhesive tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01087—Francium [Fr]
Landscapes
- Wire Bonding (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
【解決手段】
構造体100は、表面に第一ソルダーレジスト195を有する第一基板101、表面に第二ソルダーレジスト197を有する第二基板111、およびこれらの基板表面に接して設けられた接着テープ181を含む。第一基板101および第二基板111に、それぞれ第一凹部192および第二凹部194が設けられ、第一凹部192および第二凹部194の底部が、それぞれ第一電極191および第二電極193により構成されている。接着テープ181中の複数の導電性粒子183は、第一電極191と第二電極193に接している第一導電性粒子183aと、第一導電性粒子183aと略同一の粒径を有し、第一ソルダーレジスト195および第二ソルダーレジスト197に陥入している第二導電性粒子183bと、を含む。
【選択図】図1
Description
表面に第一絶縁膜および第一電極を有する第一基板と、
表面に第二絶縁膜および第二電極を有する第二基板と、
を含み、
前記第一絶縁膜が前記第一基板の前記表面の一部を被覆し、前記第一絶縁膜の未被覆領域において、前記第一基板の前記表面に、前記第一絶縁膜の表面よりも前記第一基板側に後退して前記第一電極が設けられ、
前記第二絶縁膜が前記第二基板の前記表面の一部を被覆し、前記第二絶縁膜の未被覆領域において、前記第二基板の前記表面に、前記第二絶縁膜の表面よりも前記第二基板側に後退して前記第二電極が設けられ、
前記第一基板と前記第二基板とが、前記第一絶縁膜と前記第二絶縁膜とを内側にして対向するとともに、前記第一電極と前記第二電極とが対向した状態で、接着テープを介して接着されており、
前記接着テープが、第一樹脂と、前記第一樹脂中に存在する複数の導電性粒子と、を含み、
前記複数の導電性粒子が、
前記第一および第二電極が対向する領域にあって、これらの電極に接している第一導電性粒子と、
前記第一導電性粒子と略同一の粒径を有し、前記第一および第二絶縁膜が対向する領域にあって、前記第一および第二絶縁膜のうちの少なくとも一方に陥入している第二導電性粒子と、
を含む構造体が提供される。
上述した本発明の構造体の製造方法であって、
前記第一基板、前記第二基板および前記接着テープを準備する第一工程と、
前記接着テープの一方の面に前記第一絶縁膜の表面を当接させるとともに、前記接着テープの他方の面に前記第二絶縁膜の表面を当接させた状態で、前記第一および第二基板と前記接着テープとを圧着し、前記第一導電性粒子を前記第一および第二電極に接触させるとともに、前記第二導電性粒子を、前記第一および第二絶縁膜中に陥入させる第二工程と、
を含む構造体の製造方法が提供される。
図1は、本実施形態の構造体の構成を示す断面図である。
図1に示した構造体100は、第一基板101、第二基板111および接着テープ181を含む。
また、第一樹脂基板101または第二樹脂基板111に、半導体チップ(不図示)が搭載されていてもよい。
接着テープ181は、第一電極191と第二電極193との間に設けられるとともに、第一電極191の表面および第二電極193の表面に接して設けられている。また、接着テープ181は、第一樹脂(樹脂層189)と、樹脂層189に存在する複数の導電性粒子183と、を含む。
すなわち、第一領域においては、複数の導電性粒子183のうちの一部、つまり第一導電性粒子183aが、第一電極191および第二電極193に接する姿態で存在する。これにより、第一電極191と第二電極193とが電気的に接続される。また、一つの第一領域中に、一つの第一導電性粒子183aが存在している。また、積層方向において一対の電極間が一つの第一導電性粒子183aにより接続されている。
(i)第一ソルダーレジスト195および第二ソルダーレジスト197のうちのいずれか一方の膜中に、粒子の一部が陥入している。
(ii)第一ソルダーレジスト195および第二ソルダーレジスト197の両方に、粒子の一部がそれぞれ陥入している。
なお、図1では、上記(ii)の構成が例示されている。
ステップ11:第一基板101、第二基板111および接着テープ181を準備する第一工程、および、
ステップ12:接着テープ181の一方の面に第一ソルダーレジスト195の表面を当接させるとともに、接着テープ181の他方の面に第二ソルダーレジスト197の表面を当接させた状態で、第一基板101および第二基板111と接着テープ181とを圧着し、第一導電性粒子183aを第一電極191および第二電極193に接触させるとともに、第二導電性粒子183bを、第一ソルダーレジスト195および第二ソルダーレジスト197に陥入させる第二工程。
(熱圧着時の導電性粒子の硬さ)>(熱圧着時のソルダーレジストの硬さ)
の場合に良好な接続が得られることから、かかる条件を選択する。
3<(圧着温度における導電性粒子のK値(N/mm2):A)/(圧着温度におけるソルダーレジストの引っ張り弾性率(MPa):B)<30、
より好ましくは、
5<(A)/(B)<20、
を満たす条件とすることにより、第一電極191と第二電極193とがより一層高い信頼性で安定的に電気的に接続されることが実験的に見出された。
ランダウーリフシッツ理論物理学教程「弾性理論」(東京図書1972年発行)42頁によれば、半径がそれぞれR、R'の二つの弾性球体の接触問題は次式により与えられる。
h=F2/3[D2(1/R+1/R')]1/3 (1)
D=(3/4)[(1−σ2)/E+(1−σ'2)/E'] (2)
ここに、hはR+R'と両球の中心間の距離の差、Fは圧縮力、EおよびE'は二つの弾性球の弾性率、σおよびσ'は弾性球のポアッソン比を表す。
F=(21/2/3)(S3/2)(E・R1/2)(1−σ2) (3)
ここで、Sは圧縮変形量を表す。
K=E/(1−σ2) (4)
K=(3/√2)・F・S-3/2・R-1/2 (5)
が得られる。
なお、上記式(5)中、Rは、第二導電性粒子183bの半径である。なお、本実施形態においては、第一導電性粒子183aの半径は第二導電性粒子183bの半径に等しい。また、本実施形態において、FおよびSは、それぞれ、第二導電性粒子183bの10%圧縮変形における荷重値(N)および圧縮変位(mm)である。
すなわち、K値の測定は、以下のようにして行われる。室温において、平滑表面を有する鋼板の上に樹脂微球体を散布し、その中から1個の樹脂微球体を選ぶ。次に、微小圧縮試験機(たとえば、PCT−200型 島津製作所製)を用いて、ダイヤモンド製の直径50μmの円柱の平滑な端面で樹脂微球体を圧縮する。この際、圧縮荷重を電磁力として電気的に検出し、圧縮変位を作動トランスによる変位として電気的に検出する。
本実施形態においては、第一の実施形態に記載の構造体100を半導体装置に適用した具体例を説明する。ここでは、半導体パッケージをPCボード等の基板に二次実装した構成を例に説明する。
(接着テープの作製)
樹脂層中に導電性粒子を含む厚さ45μmの接着テープを作製した。
平均粒径(数平均粒子径):25μm
コア粒子材料:ジビニルベンゼン共重合体
金属層:Ni/Auめっき
上で得られた接着テープを用いて基板間を接続し、図1に示した構造体を作製した。構造体の材料および構成は、以下の通りである。
第一基板101:住友ベークライト社製FR−4、厚さ0.4mm
第二基板111:住友ベークライト社製FR−4、厚さ0.4mm
第一ソルダーレジスト(SR)195:太陽インキ製造社製PSR−4000 AUS703(エポキシ/アクリレート混合系)、厚さ20μm
第二ソルダーレジスト197:太陽インキ製造社製PSR−4000 AUS703(エポキシ/アクリレート混合系)、厚さ20μm
第一電極191:銅箔12μm、Ni/Auメッキ、Φ300μm
第二電極193:銅箔12μm、Ni/Auメッキ、Φ300μm
第一凹部192:深さ8μm
第二凹部194:深さ8μm
また、圧着温度における第一ソルダーレジスト195および第二ソルダーレジスト197の硬さの指標(B)として、ソルダーレジストの引張弾性率をJIS K7127に基づき測定した。
図3に示したように、第一領域つまり電極の対向領域においては、一つの第一導電性粒子183aが第一電極191および第二電極193に接触していた。
実施例1において、接着テープ中の導電性粒子として、以下のものを用いた。
平均粒径(数平均粒子径):50μm
コア粒子材料:ジビニルベンゼン共重合体
金属層:Ni/Auめっき
それ以外は、実施例1の材料および方法に準じて接着テープおよびこれを用いた構造体の作製ならびに評価を行った。
実施例1において、接着テープ中の導電性粒子として、以下のものを用いた。
平均粒径(数平均粒子径):25μm
コア粒子材料:アクリレート共重合体
金属層:Ni/Auめっき
それ以外は、実施例1の材料および方法に準じて、接着テープおよびこれを用いた構造体の作製ならびに評価を行った。
実施例1において、接着テープ中の導電性粒子として、以下のものを用いた。
平均粒径(数平均粒子径):25μm
コア粒子材料:ジビニルベンゼン共重合体
金属層:Ni/Auめっき
101 第一基板
103 ビルトアップ
105 コア
107 ビルトアップ
110 半導体装置
111 第二基板
113 ビルトアップ
115 コア
117 ビルトアップ
125 第一半導体チップ
131 第二半導体チップ
163 封止樹脂
167 樹脂
169 ワイヤ
171 ワイヤ
181 接着テープ
183 導電性粒子
183a 第一導電性粒子
183b 第二導電性粒子
185 コア粒子
187 金属層
189 樹脂層
191 第一電極
192 第一凹部
193 第二電極
194 第二凹部
195 第一ソルダーレジスト
197 第二ソルダーレジスト
201 第一基板
211 第二基板
281 接着テープ
283 導電性粒子
289 樹脂層
291 第一電極
292 第一凹部
293 第二電極
294 第二凹部
295 第一絶縁膜
297 第二絶縁膜
Claims (9)
- 表面に第一絶縁膜および第一電極を有する第一基板と、
表面に第二絶縁膜および第二電極を有する第二基板と、
を含み、
前記第一絶縁膜が前記第一基板の前記表面の一部を被覆し、前記第一絶縁膜の未被覆領域において、前記第一基板の前記表面に、前記第一絶縁膜の表面よりも前記第一基板側に後退して前記第一電極が設けられ、
前記第二絶縁膜が前記第二基板の前記表面の一部を被覆し、前記第二絶縁膜の未被覆領域において、前記第二基板の前記表面に、前記第二絶縁膜の表面よりも前記第二基板側に後退して前記第二電極が設けられ、
前記第一基板と前記第二基板とが、前記第一絶縁膜と前記第二絶縁膜とを内側にして対向するとともに、前記第一電極と前記第二電極とが対向した状態で、接着テープを介して接着されており、
前記接着テープが、第一樹脂と、前記第一樹脂中に存在する複数の導電性粒子と、を含み、
前記複数の導電性粒子が、
前記第一および第二電極が対向する領域にあって、これらの電極に接している第一導電性粒子と、
前記第一導電性粒子と略同一の粒径を有し、前記第一および第二絶縁膜が対向する領域にあって、前記第一および第二絶縁膜のうちの少なくとも一方に陥入している第二導電性粒子と、
を含む構造体。 - 請求項1に記載の構造体において、
前記第一基板または前記第二基板に、半導体チップが搭載されている構造体。 - 請求項1または2に記載の構造体において、
前記第一および第二絶縁膜が、有機樹脂材料からなる構造体。 - 請求項1または2に記載の構造体において、
前記第一および第二絶縁膜の材料がソルダーレジストである構造体。 - 請求項1乃至4いずれかに記載の構造体において、
前記第一および前記第二絶縁膜のガラス転移温度が、前記第一樹脂の硬化温度よりも低い、構造体。 - 請求項1乃至5いずれかに記載の構造体において、
前記導電性粒子が、第二樹脂からなるコアと、前記コアの外側を被覆する導電層と、
を有する構造体。 - 請求項1乃至6いずれかに記載の構造体において、
前記接着テープの圧着温度における前記第二導電性粒子の下記式で示されるK値(N/mm2)を(A)とし、前記圧着温度における前記第一または第二絶縁膜の引っ張り弾性率(MPa)を(B)としたときに、
3<(A)/(B)<30
である、構造体。
K=(3/√2)・F・S-3/2・R-1/2
(ただし、上記式において、FおよびSは、それぞれ、前記第二導電性粒子の10%圧縮変形における荷重値(N)および圧縮変位(mm)である。また、Rは前記第二導電性粒子の半径である。) - 請求項1乃至7いずれかに記載の構造体の製造方法であって、
前記第一基板、前記第二基板および前記接着テープを準備する第一工程と、
前記接着テープの一方の面に前記第一絶縁膜の表面を当接させるとともに、前記接着テープの他方の面に前記第二絶縁膜の表面を当接させた状態で、前記第一および第二基板と前記接着テープとを圧着し、前記第一導電性粒子を前記第一および第二電極に接触させるとともに、前記第二導電性粒子を、前記第一および第二絶縁膜中に陥入させる第二工程と、
を含む構造体の製造方法。 - 請求項8に記載の構造体の製造方法において、
前記第二工程において、前記第一および第二絶縁層のガラス転移温度よりも高い温度で前記第一および第二基板と前記接着テープとを圧着する構造体の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006200279A JP4821477B2 (ja) | 2006-07-24 | 2006-07-24 | 構造体およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006200279A JP4821477B2 (ja) | 2006-07-24 | 2006-07-24 | 構造体およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008028210A true JP2008028210A (ja) | 2008-02-07 |
JP4821477B2 JP4821477B2 (ja) | 2011-11-24 |
Family
ID=39118527
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006200279A Expired - Fee Related JP4821477B2 (ja) | 2006-07-24 | 2006-07-24 | 構造体およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4821477B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110197819A (zh) * | 2018-01-31 | 2019-09-03 | 三国电子有限会社 | 连接结构体及连接结构体的制作方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09306231A (ja) * | 1996-05-07 | 1997-11-28 | Sekisui Finechem Co Ltd | 導電性微粒子及び基板 |
US5804882A (en) * | 1995-05-22 | 1998-09-08 | Hitachi Chemical Company, Ltd. | Semiconductor device having a semiconductor chip electrically connected to a wiring substrate |
JP2001189171A (ja) * | 1999-10-12 | 2001-07-10 | Sony Chem Corp | 異方性導電接続材料 |
-
2006
- 2006-07-24 JP JP2006200279A patent/JP4821477B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5804882A (en) * | 1995-05-22 | 1998-09-08 | Hitachi Chemical Company, Ltd. | Semiconductor device having a semiconductor chip electrically connected to a wiring substrate |
JPH09306231A (ja) * | 1996-05-07 | 1997-11-28 | Sekisui Finechem Co Ltd | 導電性微粒子及び基板 |
JP2001189171A (ja) * | 1999-10-12 | 2001-07-10 | Sony Chem Corp | 異方性導電接続材料 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110197819A (zh) * | 2018-01-31 | 2019-09-03 | 三国电子有限会社 | 连接结构体及连接结构体的制作方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4821477B2 (ja) | 2011-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5010990B2 (ja) | 接続方法 | |
JP5311772B2 (ja) | 接着フィルム | |
TW523885B (en) | Manufacturing method of electric device | |
TWI396205B (zh) | A circuit connecting material, a connecting structure using the circuit member, and a connection method of the circuit member | |
TWI540048B (zh) | 異方性導電膜、接合體及連接方法 | |
TWI647886B (zh) | Anisotropic conductive film, connection structure, connection structure manufacturing method and connection method | |
JP5664558B2 (ja) | 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器 | |
KR102075167B1 (ko) | 접합 시트, 전자 부품 및 그의 제조 방법 | |
TWI629691B (zh) | 電路連接材料、連接體以及製造連接體的方法 | |
WO2007125650A1 (ja) | 接着テープ、半導体パッケージおよび電子機器 | |
WO2008023452A1 (fr) | Bande adhésive, structure de jonction, et ensemble semi-conducteur | |
WO2005002002A1 (ja) | 回路接続材料、これを用いたフィルム状回路接続材料、回路部材の接続構造及びその製造方法 | |
JP2010067360A (ja) | 異方性導電膜およびその使用方法 | |
JP2007056209A (ja) | 回路接続用接着剤 | |
JP4706142B2 (ja) | 回路接続用接着剤及びそれを用いた回路接続方法、接続構造体 | |
JPH08148211A (ja) | 接続部材及び該接続部材を用いた電極の接続構造・接続方法 | |
JP4821477B2 (ja) | 構造体およびその製造方法 | |
JP2011171258A (ja) | 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器 | |
WO2012077447A1 (ja) | 半導体素子の実装方法、及び実装体 | |
KR20120022580A (ko) | 실장체의 제조 방법, 접속 방법 및 이방성 도전막 | |
JP2004006417A (ja) | 接続部材及びこれを用いた電極の接続構造 | |
JP2011181467A (ja) | 導電接続シートの製造方法、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器 | |
JP5003067B2 (ja) | 半導体装置およびその製造方法 | |
JP2012015544A (ja) | 接続構造体の製造方法及び接続構造体並びに接続方法 | |
TWI452103B (zh) | 電路連接用接著膜及其用途、電路連接構造體及其製造方法、以及電路構件的連接方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090514 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110628 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110630 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110714 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110809 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110822 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140916 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |