JP2008021377A - レーザーパワー制御装置、光ディスク装置、ｄａコンバータ、レーザーパワー制御方法、制御プログラム、および、記録媒体 - Google Patents

Abstract

【課題】時定数を有するエラーアンプを用いて高速なレーザーパワー制御を実現する。
【解決手段】本発明に係るＡＰＣ回路１では、時定数を有するエラーアンプ１０５ｂのＤＡＣに設定されているＤＡＣ値によってレーザーダイオード１０１のレーザー光の照射パワーが決定されるが、レーザーダイオード１０１が発するレーザー光の照射パワーを目標とする照射パワーに変更する場合、エラーアンプ１０５ｂのＤＡＣ値が変更されるタイミングにおいて、ＤＡコンバータ更新制御部１０７が、Ｐｗ−ＤＡＣ１１２、Ｐｅ−ＤＡＣ１１３、Ｐｂ−ＤＡＣ１１４のＤＡＣ値を、前記目標とする照射パワーが得られる電流がレーザーダイオード１０１に流れる値に変更することにより、高速にレーザーパワーを制御する。
【選択図】図１

Description

本発明は、光ディスク記録再生装置において、記録再生を行うために光ディスクに照射するレーザービームのパワーを制御するレーザーパワー制御装置、光ディスク装置、ＤＡコンバータ、レーザーパワー制御方法、制御プログラム、および、記録媒体に関するものである。

一般的に、光ディスク記録再生装置にはＡＰＣ（Ａｕｔｏｍａｔｉｃ Ｐｏｗｅｒ Ｃｏｎｔｒｏｌ）回路が備えられている。ＡＰＣ回路は、光ディスク記録再生装置において、安定した情報の読み込み、または、書き込みがなされるように、レーザーダイオードから出射されるレーザー光のパワーを目標とするレーザーパワーに一定に保つように動作する。すなわち、ＡＰＣ回路は、レーザーダイオードから出射されるレーザー光のレーザーパワーを安定に保つための制御を行う。

始めに、ＡＰＣ回路の概要を説明する。図１１は、一般的なＡＰＣ回路１００の構成を示す図である。ＡＰＣ回路１００は、レーザーダイオード１０１（図１１においてはＬＤと略）、ＬＤ（レーザーダイオード）駆動回路１０２、フォトディテクター１０３（図１１においてはＰＤと略）、Ｉ／Ｖ（電流／電圧）アンプ１０４、エラーアンプ１０５、およびマイクロコンピュータ１０６からなる。レーザーダイオード１０１は、ＬＤ駆動回路１０２によって駆動され、レーザーを照射する。フォトディテクター１０３は、レーザーダイオード１０１から照射されるレーザー光を検出すると、受光量に応じた量の電流を発生する。フォトディテクター１０３によって発生する電流は、Ｉ／Ｖアンプ１０４によって電圧信号に変換される。この変換された電圧信号は、レーザーダイオード１０１のレーザーパワーを表す。一方、エラーアンプ１０５は、内部に備えているデジタルアナログコンバータ（以下ＤＡＣと略す）に、あらかじめ目標とするレーザーパワーを表す基準電圧が設定されている。エラーアンプ１０５は、Ｉ／Ｖアンプ１０４によって変換された電圧信号を受け取ると、受け取った電圧信号と前記基準電圧との差を誤差信号として出力する。そして、エラーアンプ１０５から出力された誤差信号はＬＤ駆動回路１０２に入力される。

ＬＤ駆動回路１０２は、レーザーダイオード１０１のレーザーパワーが、目標とするレーザーパワーとなって一定に保たれるように動作する。具体的には、エラーアンプ１０５から入力された誤差信号に応じて、レーザーダイオード１０１を駆動する電流に含まれるＰＣ電流（パワーコントロール電流）を制御する。つまり、エラーアンプ１０５が、レーザーダイオード１０１を駆動するＰＣ電流（パワーコントロール電流）を制御していることになる。

次に、一般的なレーザーダイオードの動作特性について説明する。図１２は、一般的なレーザーダイオードの動作特性を示す図である。図１２には、レーザーダイオードの順方向の電流値（図１２のレーザー電流（ｍＡ）に対応）とレーザーパワー（図１２のＰｏ（ｍＷ）に対応）との関係が示されている。図１２には低温、常温、高温におけるレーザーダイオードの特性が示されている。

図１２に示される動作特性は、一般的に、レーザーダイオードのＩ−Ｐ（電流−電力）特性と呼ばれる。図１２に示すとおり、レーザーダイオードは、順電流を増加させても、ある大きさ以上の電流が流れなければ発光しない。レーザーダイオードが発光を開始する電流値を閾値電流値と称する。図１２においては、閾値電流値は４０〜５０ｍＡに相当する。レーザーダイオードの特性として、ある一定のレーザーパワーのレーザーを照射する場合、温度が高くなる程、大きな電流を必要とする。また、図１２には、光ディスクにレーザーを照射して情報を記録したり消去したりする場合の電流波形の一例も示されている。この電流波形については後述する。

以下に、ＡＰＣ回路１００について、より詳細に説明する。

図１３は、レーザーダイオード駆動回路１０２の内部の構成を示す図である。レーザーダイオード駆動回路１０２は、ＰＣ端子１６０、＋Ｂ端子１６４、ＬＤ_ＣＮＴ端子１６３、ＩＯＵＴ端子１６１、ＧＮＤ端子１６２、駆動回路１１５、加算器１３０、Ｎ-ｃhＭＯＳトランジスタ１３１、および３つのＤＡＣ（Ｐｗ_ＤＡＣ１１２・Ｐｗ_ＤＡＣ１１３・Ｐｗ_ＤＡＣ１１４）を備えている。これらのＤＡＣには、それぞれ、書き込み用、消去用、バイアス用の３種類のレーザーパワーを決定するデジタル値が設定されている。このデジタル値に応じて、レーザーダイオード１０１には、書き込み用、消去用、バイアス用のいずれかのレーザーパワーが得られるような電流が流れる。以下では、ＤＡＣに設定されているデジタル値をＤＡＣ値と称す。

Ｐｗ−ＤＡＣ（Ｐｏｗｅｒ ｗｒｉｔｅ−ＤＡＣ）１１２には、書き込み時のレーザーパワーに対応するＤＡＣ値が設定される。書き込む場合にレーザーダイオード１０１に流れる電流と照射されるレーザー光のレーザーパワーを、それぞれ、Ｐｗ（Ｐｏｗｅｒ Ｗｒｉｔｅ）電流、Ｐｗレーザーパワーと呼ぶ。

Ｐｅ−ＤＡＣ（Ｐｏｗｅｒ Ｅｒａｓｅ−ＤＡＣ）１１３には、消去時のレーザーパワーに対応するＤＡＣ値が設定される。光ディスクから情報を消去する場合にレーザーダイオード１０１に流れる電流と照射されるレーザー光のレーザーパワーを、それぞれ、Ｐｅ（Ｐｏｗｅｒ Ｅｒａｓｅ）電流、Ｐｅレーザーパワーと呼ぶ。

Ｐｂ−ＤＡＣ（Ｐｏｗｅｒ Ｂｉａｓｅ−ＤＡＣ）１１４には、バイアスによるレーザーパワーに対応するＤＡＣ値が設定される。レーザーダイオード１０１に流れるバイアス電流をＰｂ（Ｐｏｗｅｒ Ｂｉａｓｅ）電流と呼ぶ。また、このとき照射されるレーザーパワーをＰｂレーザーパワーと呼ぶ。

なお、Ｐｗ−ＤＡＣ１１２、Ｐｅ−ＤＡＣ１１３、Ｐｂ−ＤＡＣ１１４には、マイクロコンピュータ１１１によってＤＡＣ値が初期設定される。一般的なＡＰＣ回路１００においては、ＤＡＣ値は初期設定のみがなされ、その後は変更されない。ＡＰＣ回路１００のレーザーパワーの変更は、後述するエラーアンプ１０５のＤＡＣ値を変更することのみによって行われる。

レーザーダイオード駆動回路１０２は、駆動回路（Ｄｒｉｖｅ）１１５を備えている。駆動回路１１５は、エラーアンプ１０５から受け取る誤差信号に応じて、レーザーダイオード１０１に流れる電流を制御する。すなわち、駆動回路１１５は、エラーアンプ１０５から受け取る誤差信号に応じて、レーザーダイオード１０１のレーザーパワーを制御する。なお、エラーアンプ１０５から受け取る誤差信号をＰＣ電圧と呼ぶ。また、駆動回路１１５によって制御されてレーザーダイオード１０１に流れる電流を、ＰＣ（Ｐｏｗｅｒ Ｃｏｎｔｒｏｌ）電流と呼ぶ。

ここで、図１２に示されている電流波形について説明する。図１２に示されているとおり、Ｐｗ電流、Ｐｅ電流、Ｐｂ電流の大きさは、それぞれ、Ｐｗ−ＤＡＣ、Ｐｅ−ＤＡＣ、Ｐｂ−ＤＡＣに初期設定されたＤＡＣ値によって定まる電流に、駆動回路１１５によって制御されるＰＣ電流を加えた大きさになる。ここで、Ｐｗ−ＤＡＣ、Ｐｅ−ＤＡＣ、Ｐｂ−ＤＡＣに初期設定されたＤＡＣ値によって定まる電流は固定されているため、Ｐｗ電流、Ｐｅ電流、Ｐｂ電流の大きさは、ＰＣ電流の変動によってのみ変動する。例えば、ＰＣ電流が増加すれば、結果として、Ｐｗ電流、Ｐｅ電流、Ｐｂ電流も増大する。

図１２には、上述したとおり、低温、常温、高温におけるレーザーダイオード１０１のＩ−Ｐ特性が示されている。図１２に示されているとおり、常温におけるレーザーダイオード１０１のＰｗレーザーパワー、Ｐｅレーザーパワー、Ｐｂレーザーパワーの大きさは、それぞれ、Ｐｗ１、Ｐｅ１、Ｐｂ１である。しかしながら、高温状態になると、レーザーダイオード１０１のＩ−Ｐ特性は、右方向（すなわち、前記の閾値電流値が大きくなる方向）へシフトする。このとき、レーザーダイオード１０１に流れる電流値が変わらなければ、Ｐｗレーザーパワー、Ｐｅレーザーパワー、Ｐｂレーザーパワーは、それぞれ、Ｐｗ２、Ｐｅ２、Ｐｂ２となり、常温時の各レーザーパワーに比べて低下する。

このようにしてレーザーダイオード１０１のレーザーパワーが低下すると、フォトディテクター１０３において検出される受光量が減少し、発生する電流も小さくなる。したがって、Ｉ／Ｖアンプ１０４に入力される電流も小さくなる。

図１４は、Ｉ／Ｖアンプ１０４の内部の構成を示す図である。Ｉ／Ｖアンプ１０４は、入力端子（ＩＮ）１５１、演算増幅器１５０、抵抗１５４、基準電位（Ｖｅｒｆ）１５３、および出力端子１５２を備えている。入力端子１５１は、演算増幅器１５０の反転入力端子（−）と接続されている。基準電位１５３は、演算増幅器１５０の非反転入力端子（＋）に接続されている。抵抗１５４は、演算増幅器１５０の出力と演算増幅器１５０の反転入力端子（−）とを互いに接続している。

Ｉ／Ｖアンプ１０４の動作は以下のとおりである。Ｉ／Ｖアンプ１０４は、前記のＰｗ電流、Ｐｅ電流、Ｐｂ電流が入力されると、それぞれの電流に対応する電圧信号を出力する。すなわち、Ｐｗ電流、Ｐｅ電流、Ｐｂ電流の各電流を、電圧信号に変換する。ここで、Ｉ／Ｖアンプ１０４から出力される電圧は、Ｖｒｅｆを基準としており、レーザーが全く照射されていないときの出力電圧はＶｒｅｆとなる。一方、出射されるレーザー光のレーザーパワーが大きくなれば、Ｉ／Ｖアンプから出力される電圧は低下する。したがって、レーザーダイオード１０１のレーザーパワーが低下し、Ｉ／Ｖアンプ１０４に入力される電流が小さくなる場合、Ｉ／Ｖアンプ１０４から出力される電圧は高くなる。

図１１に示すように、Ｉ／Ｖアンプ１０４から出力される電圧信号は、エラーアンプ１０５に入力される。エラーアンプ１０５はＤＡＣを内部に備えており、このＤＡＣには、レーザーダイオード１０１の目標とするレーザーパワーを定めるデジタル値（ＤＡＣ値）が設定されている。つまり、上述した基準電圧は、このＤＡＣ値によって定まる。そして、このＤＡＣ値によって、レーザーダイオード１０１のレーザーパワーは決定される。なお、ＤＡＣ値は、マイクロコンピュータ１１１によって設定される。

つまり、エラーアンプ１０５においては、入力される電圧信号と内部に設定されているＤＡＣ値とを比較し、目標とするレーザーパワーが得られるような誤差信号を出力してＬＤ駆動回路１０２に供給する。より詳細には、ＬＤ駆動回路１０２に供給される電圧は、内部の駆動回路１１５に入力され、ＰＣ電流を制御する。すなわち、レーザーダイオード１０１のレーザーパワーが一定に保たれるようにＰＣ電流が調整される。

より具体的に説明すれば、エラーアンプ１０５に入力される電圧信号が上昇している場合、すなわち、レーザーパワーが低下している場合、エラーアンプが出力する電圧は上昇する。そして、ＬＤ駆動回路１０２（より具体的には駆動回路１１５）は、供給される電圧の上昇に応じて、ＰＣ電流を増大させる。これにより、レーザーダイオード１０１に流れる電流は大きくなり、低下していたレーザーパワーは元のパワーに復帰する。

以上のようなＡＰＣ回路１００における各部の動作によって、レーザーダイオード１０１のレーザーパワーは、目標とするレーザーパワーで一定に保たれる。

なお、ＡＰＣ回路には、エラーアンプの違いによって、サンプリング型ＡＰＣ回路と平均値型ＡＰＣ回路とがある。詳細については後述する。

ところで、光ディスク記録再生装置において、光ディスクにレーザービームを照射して情報を記録する場合、記録に最適なレーザーパワーを抽出するためにテストライトが行われる。このテストライトでは、何種類ものレーザーパワーによってディスクに試し記録される。

また、光ディスク記録再生装置において、ディスクへの記録中に、ディスクからの反射光を検出してレーザーパワーの最適化を図るランニングＯＰＣ（Ｏｐｔｉｍｕｍ Ｐｏｗｅｒ Ｃｏｎｔｒｏｌ）という手法がある。このランニングＯＰＣを用いれば、例えば、ディスクからの反射光が常に一定になるようにレーザーパワーを制御して、安定した記録品質を得ることができるようになる。

上述したテストライトやランニングＯＰＣにおけるレーザーパワーの制御においては、高速な応答が要求されるが、このようなレーザーパワーの高速な制御が必要とされる場合には、ＡＰＣ回路として、サンプリング型ＡＰＣ回路が広く用いられている。

このサンプリング型ＡＰＣ回路は、エラーアンプに入力される電圧信号について、サンプリング対象とする信号が入力されている期間においてのみサンプルホールドし、ＡＰＣループにはＬＰＦ（ローパスフィルター）を設けることなく、応答特性の高速化を図り、高速にレーザーパワー制御を実現している。

図１５は、サンプリング型ＡＰＣ回路のエラーアンプ１０５ａの構成を表す図である。以下、ＡＰＣ回路１００のエラーアンプ１０５として、エラーアンプ１０５ａを適用した場合について説明する。

図１５に示すとおり、エラーアンプ１０５ａは、サンプリング部１１６、入力端子１６７、ＳＰ（サンプリングパルス）端子１６８、第１の増幅部１８３、比較部１８４、第２の増幅部１８５、および出力端子１６９を備えている。

入力端子１６７には、図１５に示すように、外部からＰｅレーザーパワーに対する電圧値、Ｐｗレーザーパワーに対する電圧値、およびＰｂレーザーパワーに対する電圧値が順次入力される。一方、ＳＰ端子１６８には、外部から所定の周期でｈｉｇｈレベルとなる、パルスが入力される。入力端子１６７は、アナログスイッチ１７１と接続されており、該アナログスイッチ１７１は、ＳＰ端子１６８から入力されるパルスに応じて開閉される。すなわち、パルスがｈｉｇｈレベルとなるときに閉じる（つまり導通する）ようになっている。

サンプリング部１１６は、アナログスイッチ１７１、コンデンサ１７２、グランド電位１７３、および演算増幅器（Ａ）１１７を備えている。コンデンサ１７２はアナログスイッチ１７１の後段に配されており、一端がアナログスイッチ１７１に接続されており、他端がグランド電位１７３に接続されている。演算増幅器（Ａ）１１７は、コンデンサの後段に配されており、非反転入力端子がコンデンサの一端およびスイッチと接続されており、反転入力端子が演算増幅器自身の出力と接続されている。

第１の増幅部１８３は、抵抗１７４、基準電位１７５、抵抗１７６、および演算増幅器（Ｂ）１１８を備え、サンプリング部１１６の後段に配されている。抵抗１７４は、一端が演算増幅器（Ａ）１１７の出力端子に接続されている。そして、他端が、後段に配されている演算増幅（Ｂ）１１８の非反転入力端子に接続されている。抵抗１７６は、演算増幅器１１８（Ｂ）の出力端子と反転入力端子（−）とを互いに接続している。演算増幅（Ｂ）１１８の反転入力端子は、基準電位１７５に接続されている。

比較部１８４は、抵抗１７７、ＤＡＣ１７８、抵抗１７９、および演算増幅器（Ｃ）１１９を備え、第１の増幅部１８３の後段に配されている。抵抗１７７は、一端が演算増幅器（Ｂ）１１８の出力端子に接続されている。そして、他端が、後段に配されている演算増幅器（Ｃ）１１９の非反転入力端子に接続されている。抵抗１７９は、演算増幅器１１９（Ｃ）の出力端子と反転入力端子（−）とを互いに接続している。演算増幅器（Ｃ）１１９の反転入力端子にはＤＡＣ１７８の一端が接続され、ＤＡＣ１７８の他端はＰＷ＿ＣＮＴ端子１７０に接続されている。

第２の増幅部１８５は、抵抗１８０、抵抗１８１、基準電位１８２、および演算増幅器（Ｃ）１２０を備え、比較部１８４の後段に配されている。第２の増幅部１８５の構成は第１の増幅部１８３と同じであり、詳細な説明は省略する。なお、第２の増幅部１８５からの出力は、出力端子１６９を介して、外部へ出力される。

サンプリング型のＡＰＣ回路においては、レーザーダイオード１０１から出射されレーザーがフォトディテクター１０３によって検出され発生した電流が、Ｉ／Ｖアンプ１０４によって電圧信号に変換されてエラーアンプ１０５ａへの入力信号となる。このとき入力される信号は、Ｐｗレーザーパワー、Ｐｅレーザーパワー、Ｐｂレーザーパワーに応じて異なる電圧値を示すパルス波形となる。

サンプリング型ＡＰＣ回路のエラーアンプ１０５ａにおいては、Ｐｗレーザーパワー、Ｐｅレーザーパワー、Ｐｂレーザーパワーに対応する３種類のパルスのうち、いずれか１種類のパルスのみをサンプリングし、サンプリングした種類のパルスのみを誤差信号を生成する対象とする。したがって、エラーアンプ１０５ａは、Ｐｗレーザーパワー、Ｐｅレーザーパワー、Ｐｂレーザーパワーに対応する３種類のパルスのうち、いずれか１種類のパルスが入力されるタイミングにおいてのみ、Ｉ／Ｖアンプ１０４からの入力信号をサンプルホールドする必要がある。

図１５には、Ｐｅレーザーパワーに対応するパルスをサンプリングする例が示されている。図１５に示されているＳＰ端子には、Ｐｅレーザーパワーに対応するパルスに同期するパルスが供給されている。これにより、ＳＰ端子に供給される同期用のパルスのタイミングにあわせてサンプリングすることによって、Ｐｅレーザパワーに対応するパルスのみをサンプリングできる。

図１６は、図１５に示すエラーアンプ１０５ａの各部の電圧波形を示す図である。具体的には、エラーアンプ１０５ａへの入力電圧の波形とサンプリング部１１６、第１の増幅部１８３、比較部１８４、および第２の増幅部１８５の出力電圧の波形である。図１６に示す破線のＤＡＣ値は、図１５に示すＤＡＣ１７８に設定されているＤＡＣ値である。

エラーアンプ１０５ａへの入力電圧の波形は、Ｐｗレーザーパワー、Ｐｅレーザーパワー、Ｐｂレーザーパワーに対応する３種類のパルスであるが、サンプリング部１１６を構成する演算増幅器（Ａ）１１７からの出力は、Ｐｅレーザーパワーに対応する電圧値のみが抽出されている。

上述したとおり、サンプリング型ＡＰＣ回路のエラーアンプ１０５ａは、Ｐｗレーザーパワー、Ｐｅレーザーパワー、Ｐｂレーザーパワーに対応する３種類のパルスのうち、いずれか１種類のパルスのみをサンプリングするために、同期用のパルス信号を生成する必要がある。また、サンプリング型ＡＰＣ回路においては、高速に応答するために、Ｉ／Ｖアンプやエラーアンプに使用される回路素子は、広帯域素子であることが要求される。

ただし、上述した構成のため、サンプリング型ＡＰＣ回路は複雑化してしまい、また、用いられる回路素子が高価であるためコストを低下できない。さらに、レーザーダイオードを含む光ピックアップ装置内にＡＰＣ回路を一体化させようとした場合、部品点数の増大により小型化が困難である。

これに対し、平均値型ＡＰＣ回路は、Ｉ／Ｖアンプやエラーアンプの内部素子が広帯域素子であることは要求されず、また、エラーアンプにサンプリング部を設ける必要がないため、ＡＰＣ回路の全体構成としては、簡素に実現することができる。しかしながら、光ディスク記録再生装置における記録用レーザーのレーザーパワーの制御に平均値型ＡＰＣ回路を適用した場合、高速な応答が要求されない基本的なレーザーパワーの制御については問題ないが、一様な記録品質を得るための高速なレーザーパワーの制御については要求される速度で応答することができず、実質的には制御できていない。

以下に平均値型ＡＰＣ回路について、より詳細に説明する。図１７は、平均値型ＡＰＣ回路のエラーアンプ１０５ｂの構成を表す図である。以下、ＡＰＣ回路１のエラーアンプ１０５として、エラーアンプ１０５ｂを適用した場合について説明する。

図１７に示すとおり、エラーアンプ１０５ｂは、入力端子２０３、増幅部１２１、比較部１２２、ローパスフィルター部１２３、および出力端子２０４を備えている。

増幅部１２１は、抵抗１９０、基準電位１９４、抵抗１９２、および演算増幅器（Ａ）１９３を備えている。抵抗１９０は、一端が入力端子２０３に接続され、他端が演算増幅（Ａ）１９３の反転入力端子に接続されている。抵抗１９２は、演算増幅器１９３（Ａ）の出力端子と反転入力端子（−）とを互いに接続している。演算増幅（Ａ）１９３の非反転入力端子は、基準電位１９４に接続されている。

比較部１２２は、抵抗１９５、ＤＡＣ１２４、抵抗１９７、および演算増幅器（Ｂ）１９６を備え、増幅部１２１の後段に配されている。抵抗１９５は、一端が演算増幅器（Ａ）１９３の出力端子に接続されている。そして、他端が、後段に配されている演算増幅器（Ｂ）１９６の非反転入力端子に接続されている。抵抗１９７は、演算増幅器１９６（Ｂ）の出力端子と反転入力端子（−）とを互いに接続している。演算増幅器（Ｂ）１９６の反転入力端子にはＤＡＣ１２４の一端が接続され、ＤＡＣ１２４の他端はＰＷ＿ＣＮＴ端子に接続されている。

ローパスフィルター部１２３は、抵抗１９９、基準電位２００、抵抗２０１、コンデンサ２０２、および演算増幅器（Ｃ）２０５を備え、比較部１２２の後段に配されている。抵抗１９９は、一端が演算増幅器（Ｂ）１９６の出力端子に接続されている。そして、他端が、後段に配されている演算増幅器（Ｃ）２０５の反転入力端子（−）に接続されている。抵抗２０１およびコンデンサ２０２は、演算増幅器２０５（Ｃ）の出力端子と反転入力端子（−）とを互いに接続している。演算増幅器２０５（Ｃ）の非反転入力端子は、基準電位２００に接続されている。ローパスフィルター２０４からの出力は、出力端子２０４を介して、外部へ出力される。

エラーアンプ１０５ｂは、Ｐｗレーザーパワー、Ｐｅレーザーパワー、Ｐｂレーザーパワーに対応する３種類のパルス電圧の入力を受け取る。エラーアンプ１０５ｂに供給される電圧パルスは、増幅部１２１によって増幅される。そして、増幅された電圧パルスは、比較部１２２において、エラーアンプ１０５ｂに初期設定されているＤＡＣ値と比較され、ＤＡＣ値によって表される電圧が差し引かれた電圧パルスが出力される。

ローパスフィルター部１２３は、比較部１２２から出力されるパルス電圧を積分して平滑化し、直流電圧を出力する。なお、このローパスフィルター部１２３は、一般的に周波数帯域が２ＫＨｚ〜５ＫＨｚとなるように構成される。これにより、エラーアンプ１０５ｂの入出力においては、約０．５ｍｓの応答時間を要することになる。この応答時間については、詳細を後述する。

図１８は、平均値型ＡＰＣ回路における各部の電圧波形を表す図である。具体的には、Ｉ／Ｖアンプ１０４の出力電圧（すなわち、エラーアンプ１０５ｂへの入力電圧）と、エラーアンプ１０５ｂからの出力電圧とが示されている。図１８には、上述したとおり、エラーアンプ１０５ｂは、Ｐｗレーザーパワー、Ｐｅレーザーパワー、Ｐｂレーザーパワーに対応する３種類のパルス電圧の入力を受け取るが、それらのパルス電圧をローパスフィルター部１２３によって積分することにより直流電圧を出力することが示されている。この直流電圧がＬＤ駆動回路１０２に供給され、ＰＣ電流がレーザーダイオード１０１に流れる。このとき、ＰＣ電流は直流電流である。

図１９は、ＬＤ駆動回路１０２において、供給されるＰＣ電圧と出力されるＰＣ電流との関係を示す図である。図１９に示すとおり、供給されるＰＣ電圧に比例して出力されるＰＣ電流も増加する。図１７においては、ＰＣ電圧によって出力電流は３０ｍＡで動作している。

次に、光ディスク記録再送装置において記録に最適なレーザーパワーを抽出するためのテストライト時の平均値型ＡＰＣ回路の動作について、より詳細に説明する。

テストライトにおいては、何種類かのレーザーパワーによって、光ディスクに実際に試し記録をする。このとき、目標とするレーザーパワーの設定を変更することになる。目標とするレーザーパワーは、エラーアンプ１０５のＤＡＣ値を変更することによって設定される。すなわち、エラーアンプ１０５に設定されるＤＡＣ値に応じて、レーザーダイオード１０１のレーザーパワーは変化する。このＤＡＣ値は、マイクロコンピュータ１０６によって変更される。

図２０は、エラーアンプ１０５ｂにおいて、目標とするレーザーパワーを変更した場合の各部の電圧波形の変化を示す図である。図２０に示す実線の電圧波形は、目標とするレーザーパワーを変更する前のエラーアンプ１０５ｂにおける各部の電圧波形を示している。そして、目標とするレーザーパワーを変更するために、図２０に示す「目標ＤＡＣ値」を実線から破線に変更した場合、エラーアンプ１０５ｂの各部の電圧波形は実線から破線の状態へと変化する。

図２０に示す例についてより具体的に説明すると、目標レーザーパワーを大きくするため「エラーアンプ１０５ｂのＤＡＣ値」を高い値に設定変更することで、「ローパスフィルター部１２３の出力」は、約０．５ｍｓの時定数で目標値に向かって変化していく。その結果、エラーアンプ１０５ｂから出力される誤差信号、すなわち、ＬＤ駆動回路１０２に入力されるＰＣ電圧も上昇し、ＰＣ電流が増加することによってレーザーダイオード１０１に流れる電流が増加して、出射されるレーザー光のレーザーパワーも高くなる。この変化分はフィードバックされて、「エラーアンプ１０５ｂへの入力」の破線で示される電圧信号として入力されてくる。最終的に目標とするレーザーパワーのレーザーが安定して出力されるようになるのは、エラーアンプ１０５ｂから出力される電圧信号が一定となる０．５ｍｓ後である。

つまり、平均値型ＡＰＣ回路によるレーザーパワー制御においては、平均値型ＡＰＣ回路には０．５ｍｓの時定数を有するローパスフィルターが含まれているため、ループ応答の時間が長く、目標とするレーザーパワーが得られるまでに時間を要し、特に、光ディスク記録再生装置のテストライトにおいて問題となる。

このように、目標とするレーザーパワーの設定を変更してから、実際に照射されるレーザー光のレーザーパワーが目標値に達するまでには約０．５ｍｓかかってしまうため、１種類のレーザーパワーについてのテストライトには、少なくとも約０．５ｍｓの処理時間を要することになる。また、上述したとおり、光ディスク記録再生装置においては、記録対象のディスクについて最適な記録パワーを抽出するために、何種類かのレーザーパワーによるテストライトが行われる。そして、テストライトを行うレーザーパワーの種類の数だけ、目標とするレーザーパワーの設定変更を行うことになる。仮に１０種類のレーザーパワーでテストライトが行われる場合、テストライトに要するトータルの時間は、１０回×（０．５ｍｓ＋記録再生の処理時間）になる。

上述したテストライト以外にも、ＡＰＣ回路に含まれるループフィルターに起因して高速なレーザーパワー制御が行えないために問題が発生する場合がある。例えば、光ディスクの記録装置において、記録を一時停止した後記録を再開する場合、ＡＰＣ回路に含まれるループフィルターの時定数により、レーザー出力が目標値に達するまでに、ある程度の時間を有するため、この遅れ時間の分だけ記録の繋ぎ部分において不十分な記録エリアができるという問題が発生する。この問題に対し、特許文献１においては、記録一時停止後、記録を再開するときに、ＡＰＣ回路から、記録再開後のレーザーパワーが設定されているレーザーパワー設定部へのアナログスイッチによる切り替えを、最適なタイミングで行う光ディスク記録装置が開示されている。
特開２００３−９９９３５（２００３年４月４日公開）

しかしながら、特許文献１に記載されている構成においては、記録再開時に、記録パワーコントロール部を、ＡＰＣ回路から、記録中断直前に取得したパワー設定値を保持するＤ／Ａ変換器に、アナログスイッチによって切り替える構成であるため、アナログスイッチによる切り替え処理そのものに時間を要するという問題がある。このため、目標とするレーザーパワーが短時間の間に設定変更される場合においては、レーザーパワーを高速に制御することはできない。したがって、光ディスク記録再生装置のテストライトを行う場合などにおいては、レーザーパワーの高速な制御は困難である。

以下に、平均値型ＡＰＣ回路によってレーザーパワーが制御される光ディスク記録再生装置においてテストライト時に発生する問題について、詳細に説明する。

図２１は、平均値型ＡＰＣ回路によってレーザーパワーが制御される光ディスク記録再生装において、１６種類のレーザーパワーによるテストライトを行う場合のレーザーパワーの変化の様子を示す図である。

図２１に示す例においては、１６種類のレーザーパワーによるテストライトが行われる。テストライトは、ディスクの１トラック中の１クラスタに対して行われる。つまり、この場合、１クラスタを１６分割し、１／１６クラスタ単位に１種類のレーザーパワーで試し記録する。その後、１６種類のレーザーパワーでテストライトされた１クラスタについて再生し、１６種類の中から最適品質であるものを選択し、これに対応するレーザーパワーを最適な記録パワーとして決定する。なお、１クラスタをトレースする時間は、約１５ｍｓである。そのため、１／１６クラスタ（１種類のレーザーパワーによって記録できる領域）の記録に使える時間は、約０．９ｍｓになる。

しかしながら、これまで説明したとおり、平均値型ＡＰＣ回路によってレーザーパワーが制御される光ディスク記録再生装置においては、目標とするレーザーパワーに設定変更してから、実際に目標とするレーザーパワーが得られるようになるまでに、約０．５ｍｓを要する。そのため、図２１に示すとおり、レーザーパワーの設定変更をした後、即時に安定したレーザーパワーで記録されるわけではなく、レーザーパワーを変動しながら１／１６クラスタの記録が行われる。しかしながら、このようなテストライトによっては、記録品質の確認をすることができない。

そこで、平均値型ＡＰＣ回路によってレーザーパワーが制御される光ディスク記録再生装置のテストライトにおいて、記録品質を確認できるようにするためには、目標とするレーザーパワーの設定変更をしてから、十分に安定したパワーに達した後に、記録を開始する必要がある。すなわち、新たに目標とするレーザーパワーを設定した後０．５ｍｓ経過して、目標とするレーザーパワーが安定して得られるようになってから記録を開始する必要がある。

より具体的に説明すれば、まず、１６分割された１クラスタの中で、１番目の１／１６クラスタに記録する場合、目標とするレーザーパワーの設定をした後、０．５ｍｓ経過後に記録を開始する。そして、次に、２番目の１／１６クラスタに記録する場合にも、目標とするレーザーパワーを設定変更した後０．５ｍｓ経過してから記録を開始することになるが、このとき、ディスクが１回転して再度２番目の１／１６クラスタが同じ場所に戻ってくるまで待機する必要がある。つまり、２番目の１／１６クラスタに記録するために、ディスク１回転分の時間を要する。したがって、ディスク１回転に要する時間を約６６ｍｓとすると、１番目の１／１６クラスタから１６番目の１／１６クラスタまで、すなわち、１クラスタの記録を行うために、約１０５６ｍｓ（＝６６ｍｓ×１６）の時間を要することになる。

図２２は、平均値型ＡＰＣ回路によってレーザーパワーが制御される光ディスク再生装置におけるテストライトの処理の流れを表すフローチャートである。以下、図２２を参照して、平均値型ＡＰＣ回路によってレーザーパワーが制御される光ディスク再生装置におけるテストライトについて説明する。

始めに、ステップＳ２２１では、マイクロコンピュータ１０６において、テストライトの回数を表す変数Ｎに１６が設定される。すなわち、１６種類のレーザーパワーによってテストライトが行われることになる。次にステップＳ２２２において、マイクロコンピュータ１０６は、エラーアンプ１０５のＤＡＣ値を、目標とするレーザーパワーが得られる値に設定する。

ステップＳ２２３では、目的のクラスタ、すなわち、テストライトの対象となるクラスタがサーチされる。そして、ステップＳ２２４においては、目的のクラスタが検出されたか否かが判定される。目的のクラスタが検出されない場合は、一定の時間が経過した後、再度クラスタが検出されたか否かについて判定される。クラスタが検出された場合には、処理はステップＳ２２５に遷移して、目的のクラスタにテストライトされる。

上述したとおり、レーザーパワーが設定された後（ステップＳ２２２）、０．５ｍs経過して安定したレーザーパワーが得られるまで、テストライトをすることができない。そのため、ステップＳ２２３〜ステップＳ２２４においては、ディスク１回転分の時間（約６６ｍｓ）が経過するまで待機することになる。

ステップＳ２２５においては、１クラスタを１６分割した１／１６クラスタごとにテストライトがなされる。ステップＳ２２５においてテストライトが終了すると、ステップＳ２２６において、テストライトの回数を表す変数Ｎがデクリメントされる。つまり、変数Ｎには、残りのテストライトの回数が設定されることになる。

その後、処理はステップＳ２２７へと遷移し、変数Ｎが０であるか否か、すなわち、すべてのレーザーパワーによるテストライトが終了したか否かについて判定される。ここで、変数Ｎが０の場合は、ステップＳ２２８に遷移して全てのテストライトが終了することになるが、変数Ｎが０でなければ、処理はステップＳ２２２に戻り、次にテストライトされるレーザーパワーに対応するＤＡＣ値がエラーアンプ１０５に設定される。

したがって、初期設定された変数Ｎの回数分、ステップＳ２２２〜ステップＳ２２７の処理が繰り返し行われることになる。ステップＳ２２２〜ステップＳ２２７の処理時間は、ほとんどがステップＳ２２３〜ステップＳ２２４におけるディスク１回転の待ち時間で占められるため、約６６ｍｓとみなせる。そして、この繰り返し処理は、テストライトを行う回数分、つまり本例においては１６回実行されるため、テストライトに要する合計時間は１０５６ｍｓ（＝６６ｍｓ×１６）になる。

一方、サンプリング型ＡＰＣ回路によってレーザーパワーが制御される光ディスク装置においては、高速なレーザーパワー制御が可能であり、図２１に示す破線の如くステップ的にパワーシフトが可能となる。これにより、１番目の１／１６クラスタから１６番目の１／１６クラスタまで、１クラスタを連続して記録することができ、１クラスタのトレース時間である１５ｍｓでテストライトを完了できる。これと比較すると、平均値型ＡＰＣ回路によってレーザーパワーが制御される光ディスク装置は、テストライトに約７０倍の時間を要する。しかしながら、上述したとおり、サンプリング型ＡＰＣ回路の構成は複雑であり、光ピックアップ装置とＡＰＣ回路を一体化させようとした場合には、部品点数の増大により小型化が困難であるという問題がある。また、用いられる回路素子が高価であるため製造コストを低減できないという問題もある。

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、安価で小型化が容易な平均値型ＡＰＣ回路を用いて、高速にレーザーパワーを制御することができるレーザーパワー制御装置、光ディスク装置、ＤＡコンバータ、レーザーパワー制御方法、制御プログラム、および、記録媒体を提供することにある。

本発明に係るレーザーパワー制御方法は、上記課題を解決するために、レーザー光の強度を制御するエラーアンプの時定数に従って変化する変動電流と前記時定数の影響を受けない固定電流とから成っており、光記録媒体へ照射するレーザー光の強度を決定する駆動電流のうち、前記変動電流を変化させて所望のレーザー光の強度に対応する駆動電流が得られるレーザーパワー制御装置のレーザーパワー制御方法であって、前記所望のレーザー光の強度に対応する駆動電流を、前記変動電流だけでなく前記固定電流を変化させることによって得ることを特徴としている。

また、本発明に係るレーザーパワー制御装置は、レーザー光の強度を制御するエラーアンプの時定数に従って変化する変動電流と前記時定数の影響を受けない固定電流とから成っており、光記録媒体へ照射するレーザー光の強度を決定する駆動電流のうち、前記変動電流を変化させて所望のレーザー光の強度に対応する駆動電流が得られるレーザーパワー制御装置であって、前記所望のレーザー光の強度に対応する駆動電流を、前記変動電流だけでなく前記固定電流を変化させることによって得ることを特徴としている。

上記の構成によれば、本発明に係るレーザーパワー制御装置は、エラーアンプによってレーザー光の強度を制御する。このエラーアンプは、時定数を有する。ここで、時定数とは、前記エラーアンプの出力が最終的に達する安定した値に対して、ある一定の大きさ（例えば６３％）の値に要する時間である。つまり、このエラーアンプからの出力が安定した値になるまでには、ある程度の時間を要する。

また、レーザー光の強度はエラーアンプによって制御されるが、照射されるレーザー光の強度は、例えば、エラーアンプが保持する基準電圧によって決定される。つまり、エラーアンプに設定されている基準電圧を変更することによって、レーザー光の強度を変更する。このとき、所望のレーザー光の強度に対応する駆動電流が発生する。なお、レーザー光の強度は、前記基準電圧以外によって決定されてもよく、特に限定はされない。

ここで、前記駆動電流は、変動電流と固定電流の２つの電流から成る。従来、レーザー光の強度を変更する場合、駆動電流のうち、変動電流の大きさのみが変化していた。この変動電流は、エラーアンプからの出力に応じて変化するため、エラーアンプの時定数に従って変化する。したがって、従来の技術では、駆動電流もエラーアンプの時定数に従って変化するため、所望のレーザー光の強度が得られるまでには時間を要する。一方、固定電流は、エラーアンプとは独立に決定されるため、エラーアンプの出力には依存せず、前記時定数の影響を受けることなく、瞬時に大きさを変化させることが可能である。

そこで、本発明に係るレーザーパワー制御装置では、所望のレーザー光の強度を得るために、変動電流だけでなく、固定電流の大きさを変化させることによって、駆動電流の大きさを、前記所望のレーザー光の強度に対応する大きさに変化させる。つまり、所望のレーザー光の強度を得るために、例えばエラーアンプの基準電圧を変更するが、同じタイミングで固定電流の大きさも変更する。このとき、駆動電流の変化分の大きさは、固定電流の変化分の大きさと変動電流の変化分の大きさとの和になる。

これにより、本発明によれば、時定数を有するエラーアンプによってレーザー光の強度が制御される装置であっても、レーザー光の強度を高速に制御することができるようになる。

なお、一般的に時定数を有さないエラーアンプは高価であり、構成部品の点数も増える。したがって、本発明によれば、時定数を有さないエラーアンプを用いたレーザーパワー制御装置と比較して、コストを低減でき、また、小型化することが可能となる。

本発明に係るレーザーパワー制御方法は、上記課題を解決するために、レーザー光の強度を制御するエラーアンプの時定数に従って変化する変動電流と前記時定数の影響を受けない固定電流とから成っており、光記録媒体へ照射するレーザー光の強度を決定する駆動電流のうち、前記変動電流を変化させて所望のレーザー光の強度に対応する駆動電流が得られるレーザーパワー制御装置のレーザーパワー制御方法であって、前記所望のレーザー光の強度に対応する駆動電流を、前記変動電流を変えることなく前記固定電流を変化させることによって得ることを特徴としている。

また、本発明に係るレーザーパワー制御装置は、レーザー光の強度を制御するエラーアンプの時定数に従って変化する変動電流と前記時定数の影響を受けない固定電流とから成っており、光記録媒体へ照射するレーザー光の強度を決定する駆動電流のうち、前記変動電流を変化させて所望のレーザー光の強度に対応する駆動電流が得られるレーザーパワー制御装置であって、前記所望のレーザー光の強度に対応する駆動電流を、前記変動電流を変えることなく前記固定電流を変化させることによって得ることを特徴としている。

上記の構成によれば、本発明に係るレーザーパワー制御装置は、エラーアンプによってレーザー光の強度を制御する。このエラーアンプは、時定数を有する。ここで、時定数とは、前記エラーアンプの出力が最終的に達する安定した値に対して、ある一定の大きさ（例えば６３％）の値に要する時間である。つまり、このエラーアンプからの出力が安定した値になるまでには、ある程度の時間を要する。

また、レーザー光の強度はエラーアンプによって制御されるが、照射されるレーザー光の強度は、例えば、エラーアンプが保持する基準電圧によって決定される。つまり、エラーアンプに設定されている基準電圧を変更することによって、レーザー光の強度を変更する。このとき、所望のレーザー光の強度に対応する駆動電流が発生する。なお、レーザー光の強度は、前記基準電圧以外によって決定されてもよく、特に限定はされない。

ここで、前記駆動電流は、変動電流と固定電流の２つの電流から成る。従来、レーザー光の強度を変更する場合、駆動電流のうち、変動電流の大きさのみが変化していた。この変動電流は、エラーアンプからの出力に応じて変化するため、エラーアンプの時定数に従って変化する。したがって、従来の技術では、駆動電流もエラーアンプの時定数に従って変化するため、所望のレーザー光の強度が得られるまでには時間を要する。一方、固定電流は、エラーアンプとは独立に決定されるため、エラーアンプの出力には依存せず、前記時定数の影響を受けることなく、瞬時に大きさを変化させることが可能である。

そこで、本発明に係るレーザーパワー制御装置では、所望のレーザー光の強度を得るために、変動電流だけでなく、固定電流の大きさを変化させることによって、駆動電流の大きさを、前記所望のレーザー光の強度に対応する大きさに変化させる。つまり、所望のレーザー光の強度を得るために、例えばエラーアンプの基準電圧を変更するが、同じタイミングで固定電流の大きさも変更する。このとき、駆動電流の変化分の大きさは、固定電流の変化分の大きさに等しい。つまり、変動電流の大きさは変化せず、固定電流の大きさのみが変化する。

これにより、本発明によれば、時定数を有するエラーアンプによってレーザー光の強度が制御される装置であっても、レーザー光の強度を高速に制御することができるようになる。

なお、一般的に時定数を有さないエラーアンプは高価であり、構成部品の点数も増える。したがって、本発明によれば、時定数を有さないエラーアンプを用いたレーザーパワー制御装置と比較して、コストを低減でき、また、小型化することが可能となる。

本発明に係るレーザーパワー制御方法では、前記レーザーパワー制御装置は、前記レーザー光の強度を決定する第１デジタル値を格納する第１ＤＡコンバータを有する前記エラーアンプと、前記固定電流の大きさを決定する第２デジタル値を格納する第２ＤＡコンバータとを備えており、前記レーザー光の強度を前記第１デジタル値および前記第２デジタル値を変更させて所望の強度とするときに、第２デジタル値の変更を第１デジタル値の変更のタイミングに合わせて行うことが好ましい。

また、本発明に係るレーザーパワー制御装置は、前記レーザー光の強度を決定する第１デジタル値を格納する第１ＤＡコンバータを有する前記エラーアンプと、前記固定電流の大きさを決定する第２デジタル値を格納する第２ＤＡコンバータとを備えており、前記レーザー光の強度を前記第１デジタル値および前記第２デジタル値を変更させて所望の強度とするときに、第２デジタル値の変更を第１デジタル値の変更のタイミングに合わせて行うデジタル値制御部をさらに備えていることが好ましい。

上記の構成によれば、前記エラーアンプは、第１ＤＡコンバータを備えている。前記エラーアンプは、第１ＤＡコンバータを備えている。そして、前記レーザー光の強度は、第１ＤＡコンバータに設定されている第１デジタル値によって定まる。そのため、レーザー光の強度を変更したい場合には、この第１デジタル値を、所望のレーザー光の強度が得られる値に変更する。なお、エラーアンプは時定数を有しており、第１デジタル値が変更された後、所望のレーザー光の強度が得られるまで、ある程度の時間を有する。

また、上記の構成によれば、本発明に係るレーザーパワー制御装置は、第１ＤＡコンバータとは異なる、第２ＤＡコンバータを備えている。第２ＤＡコンバータには、第２デジタル値が設定される。第２デジタル値は、前記駆動電流のうち、固定電流の大きさを決定する。つまり、この第２のデジタル値を変更することによって前記固定電流の大きさが変化する。さらに、固定電流の大きさの変化に伴い、前記駆動電流の大きさも変化する。固定電流は、第２デジタル値が変更された後、瞬時に対応する大きさに変化する。したがって、第２デジタル値を変更すれば、瞬時に、前記駆動電流の大きさを変化させることができる。なお、レーザー光の強度は、前記第１デジタル値によって定まるため、第１デジタル値を変更しなければ、前記駆動電流のうち固定電流を除いた電流、すなわち変動電流がエラーアンプによって自動的に調整され、結果的に前記駆動電流は元の大きさに戻ってしまう。

また、上記の構成によれば、本発明に係るレーザーパワー制御装置では、レーザー光の強度を変更するために前記第１デジタル値が変更される場合、デジタル値制御部が、前記第２デジタル値を変更する。このとき、第２デジタル値は、前記駆動電流が所望のレーザー光の強度に対応する大きさとなるような値に設定される。

これにより、時定数を有するエラーアンプによってレーザー光の強度が制御されるレーザーパワー制御装置であっても、レーザー光の強度を高速に制御できる。しかも、レーザー光の強度を変更する場合、第１デジタル値および第２デジタル値の設定を変更すればよく、設定変更を容易に行うことができる。

本発明に係るレーザーパワー制御方法では、前記レーザーパワー制御装置に備えられた前記第１ＤＡコンバータおよび／または前記第２ＤＡコンバータは、該ＤＡコンバータに格納されているデジタル値を変更する場合に該デジタル値に加減するステップ値を記憶しているデータレジスタと、所定のパルス信号の入力を受けた場合に前記ステップ値を格納されたデジタル値を変更する場合に加減する加減算器とを備えていることが好ましい。

また、本発明に係るレーザーパワー制御装置では、前記レーザーパワー制御装置に備えられた前記第１ＤＡコンバータおよび／または前記第２ＤＡコンバータは、該ＤＡコンバータに格納されているデジタル値を変更する場合に該デジタル値に加減するステップ値を記憶しているデータレジスタと、所定のパルス信号の入力を受けた場合に前記ステップ値を格納されたデジタル値を変更する場合に加減する加減算器とを備えていることが好ましい。

上記の構成によれば、前記第１ＤＡコンバータおよび／または前記第２ＤＡコンバータは、内部にデータレジスタと加減算器とを備えている。また、該ＤＡコンバータには、前記デジタル値が設定される。そして、データレジスタは、前記デジタル値の更新時に前記デジタル値に加減されるステップ値を記憶している。つまり、前記デジタル値は、このステップ値の単位で値が増減する。また、前記加減算器は、所定のパルス信号の入力を受けると、前記ステップ値を前記デジタル値に加減する。つまり、加減算器は、パルスの入力を受けるごとに、前記デジタル値と前記ステップ値との加算、あるいは、減算を実行する。なお、所定のパルス信号は、例えば、信号処理回路を用いて、前記レーザー光の強度を変更するタイミングにおいてパルス信号を出力する構成などが考えられるが、前記パルス信号を前記タイミングで安定して出力できる構成であればよく、特に限定はされない。

これにより、パルス信号の入力によってＤＡコンバータに設定されているデジタル値を更新できるようになるため、レーザーパワー制御装置の中で他の処理が行われている場合であっても、デジタル値の更新のタイミングは他の処理の影響を受けることがない。したがって、本発明に係るレーザーパワー制御装置によれば、高速なレーザーパワーの制御を安定して行うことができる。

本発明に係るレーザーパワー制御方法は、前記レーザーパワー制御がテストライト時に行われることが好ましい。

上記の構成よれば、レーザーパワー制御は、テストライト時に行われる。これにより、光ディスク装置などのテストライトにおいて、高速にレーザーパワーを変更できるため、テストライトを高速に行うことができ、記録に最適なレーザー光の強度を、短時間で見つけ出すことができる。

本発明に係る光ディスク装置は、前記レーザーパワー制御装置を備えていることが好ましい。

上記の構成によれば、本発明に係る光ディスク装置は、前記レーザーパワー制御装置を備えている。これにより、本発明に係る光ディスク装置は、高速にレーザーパワーを制御することが可能となる。したがって、例えば、光ディスクへのテストライトなどにおいて、高速にレーザーパワーを変更できるため、テストライトを高速に行うことができ、記録に最適なレーザー光の強度を、短時間で見つけ出すことができる。

また、本発明に係る光ディスク装置によれば、ディスク面の汚れや歪み等に応じて、記録するのに最適なレーザーパワーに高速に変更でき、常に最適なレーザーパワーで一様に記録できる。したがって、安定して高品質な記録が可能となる。

しかも、前記レーザーパワー制御装置を用いれば、時定数を有さないエラーアンプの高価なレーザーパワー制御装置を用いる場合に比べ、コストを低減でき、また、小型化することが可能となるため、光ディスク装置の小型化および低価格化を実現できる。

本発明に係るＤＡコンバータは、設定されているデジタル値に応じたアナログ信号を出力するＤＡコンバータであって、前記ＤＡコンバータに設定されているデジタル値を変更する場合に該デジタル値に加減するステップ値を記憶しているデータレジスタと、所定のパルス信号の入力を受けた場合に前記ステップ値を格納されたデジタル値を変更する場合に加減する加減算器とを備えていることを特徴としている。

上記の構成によれば、本発明に係るＤＡコンバータは、デジタル値が設定されると、設定されたデジタル値に対応するアナログ信号を出力する。また、本発明に係るＤＡコンバータは、データレジスタと加減算器とを備えている。データレジスタは、前記デジタル値を更新する場合に前記デジタル値に加減されるステップ値を記憶している。つまり、前記デジタル値は、このステップ値の単位で値が増減する。また、前記加減算器は、所定のパルス信号の入力を受けると、前記ステップ値を前記デジタル値に加減する。つまり、加減算器は、所定のパルス信号の入力を受けるごとに、前記デジタル値と前記ステップ値との加算、あるいは、減算を実行する。

これにより、本発明に係るＤＡコンバータによれば、設定されているデジタル値を、所定のパルス信号を入力することによって、更新できるようになるため、簡単な構成の回路や装置の中でも手軽に利用できるようになる。また、複雑な処理が実行される回路や装置において用いられる場合であっても、他の処理の影響を受けることなく安定して前記デジタル値を更新できるようになる。

なお、上記レーザーパワー制御装置は、コンピュータによって実現してもよい。この場合、コンピュータを上記各手段として動作させることにより上記レーザーパワー制御装置をコンピュータにおいて実現する制御プログラム、およびその制御プログラムを記録したコンピュータ読み取り可能な記録媒体も、本発明の範疇に入る。

本発明に係るレーザーパワー制御方法は、以上のように、前記所望のレーザー光の強度に対応する駆動電流を、前記変動電流だけでなく前記固定電流を変化させることによって得ることを特徴としている。

また、本発明に係るレーザーパワー制御装置は、前記所望のレーザー光の強度に対応する駆動電流を、前記変動電流だけでなく前記固定電流を変化させることによって得ることを特徴としている。

本発明に係るレーザーパワー制御方法は、前記所望のレーザー光の強度に対応する駆動電流を、前記変動電流を変えることなく前記固定電流を変化させることによって得ることを特徴としている。

また、本発明に係るレーザーパワー制御装置は、前記所望のレーザー光の強度に対応する駆動電流を、前記変動電流を変えることなく前記固定電流を変化させることによって得ることを特徴としている。

したがって、本発明によれば、時定数を有するエラーアンプによってレーザー光の強度が制御される装置であっても、レーザー光の強度を高速に制御することができるようになるという効果を奏する。

また、本発明に係るＤＡコンバータは、前記ＤＡコンバータに設定されているデジタル値を変更する場合に該デジタル値に加減するステップ値を記憶しているデータレジスタと、所定のパルス信号の入力を受けた場合に前記ステップ値を格納されたデジタル値を変更する場合に加減する加減算器とを備えていることを特徴としている。

したがって、本発明に係るＤＡコンバータによれば、設定されているデジタル値を、パルス入力によって、簡単な構成の回路や装置の中でも手軽に利用できるようになる。また、複雑な処理が実行される回路や装置において用いられる場合であっても、他の処理の影響を受けることなく安定してデジタル値を更新できるようになるという効果を奏する。

〔実施の形態１〕
本発明の一実施形態について図１ないし図６に基づいて説明すると以下の通りである。図１は、本発明の一実施の形態に係るＡＰＣ回路１の構成を示す図である。

（ＡＰＣ回路１の概要）
本発明の一実施の形態に係るＡＰＣ回路１は、ＬＤ（レーザーダイオード）１０１、ＬＤ駆動回路１０２、ＰＤ（フォトディテクター）１０３、Ｉ／Ｖ（電流／電圧）アンプ１０４、エラーアンプ１０５、およびマイクロコンピュータ１０６からなる。また、マイクロコンピュータ１０６は、ＤＡＣ更新制御部１０７を備えている。

このＤＡＣ更新制御部１０７は、一般的なＡＰＣ回路１００には含まれておらず、本発明の特徴的な構成である。なお、本発明に係るＡＰＣ回路１はいわゆる平均値型ＡＰＣ回路であり、エラーアンプ１０５として、図１７に示すエラーアンプ１０５ｂが備えられている。

レーザーダイオード１０１は、ＬＤ駆動回路１０２の駆動によりレーザーを照射する。レーザーダイオード１０１がレーザーを照射するときに、レーザーダイオードに電流が流れ、この電流が、特許請求の範囲に記載の駆動電流に対応する。フォトディテクター１０３は、レーザーダイオード１０１によって照射されるレーザーを受光すると、受光量に応じた量の電流を発生する。フォトディテクター１０３によって発生する電流は、フォトディテクター１０３に接続されたＩ／Ｖアンプ１０４に渡され、該Ｉ／Ｖアンプ１０４によって電圧信号に変換される。

一方、エラーアンプ１０５ｂには、内部に備えているデジタルアナログコンバータ（以下ＤＡＣと略す）１２４に、あらかじめ、目標とするレーザーパワーに対応する基準電圧が設定されている。すなわち、ＤＡＣ１２４（第１ＤＡコンバータ）には、この基準電圧に対応するデジタル値(第１デジタル値)が設定されている。エラーアンプ１０５ｂは、Ｉ／Ｖアンプ１０４によって変換された電圧信号を受け取ると、受け取った電圧信号と前記基準電圧との差を誤差信号として出力する。そして、エラーアンプ１０５から出力された誤差信号はＬＤ駆動回路１０２に入力される。

ＬＤ駆動回路１０２は、レーザーダイオード１０１のレーザーパワー（レーザー光の強度）が、目標とするレーザーパワー（所望の強度）となって一定に保たれるように動作する。具体的には、エラーアンプ１０５ｂから入力された誤差信号に応じて、レーザーダイオード１０１を駆動する電流（駆動電流）に含まれるＰＣ電流（パワーコントロール電流）を制御する。つまり、エラーアンプ１０５ｂが、レーザーダイオード１０１を駆動するＰＣ電流（パワーコントロール電流）を制御していることになる。このＰＣ電流が、特許請求の範囲に記載の変動電流に対応する。

また、図１３に示すとおり、ＬＤ駆動回路１０２は、内部に３つのＤＡＣ（Ｐｗ−ＤＡＣ１１２、Ｐｅ−ＤＡＣ１１３、Ｐｂ−ＤＡＣ１１４）を備えている。そして、ＬＤ駆動回路１０２に含まれるこれら３つのＤＡＣ（第２ＤＡコンバータ）に設定されるデジタル値（第２デジタル値）によって、レーザーダイオード１０１に流れる電流（駆動電流）のうち、固定的に流れる電流の大きさが決定される。この固定的に流れる電流が、特許請求の範囲の固定電流に対応する。ＬＤ駆動回路１０２に含まれるＤＡＣの詳細については後述する。

本発明に係るＡＰＣ回路１は、レーザーダイオード１０１のレーザーパワーを制御するエラーアンプ１０５ｂの時定数に従って変化する変動電流と前記時定数の影響を受けない固定電流とから成っており、光記録媒体へ照射するレーザー光のレーザーパワーを決定する駆動電流のうち、前記変動電流を変化させて所望のレーザー光のレーザーパワーに対応する駆動電流が得られるＡＰＣ回路であって、前記所望のレーザー光のレーザーパワーに対応する駆動電流を、前記変動電流だけでなく前記固定電流を変化させることによって得ることを特徴とする。

また、本発明に係るＡＰＣ回路１は、レーザーダイオード１０１のレーザーパワーを制御するエラーアンプ１０５ｂの時定数に従って変化する変動電流と前記時定数の影響を受けない固定電流とから成っており、光記録媒体へ照射するレーザー光のレーザーパワーを決定する駆動電流のうち、前記変動電流を変化させて所望のレーザー光のレーザーパワーに対応する駆動電流が得られるＡＰＣ回路であって、前記所望のレーザー光のレーザーパワーに対応する駆動電流を、前記変動電流を変えることなく前記固定電流を変化させることによって得ることを特徴とする。

(レーザーパワーの制御)
本発明の一実施の形態に係るＡＰＣ回路１は、マイクロコンピュータ１０６にＤＡＣ更新制御部１０７が備えられている以外は、図１１に示す一般的なＡＰＣ回路１００と同じ構成である。

図１３に示すとおり、レーザーダイオード駆動回路１０２は、内部に３つのＤＡＣを備えている。これらのＤＡＣには、それぞれ、書き込み用、消去用、バイアス用の３種類のレーザーパワーを決定するデジタル値が設定されている。これにより、レーザーダイオード１０１は、書き込み用、消去用、バイアス用の３種類の異なるレーザーパワーによってレーザーを照射できるようになる。以下では、ＤＡＣに設定されているデジタル値をＤＡＣ値と称す。

Ｐｗ−ＤＡＣ（Ｐｏｗｅｒ ｗｒｉｔｅ−ＤＡＣ）１１２には、書き込み時のレーザーパワーに対応するＤＡＣ値が設定される。情報を書き込む場合にレーザーダイオード１０１に流れる電流と照射されるレーザー光のレーザーパワーを、それぞれ、Ｐｗ（Ｐｏｗｅｒ Ｗｒｉｔｅ）電流、Ｐｗレーザーパワーと呼ぶ。

Ｐｅ−ＤＡＣ（Ｐｏｗｅｒ Ｅｒａｓｅ−ＤＡＣ）１１３には、消去時のレーザーパワーに対応するＤＡＣ値が設定される。情報を消去する場合にレーザーダイオード１０１に流れる電流と照射されるレーザー光のレーザーパワーを、それぞれ、Ｐｅ（Ｐｏｗｅｒ Ｅｒａｓｅ）電流、Ｐｅレーザーパワーと呼ぶ。

Ｐｂ−ＤＡＣ（Ｐｏｗｅｒ Ｂｉａｓｅ−ＤＡＣ）１１４には、バイアスによるレーザーパワーに対応するＤＡＣ値が設定される。レーザーダイオード１０１に流れるバイアス電流をＰｂ（Ｐｏｗｅｒ Ｂｉａｓｅ）電流と呼ぶ。また、このとき照射されるレーザーパワーをＰｂレーザーパワーと呼ぶ。

なお、Ｐｗ−ＤＡＣ１１２、Ｐｅ−ＤＡＣ１１３、Ｐｂ−ＤＡＣ１１４のＤＡＣ値は、一般的なＡＰＣ回路１００においては、初期設定のみがなされ、その後は変更されることはないが、本発明に係るＡＰＣ回路１においては、初期設定された後もマイクロコンピュータ１０６によって変更される。詳細は後述する。

また、レーザーダイオード駆動回路１０２は、図１３に示すように、駆動回路１１５を備えている。駆動回路１１５は、エラーアンプ１０５から受け取る誤差信号に応じて、レーザーダイオード１０１に流れる電流を制御する。すなわち、駆動回路１１５は、エラーアンプ１０５から受け取る誤差信号に応じて、レーザーダイオード１０１のレーザーパワーを制御する。なお、エラーアンプ１０５ｂから受け取る誤差信号をＰＣ電圧と呼ぶ。また、駆動回路１１５によって制御されてレーザーダイオード１０１に流れる電流を、ＰＣ（Ｐｏｗｅｒ Ｃｏｎｔｒｏｌ）電流と呼ぶ。

図１７に示すとおり、エラーアンプ１０５ｂはＤＡＣを内部に備えており、このＤＡＣには、レーザーダイオード１０１の目標とするレーザーパワーを定めるデジタル値（ＤＡＣ値）が設定されている。つまり、上述した基準電圧は、このＤＡＣ値によって定まる。そして、このＤＡＣ値によって、レーザーダイオード１０１のレーザーパワーは決定される。なお、ＤＡＣ値は、マイクロコンピュータ１０６によって設定される。

エラーアンプ１０５ｂは、入力される電圧信号と内部に設定されているＤＡＣ値とを比較し、該ＤＡＣ値によって定められる目標のレーザーパワーが得られるようなＰＣ電圧を誤差信号として出力し、レーザーダイオード駆動回路１０２に供給する。

ＬＤ駆動回路１０２に供給されるＰＣ電圧は、ＬＤ駆動回路１０２の内部にある駆動回路１１５に入力され、ＰＣ電流を制御する。駆動回路１１５は、レーザーダイオード１０１のレーザーパワーが、目標とするレーザーパワーで一定に保たれるようにＰＣ電流を調整する。

レーザーダイオード１０１から照射されるレーザー光の最終的なレーザーパワーは、エラーアンプ１０５ｂが備えているＤＡＣ１２４に設定されたＤＡＣ値（以下では、エラーアンプ１０５ｂのＤＡＣ値と略す）によって定まる。

そのため、一般的なＡＰＣ回路と同様、本発明に係るＡＰＣ回路１においても、テストライト時に目標とするレーザーパワーを変更する場合は、エラーアンプ１０５ｂのＤＡＣ値がマイクロコンピュータ１０６によって変更される。

しかしながら、このままでは、エラーアンプ内１０５ｂに含まれるローパスフィルター部１２３の時定数により、エラーアンプ１０５ｂのＤＡＣ値を変更してから目標とするレーザーパワーが得られるまでに時間を要してしまう。そのため、例えば、光ディスクへのテストライトを行う場合のレーザーパワーの制御などにおいて、安定したレーザーパワーによるテストライトがなされないため、記録品質の確認をすることができない。

そこで、本発明に係るＡＰＣ回路１においては、マイクロコンピュータ１０６は、エラーアンプ１０５ｂのＤＡＣ値を変更するだけでなく、Ｐｗ−ＤＡＣ１１２、Ｐｅ−ＤＡＣ１１３、Ｐｂ−ＤＡＣ１１４のＤＡＣ値も変更する。

より具体的には、マイクロコンピュータ１０６に含まれるＤＡＣ更新制御部１０７が、レーザーパワーを変動するタイミングにおいて、Ｐｗ−ＤＡＣ１１２、Ｐｅ−ＤＡＣ１１３、Ｐｂ−ＤＡＣ１１４のＤＡＣ値を、目標とするレーザーパワーが得られる値に変更する。このレーザーパワーの変更については、詳細を後述する。

図２は、ＬＤ駆動回路１０２に備えられたＤＡＣのＤＡＣ値を変更した場合に、レーザーダイオード１０１に流れる電流の波形の変化とレーザーパワーとの関係を表す図である。前述したとおり、ＬＤ駆動回路１０２に備えられたＤＡＣ、すなわち、Ｐｗ−ＤＡＣ１１２、Ｐｅ−ＤＡＣ１１３、Ｐｂ−ＤＡＣ１１４のＤＡＣ値は、ＤＡＣ更新制御部１０７によって変更される。

図２に示されているとおり、更新前のＰｗ電流、Ｐｅ電流、Ｐｂ電流の大きさは、それぞれ、Ｐｗ−ＤＡＣ１１２、Ｐｅ−ＤＡＣ１１３、Ｐｂ−ＤＡＣ１１４に初期設定されたＤＡＣ値によって定まる電流と、エラーアンプ１０５ｂからの誤差信号に応じて駆動回路１１５によって制御されるＰＣ電流（約３０ｍＡ）とを足し合わせた大きさになる。図２に示されているとおり、更新前のレーザーパワーの平均値は、約２０ｍＷである。

図２に示す例においては、Ｐｗ−ＤＡＣ１１２、Ｐｅ−ＤＡＣ１１３、Ｐｂ−ＤＡＣ１１４のＤＡＣ値を更新することによって、Ｐｗ電流、Ｐｅ電流、Ｐｂ電流は大きくなる。図２には、前記の各ＤＡＣ値を４０％増に更新した場合の例が示されている。これにより、レーザーダイオード１０１から照射されるレーザー光のレーザーパワーも４０％上昇し、更新後のレーザーパワーの平均値は約２８ｍＷとなる。このとき、ＰＣ電流は変化することなく約３０ｍＡのまま一定の値を保っている。つまり、Ｐｗ−ＤＡＣ１１２、Ｐｅ−ＤＡＣ１１３、Ｐｂ−ＤＡＣ１１４において更新されたＤＡＣ値が、Ｐｗ電流、Ｐｅ電流、Ｐｂ電流の増加量として反映されている。

一般的なＡＰＣ回路においては、ＰＣ電流の大きさを制御することによって、Ｐｗ電流、Ｐｅ電流、Ｐｂ電流の大きさを変化させ、所望のレーザーパワーを得る。そして、ＰＣ電流の大きさが適切な量に制御されるためには、ローパスフィルター部１２３の時定数により、エラーアンプ１０５ｂから誤差信号として出力されるＰＣ電圧が安定するまで時間を要する。そのため、一般的なＡＰＣ回路においては、エラーアンプ１０５ｂにおいて変更されたＤＡＣ値は、即時にはＰｗ電流、Ｐｅ電流、Ｐｂ電流の増加量として反映されない。

これに対し、本発明に係るＡＰＣ回路１においては、Ｐｗ−ＤＡＣ１１２、Ｐｅ−ＤＡＣ１１３、Ｐｂ−ＤＡＣ１１４においてＤＡＣ値が更新されると、該ＤＡＣ値は、即時にＰｗ電流、Ｐｅ電流、Ｐｂ電流の大きさに反映されることになる。すなわち、Ｐｗ−ＤＡＣ１１２、Ｐｅ−ＤＡＣ１１３、Ｐｂ−ＤＡＣ１１４のＤＡＣ値を更新すれば、ループ応答を待つことなくＰｗ電流、Ｐｅ電流、Ｐｂ電流の大きさを変更できるため、即時にレーザーパワーを更新することが可能となる。

なお、上述しているとおり、本発明に係るＡＰＣ回路１においても、一般的なＡＰＣ回路と同様、レーザーパワーを変更する場合、エラーアンプ１０５ｂのＤＡＣ値を変更する。この点について、以下に説明する。

図３は、エラーアンプ１０５ｂのＤＡＣ値を変更せずに、Ｐｗ−ＤＡＣ１１２、Ｐｅ−ＤＡＣ１１３、Ｐｂ−ＤＡＣ１１４のＤＡＣ値のみを更新した場合のエラーアンプ１０５ｂ内における各部の電圧波形を示す図である。図３に示す例においては、「エラーアンプ１０５ｂのＤＡＣ値」は、実線のまま一定に保たれ更新されない。ここで、例えば、Ｐｗ−ＤＡＣ１１２、Ｐｅ−ＤＡＣ１１３、Ｐｂ−ＤＡＣ１１４のＤＡＣ値を４０％増に更新した場合、「ローパスフィルター部１２３の出力」においては、ローパスフィルター部１２３の時定数に従って出力電圧は低下し、０．５ｍｓ後には出力電圧は４０％減少した状態で一定になる。したがって、レーザーダイオード１０１のレーザーパワーは、Ｐｗ−ＤＡＣ１１２、Ｐｅ−ＤＡＣ１１３、Ｐｂ−ＤＡＣ１１４の更新直後は、４０％増加するが、０．５ｍｓ後には４０％の増加分が引き下げられ、更新前のレーザーパワーに引き戻されてしまう。図２の例においては、レーザーパワーが一旦２８ｍＷに達した後、０．５ｍｓ後には更新前の２０ｍＡに戻ってしまう。

図４は、エラーアンプ１０５ｂのＤＡＣ値を変更せずに、Ｐｗ−ＤＡＣ１１２、Ｐｅ−ＤＡＣ１１３、Ｐｂ−ＤＡＣ１１４のＤＡＣ値のみを更新して、テストライトを行った場合のレーザーパワーの変化の様子を示す図である。この場合、レーザーパワーを段階的に上昇させることはできない。

したがって、本実施形態に係るＡＰＣ回路１においては、一般的なＡＰＣ回路と同様、レーザーパワーを変更する場合、Ｐｗ−ＤＡＣ１１２、Ｐｅ−ＤＡＣ１１３、Ｐｂ−ＤＡＣ１１４のＤＡＣ値を更新するだけでなく、エラーアンプ１０５ｂのＤＡＣ値をレーザーパワー値で同じ比率分更新する。これにより、本発明に係るＡＰＣ回路１においては、高速にレーザーパワーを更新することが可能となる。

図５は、Ｐｗ−ＤＡＣ１１２、Ｐｅ−ＤＡＣ１１３、Ｐｂ−ＤＡＣ１１４の各ＤＡＣ値とエラーアンプ１０５ｂのＤＡＣ値とを更新した場合のエラーアンプ１０５ｂ内における各部の電圧波形を示す図である。

図５に示すとおり、「エラーアンプ１０５ｂへの入力」と「増幅部１２１からの出力」は、Ｐｗ−ＤＡＣ１１２、Ｐｅ−ＤＡＣ１１３、Ｐｂ−ＤＡＣ１１４の各ＤＡＣ値の更新によって、実線によって示される電圧波形から、破線によって示される電圧波形に変化する。

ここで、「エラーアンプ１０５ｂのＤＡＣ値」は、Ｐｗ−ＤＡＣ１１２、Ｐｅ−ＤＡＣ１１３、Ｐｂ−ＤＡＣ１１４の各ＤＡＣ値の更新に伴い、実線によって示される値から破線によって示される値に更新されている。

そのため、目標とするレーザーパワーと実際のレーザーパワーとの間に誤差は生じていないため、「比較器５０２からの出力」においては、実線によって示される値のまま一定に保たれ、「ローパスフィルター５０３からの出力」においても、実線によって示される値のまま一定に保たれる。

つまり、エラーアンプ１０５ｂから出力されるＰＣ電圧は一定のため、図２について説明したとおり、ＰＣ電流も一定の値に保たれ、Ｐｗ−ＤＡＣ１１２、Ｐｅ−ＤＡＣ１１３、Ｐｂ−ＤＡＣ１１４の各ＤＡＣ値の更新が反映された状態で、レーザーパワーは保持されることになる。

（テストライト）
本発明に係るＡＰＣ回路１によってレーザーパワーの制御が行われる光ディスク記録再生装置においてテストライトを行う場合について説明する。

図６は、本発明に係るＡＰＣ回路１によってレーザーパワーが制御される光ディスク記録再生装において、１６種類のレーザーパワーによるテストライトを行う場合のレーザーパワーの変化の様子を示す図である。

図６に示す例においては、１６種類のレーザーパワーによるテストライトが行われる。テストライトは、ディスクの１トラック中の１クラスタに対して行われる。つまり、この場合、１クラスタを１６分割し、１／１６クラスタ単位に１種類のレーザーパワーで試し記録する。その後、１６種類のレーザーパワーでテストライトされた１クラスタについて再生し、１６種類の中から最適品質であるものを選択し、これに対応するレーザーパワーを最適な記録パワーとして決定する。なお、１クラスタをトレースする時間は、約１５ｍｓである。そのため、１／１６クラスタ（１種類のレーザーパワーによって記録できる領域）の記録に使える時間は、約０．９ｍｓになる。

本発明に係るＡＰＣ回路１によってレーザーパワーが制御される光ディスク記録再生装置においては、目標とするレーザーパワーに設定変更した後、即時に目標とするレーザーパワーが得られる。

したがって、本発明に係るＡＰＣ回路１によれば、１番目の１／１６クラスタから１６番目の１／１６クラスタまで、１クラスタを連続して記録することができ、１クラスタのトレース時間である１５ｍｓでテストライトを完了できる。

しかも、本発明に係るＡＰＣ回路１は、平均値型ＡＰＣ回路であり、サンプリング型ＡＰＣ回路とは異なり、部品点数が増加することもないため、光ピックアップ装置などと一体化させようとした場合に小型化が可能となる。また、ＡＰＣ回路１に用いられる回路素子には高価な広帯域素子である必要もないため、製造コストを低減できる。

図７は、本発明に係るＡＰＣ回路１によってレーザーパワーが制御される光ディスク再生装置におけるテストライトの処理の流れを表すフローチャートである。以下、図７を参照して、ＡＰＣ回路１によってレーザーパワーが制御される光ディスク再生装置におけるテストライトについて説明する。

始めに、ステップＳ７０１では、マイクロコンピュータ１０６において、テストライトの回数を表す変数Ｎに１６が設定される。すなわち、１６種類のレーザーパワーによってテストライトが行われることになる。

次に、ステップＳ７０２において、目的のクラスタ、すなわち、テストライトの対象となるクラスタがサーチされる。そして、ステップＳ７０３においては、目的のクラスタが検出されたか否かが判定される。目的のクラスタが検出されない場合は、一定の時間が経過した後、再度クラスタが検出されたか否かについて判定される。クラスタが検出された場合には、処理はステップＳ７０４に遷移する。

ステップＳ７０４においては、マイクロコンピュータ１０６に含まれるＤＡＣ更新制御部１０７は、Ｐｗ−ＤＡＣ１１２、Ｐｅ−ＤＡＣ１１３、Ｐｂ−ＤＡＣ１１４の各ＤＡＣ値を、目標とするレーザーパワーが得られる値に設定する。さらに、マイクロコンピュータ１０６は、エラーアンプ１０５ｂのＤＡＣ値を、目標とするレーザーパワーが得られる値に設定する。

このとき、レーザーパワーが設定された後（ステップＳ７０４）、即時に目的とするレーザーパワーが得られる。そのため、安定したレーザーパワーが得られるのを待って、ディスク１回転分の時間（約６６ｍｓ）が経過するまで待機する必要はない。

ステップＳ７０５においては、１クラスタを１６分割した１／１６クラスタごとにテストライトがなされる。ステップＳ７０５においてテストライトが終了すると、ステップＳ７０６において、テストライトの回数を表す変数Ｎがデクリメントされる。つまり、変数Ｎには、残りのテストライトの回数が設定されることになる。

その後、処理はステップＳ７０７へと遷移し、変数Ｎが０であるか否か、すなわち、すべてのレーザーパワーによるテストライトが終了したか否かについて判定される。ここで、変数Ｎが０の場合は、ステップＳ７０８に遷移して全てのテストライトが終了することになるが、変数Ｎが０でなければ、処理はステップＳ７０４に戻り、次にテストライトされるレーザーパワーに対応するＤＡＣ値が、Ｐｗ−ＤＡＣ１１２、Ｐｅ−ＤＡＣ１１３、Ｐｂ−ＤＡＣ１１４の各ＤＡＣとエラーアンプ１０５ｂのＤＡＣに設定される。

したがって、初期設定された変数Ｎの回数分（本例においては１６回）、ステップＳ７０４〜ステップＳ７０７の処理が繰り返し行われることになる。このとき、本発明に係るＡＰＣ回路１によれば、Ｐｗ−ＤＡＣ１１２、Ｐｅ−ＤＡＣ１１３、Ｐｂ−ＤＡＣ１１４の各ＤＡＣ値とエラーアンプ１０５ｂのＤＡＣ値が設定された後、即時に目標とするレーザーパワーが得られるため、１番目の１／１６クラスタから１６番目の１／１６クラスタまで、１クラスタを連続して記録することができ、１クラスタのトレース時間である１５ｍｓでテストライトを完了できる。

〔実施の形態２〕
実施の形態１において説明したＡＰＣ回路１の構成では、Ｐｗ−ＤＡＣ１１２、Ｐｅ−ＤＡＣ１１３、Ｐｂ−ＤＡＣ１１４の各ＤＡＣ値とエラーアンプ１０５ｂのＤＡＣ値を、マイクロコンピュータ１０６によって設定変更する。

しかしながら、各ＤＡＣ値の設定をマイクロコンピュータ１０６によって設定変更する場合、マイクロコンピュータ１０６の処理タイミングや処理速度によっては、高速なレーザーパワーの制御に支障をきたす場合がある。そこで、本実施の形態においては、このような場合を考慮して、ハードウェア的に各ＤＡＣ値を設定変更できる構成について説明する。

図８は、本実施の形態に係るＡＰＣ回路８００が実装された光ディスク記録再生装置（光ディスク装置）８１５の構成を示す図である。

光ディスク記録再生装置８１５は、ＡＰＣ回路８００と、信号処理回路８０７と、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）回路８０８と、ドライバ８０９と、スレッドモータ８１０と、スピンドルモータ８１１と、ＯＰＩＣ（Ｏｐｔｉｃａｌ ＩＣ；光変換ＩＣ）８１２と、ハーフミラー８１３と、コイル８１６と、コイル８１７とを備えている。なお、図８に示す光ディスク記録再生装置８１５には、ディスク８１４が装着されている。

ＡＰＣ回路８００は、レーザーダイオード８０１と、ＬＤ駆動回路８０２と、フォトディテクター８０３と、Ｉ／Ｖアンプ８０４と、エラーアンプ８０５と、マイクロコンピュータ８０６とを備えている。

また、レーザーダイオード８０１と、ＬＤ駆動回路８０２と、フォトディテクター８０３と、Ｉ／Ｖアンプ８０４と、エラーアンプ８０５と、ＯＰＩＣ８１２と、ハーフミラー８１３と、フォーカスコイル８１６と、トラッキングコイル８１７と、レンズ８１８とは、光ピックアップユニット８３０を構成している。一般的に、フォーカスコイル８１６はフォーカスアクチュエーター８１６、トラッキングコイル８１７はトラッキングアクチュエーター８１７と称される。

ここで、図８に示すＡＰＣ回路８００と、実施の形態１におけるＡＰＣ回路１との対応について説明する。ＡＰＣ回路８００におけるレーザーダイオード８０１、フォトディテクター８０３、およびＩ／Ｖアンプ８０４は、それぞれ、ＡＰＣ回路１におけるレーザーダイオード１０１、フォトディテクター１０３、およびＩ／Ｖアンプ１０４と同じ機能を有する。また、ＬＤ駆動回路８０２の内部の構成は、図１３に示されるＬＤ駆動回路１０２と同じであり、エラーアンプ８０５の内部の構成は、図１７に示されるエラーアンプ１０５ｂと同じである。

しかしながら、ＬＤ駆動回路８０２およびエラーアンプ８０５が備えているＤＡＣは、
ＬＤ駆動回路１０２およびエラーアンプ１０５が備えている一般的なＤＡＣと内部の構成が異なる。このＤＡＣの構成の違いについては詳細を後述する。

また、マイクロコンピュータ８０６は、マイクロコンピュータ１０６とは異なり、ＤＡＣ更新制御部１０７を備えていない。なお、マイクロコンピュータ８０６はＤＡＣ更新制御部１０７を備えていてもよく、特に限定はされない。

なお、本実施の形態に係るＡＰＣ回路８００においては、「ＬＤ駆動回路８０２→レーザーダイオード８０１→フォトディテクター８０３→エラーアンプ８０５→ＬＤ駆動回路８０２」のようなループが構成されている。

以下に、光ディスク記録再生装置８１５の動作の概要について説明する。レーザーダイオード８０１は、ＬＤ駆動回路８０２によって駆動され、レーザー光を出射する。出射されたレーザー光は、レンズ８１８によって絞り込まれる。絞り込まれたレーザー光８１９は、スピンドルモータ８１１に装着されて回転している光ディスク８１４照射され、ディスク面において反射される。そして、ディスク面において反射された光は、ハーフミラー８１３によってＯＰＩＣ８１２に送られる。

ＯＰＩＣ８１２に送られた光は、電気的な信号に変換されてＲＦ回路８０８に供給される。ＲＦ回路８０８は、受け取った信号を再生に必要なレベルまで増幅する。そして、信号処理回路８０７は、増幅された信号を復調する。これにより、光ディスクに記録されているデジタルデータが表す種々の情報が再生される。

また、ＲＦ回路８０８は、ＯＰＩＣ８１２から受け取る電気的な信号に基づいて、レーザー光の焦点を合わせるためのフォーカスエラー信号を生成する。そして、このフォーカスエラー信号は、信号処理回路８０７を介してドライバ８０９に入力される。ドライバ８０９は、入力されたフォーカスエラー信号に応じてフォーカスアクチュエーター８１６を駆動して、ディスク面に照射するレーザー光８１９の焦点を合わせている。

より具体的には、フォーカスアクチュエーター８１６にプラス電圧を供給するとレンズ８１８をディスク面に近づけるように動作し、マイナス電圧を供給するとレンズ８１８をディスク面から遠ざけるように動作する。これによって、ディスク面に照射されるレーザー光８１９の焦点を合わせている。

さらに、ＲＦ回路８０８は、ＯＰＩＣ８１２から受け取る電気的な信号に基づいて、レーザー光をディスク面のトラック上にオントラックするためのトラッキングエラー信号を生成する。そして、このトラッキングエラー信号は、信号処理回路８０７を介してドライバ８０９に入力される。ドライバ８０９は、入力されたトラッキングエラー信号に応じてトラッキングアクチュエーター８１７を駆動して、レンズ８１８を移動させてレーザー光８１９の照射位置を調整する。

具体的には、トラッキングアクチュエーター８１７にプラス電圧を供給すると、レンズ８１８はディスクの外周方向に移動し、マイナス電圧を供給するとレンズ８１８はディスクの内周方向に移動する。これによって、ディスク面に照射されるレーザー光８１９の位置を調整する。

以下に、本実施の形態に係るＬＤ駆動回路８０２およびエラーアンプ８０５が備えているＤＡＣの特徴について説明する。

始めに、一般的なＤＡＣの構成について説明する。図９は、一般的なＤＡＣ９００であって、実施の形態１に係るＬＤ駆動回路１０２およびエラーアンプ１０５が備えているＤＡＣの構成を示す図である。

図９に示すとおり、ＤＡＣ９００は、８ビットレジスタ９０１、デコーダ部９０２、およびバッファ９０３を備えている。ＤＡＣ値は、マイクロコンピュータ１０６によって、８ビットレジスタ（８ｂｉｔレジスタ）９０１に設定される。デコーダ部９０２は、８ビットレジスタ９０１に設定されているＤＡＣ値をデコードし、バッファ９０３を介して計２５６種類の電圧値を出力する。

デコーダ部９０２は、抵抗９１５、抵抗９１６、抵抗９１７、抵抗９１８、グランド電位９１９、グランド電位９２０、およびスイッチ９２１を備えている。図９に示す抵抗９１７と抵抗９１８との間の破線は、複数の抵抗が接続されていることを示している。ＤＡＣ９００には、抵抗９１７、抵抗９１８と破線によって示される抵抗を合わせて、全部で２５６個分の抵抗が接続されている。また、各抵抗に対応して２５６個の端子（図９には端子９２１ａ、端子９２１ｂ、端子９２１ｃのみ図示）が設けられている。

さらに、デコーダ部９０２の内部には、グランド電位９２０に接続されているスイッチ９２１が備えられており、２５６個の端子のうち、スイッチ９２１に接続される端子が切り替えられる。すなわち、２５６個の抵抗のうちグランドに接続される抵抗が切り替えられる。これにより、８ビットレジスタ９０１に設定される値に対応する２５６通りの出力が得られる。

図１０は、本実施の形態に係るＬＤ駆動回路８０２およびエラーアンプ８０５が備えているＤＡＣ９０６の構成を示す図である。図１０に示すとおり、ＤＡＣ９１０は、８ビットレジスタ９０１、デコーダ部９０２、バッファ９０３、データレジスタ９０４、加減算器９０５、抵抗９１５、抵抗９１６、抵抗９１７、およびグランド電位９１８を備えている。なお、図１０に示すデコーダ部９０２は、図９に示すデコーダ部９０２と同様の構成であり、説明は省略する。

ＤＡＣ９０６には、８ビットレジスタ９０１とデコーダ部９０２との間に、データレジスタ９０４および加減算器９０５が付加されている。８ビットレジスタ９０１には、ＤＡＣ値の初期値が予め設定されている。また、データレジスタ９０４は、前記ＤＡＣ値の初期値に対して加減されるステップ値を予め記憶している。そして、加減算器９０５は、パルスが入力されると、前記ＤＡＣ値の初期値と前記ステップ値とを加算し、加算結果をデコーダ部９０２に供給する。デコーダ部９０２は、受け取った前記の加算結果をデコードし、バッファ９０３を介して計２５６種類の電圧値を出力する。なお、前記ＤＡＣ値の初期値と前記ステップ値とは、マイクロコンピュータ８０６によって設定される。

以下に、ＤＡＣ９０６の動作について、光ディスクへのテストライトにおけるレーザーパワーの設定変更を例として、より具体的に説明する。本例においては、１クラスタを１６分割し、１／１６クラスタ単位に１種類のレーザーパワーで試し記録する。

８ビットレジスタ９０１には、ＤＡＣ値の初期値として「Ａ」という値が設定されている。また、データレジスタ９０４には、ステップ値として「ａ」という値が設定されている。なお、この時点における加減算器９０５の内部に備えられている加減算器レジスタには、「０」が格納されている。

ここで、加減算器９０５に１パルス入力すると、加減算器９０５内部の加減算器レジスタには、データレジスタ９０４に記憶されているステップ値「ａ」が落とし込まれる。すなわち、前記加減算器レジスタの値は、「０」から「ａ」に更新される。これにより、加減算器９０５からデコーダ部９０２に供給される値は、８ビットレジスタ９０１に格納されているＤＡＣ値の初期値「Ａ」と前記加減算器レジスタに記憶されている値「ａ」とを加算した値「Ａ＋ａ」となる。

更に、加減算器９０５に１パルス入力すると、前記加減算器レジスタの値は、「２ａ」に更新される。この結果、加減算器９０５からデコーダ部９０２に供給される値は「Ａ＋２ａ」となる。表１は、入力されるパルスの数と、８ビットレジスタ９０１、加減算器９０５の加減算器レジスタ、およびデコーダ部９０２に供給されてバッファ９０３を介して出力されるＤＡＣ値（表１における結果値）との関係を示す表である。

表１に示すとおり、出力される結果値は、加減算器９０５に１パルス入力されるごとに、データレジスタ９０４に記憶されているステップ値「ａ」づつ増加する。

なお、加減算器９０５に入力されるパルスは、信号処理回路８０７において光ディスク８１４に記録されている情報を再生する処理が行われ、テストライトの対象となる１／１６クラスタのアドレスが検出されるごとに生成される。

これにより、マイクロコンピュータ１０６の処理タイミングや処理速度に影響されることなく、高速にレーザーパワーを制御することができるようになる。

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

最後に、マイクロコンピュータ１０６の各ブロック、特にＤＡＣ更新制御部１０７は、ハードウェアロジックによって構成してもよいし、次のようにＣＰＵを用いてソフトウェアによって実現してもよい。

すなわち、マイクロコンピュータ１０６は、各機能を実現する制御プログラムの命令を実行するＣＰＵ（centralprocessingunit）、上記プログラムを格納したＲＯＭ（readonlymemory）、上記プログラムを展開するＲＡＭ（randomaccessmemory）、上記プログラムおよび各種データを格納するメモリ等の記憶装置（記録媒体）などを備えている。そして、本発明の目的は、上述した機能を実現するソフトウェアであるマイクロコンピュータ１０６の制御プログラムのプログラムコード（実行形式プログラム、中間コードプログラム、ソースプログラム）をコンピュータで読み取り可能に記録した記録媒体を、上記マイクロコンピュータ１０６に供給し、そのコンピュータ（またはＣＰＵやＭＰＵ）が記録媒体に記録されているプログラムコードを読み出し実行することによっても、達成可能である。

上記記録媒体としては、例えば、磁気テープやカセットテープ等のテープ系、フロッピー（登録商標）ディスク／ハードディスク等の磁気ディスクやＣＤ−ＲＯＭ／ＭＯ／ＭＤ／ＤＶＤ／ＣＤ−Ｒ等の光ディスクを含むディスク系、ＩＣカード（メモリカードを含む）／光カード等のカード系、あるいはマスクＲＯＭ／ＥＰＲＯＭ／ＥＥＰＲＯＭ／フラッシュＲＯＭ等の半導体メモリ系などを用いることができる。

また、マイクロコンピュータ１０６を通信ネットワークと接続可能に構成し、上記プログラムコードを通信ネットワークを介して供給してもよい。この通信ネットワークとしては、特に限定されず、例えば、インターネット、イントラネット、エキストラネット、ＬＡＮ、ＩＳＤＮ、ＶＡＮ、ＣＡＴＶ通信網、仮想専用網（virtualprivatenetwork）、電話回線網、移動体通信網、衛星通信網等が利用可能である。また、通信ネットワークを構成する伝送媒体としては、特に限定されず、例えば、ＩＥＥＥ１３９４、ＵＳＢ、電力線搬送、ケーブルＴＶ回線、電話線、ＡＤＳＬ回線等の有線でも、ＩｒＤＡやリモコンのような赤外線、Ｂｌｕｅｔｏｏｔｈ（登録商標）、８０２．１１無線、ＨＤＲ、携帯電話網、衛星回線、地上波デジタル網等の無線でも利用可能である。なお、本発明は、上記プログラムコードが電子的な伝送で具現化された、搬送波に埋め込まれたコンピュータデータ信号の形態でも実現され得る。

本発明は、目標とするレーザーパワーを一定に制御するＡＰＣ回路に適用することが可能である。特に、高速なレーザーパワーの制御が要求される光ディスク記録再生装置に実装される平均値型ＡＰＣ回路において好適に利用することができる。

本発明の一実施の形態に係るＡＰＣ回路の要部を示す図である。 ＬＤ駆動回路に備えられたＤＡＣのＤＡＣ値を変更した場合に、レーザーダイオードに流れる電流の波形の変化とレーザーパワーとの関係を表す図である。 エラーアンプのＤＡＣ値を変更せずに、Ｐｗ−ＤＡＣ、Ｐｅ−ＤＡＣ、Ｐｂ−ＤＡＣのＤＡＣ値のみを更新した場合のエラーアンプ内における各部の電圧波形を示す図である。 エラーアンプのＤＡＣ値を変更せずに、Ｐｗ−ＤＡＣ、Ｐｅ−ＤＡＣ、Ｐｂ−ＤＡＣのＤＡＣ値のみを更新して、テストライトを行った場合のレーザーパワーの変化の様子を示す図である。 Ｐｗ−ＤＡＣ、Ｐｅ−ＤＡＣ、Ｐｂ−ＤＡＣの各ＤＡＣ値とエラーアンプのＤＡＣ値とを更新した場合のエラーアンプ内における各部の電圧波形を示す図である。 本発明に係るＡＰＣ回路によってレーザーパワーが制御される光ディスク記録再生装において、１６種類のレーザーパワーによるテストライトを行う場合のレーザーパワーの変化の様子を示す図である。 本発明に係るＡＰＣ回路によってレーザーパワーが制御される光ディスク再生装置におけるテストライトの処理の流れを表すフローチャートである。 本実施の形態に係るＡＰＣ回路が実装された光ディスク記録再生装置の構成を示す図である。 一般的なＤＡＣであって、実施の形態１に係るＬＤ駆動回路およびエラーアンプが備えているＤＡＣの構成を示す図である。 本実施の形態に係るＬＤ駆動回路およびエラーアンプが備えているＤＡＣの構成を示す図である。 一般的なＡＰＣ回路の構成を示す図である。 一般的なレーザーダイオードの動作特性を示す図である。 レーザーダイオード駆動回路の内部の構成を示す図である。 Ｉ／Ｖアンプの内部の構成を示す図である。 サンプリング型ＡＰＣ回路のエラーアンプの構成を表す図である。 図１５に示すエラーアンプの各部の電圧波形を示す図である。 平均値型ＡＰＣ回路のエラーアンプの構成を表す図である。 平均値型ＡＰＣ回路における各部の電圧波形を表す図である。 ＬＤ駆動回路において、供給されるＰＣ電圧と出力されるＰＣ電流との関係を示す図である。 エラーアンプにおいて、目標とするレーザーパワーを変更した場合の各部の電圧波形の変化を示す図である。 平均値型ＡＰＣ回路によってレーザーパワーが制御される光ディスク記録再生装において、１６種類のレーザーパワーによるテストライトを行う場合のレーザーパワーの変化の様子を示す図である。 平均値型ＡＰＣ回路によってレーザーパワーが制御される光ディスク再生装置におけるテストライトの処理の流れを表すフローチャートである。

符号の説明

１ ＡＰＣ回路（レーザーパワー制御装置）
１０１ レーザーダイオード
１０２ ＬＤ駆動回路
１０３ フォトディテクター
１０４ Ｉ／Ｖアンプ
１０５ エラーアンプ
１０５ａ エラーアンプ
１０５ｂ エラーアンプ
１０６ マイクロコンピュータ
１０７ ＤＡＣ更新制御部（デジタル値制御部）
１１２ Ｐｗ−ＤＡＣ（第２ＤＡコンバータ）
１１３ Ｐｅ−ＤＡＣ（第２ＤＡコンバータ）
１１４ Ｐｂ−ＤＡＣ（第２ＤＡコンバータ）
１１５ 駆動回路
１２１ 増幅部
１２２ 比較部
１２３ ローパスフィルター部
１２４ ＤＡＣ（第１ＤＡコンバータ）
８００ ＡＰＣ回路（レーザーパワー制御装置）
８０７ 信号処理回路（デジタル値制御部）
８０８ ＲＦ回路
８０９ ドライバ
８１０ スレッドモータ
８１１ スピンドルモータ
８１２ ＯＰＩＣ
８１３ ハーフミラー
８１４ ディスク
８１５ 光ディスク記録再生装置（光ディスク装置）
９０１ ８ビットレジスタ
９０２ デコーダ部
９０３ バッファ
９０４ データレジスタ
９０５ 加減算器
９０６ ＤＡＣ（ＤＡコンバータ）

Claims (13)

1. レーザー光の強度を制御するエラーアンプの時定数に従って変化する変動電流と前記時定数の影響を受けない固定電流とから成っており、光記録媒体へ照射するレーザー光の強度を決定する駆動電流のうち、前記変動電流を変化させて所望のレーザー光の強度に対応する駆動電流が得られるレーザーパワー制御装置のレーザーパワー制御方法であって、
   前記所望のレーザー光の強度に対応する駆動電流を、前記変動電流だけでなく前記固定電流を変化させることによって得ることを特徴とするレーザーパワー制御装置のレーザーパワー制御方法。
2. レーザー光の強度を制御するエラーアンプの時定数に従って変化する変動電流と前記時定数の影響を受けない固定電流とから成っており、光記録媒体へ照射するレーザー光の強度を決定する駆動電流のうち、前記変動電流を変化させて所望のレーザー光の強度に対応する駆動電流が得られるレーザーパワー制御装置のレーザーパワー制御方法であって、
   前記所望のレーザー光の強度に対応する駆動電流を、前記変動電流を変えることなく前記固定電流を変化させることによって得ることを特徴とするレーザーパワー制御装置のレーザーパワー制御方法。
3. 前記レーザーパワー制御装置は、前記レーザー光の強度を決定する第１デジタル値を格納する第１ＤＡコンバータを有する前記エラーアンプと、前記固定電流の大きさを決定する第２デジタル値を格納する第２ＤＡコンバータとを備えており、
   前記レーザー光の強度を前記第１デジタル値および前記第２デジタル値を変更させて所望の強度とするときに、第２デジタル値の変更を第１デジタル値の変更のタイミングに合わせて行うことを特徴とする請求項１または２に記載のレーザーパワー制御方法。
4. 前記レーザーパワー制御装置に備えられた前記第１ＤＡコンバータおよび／または前記第２ＤＡコンバータは、該ＤＡコンバータに格納されているデジタル値を変更する場合に該デジタル値に加減するステップ値を記憶しているデータレジスタと、所定のパルス信号の入力を受けた場合に前記ステップ値を格納されたデジタル値を変更する場合に加減する加減算器とを備えていることを特徴とする請求項３に記載のレーザーパワー制御方法。
5. 前記レーザーパワー制御は、テストライト時に行うことを特徴とする請求項１から４に記載のレーザーパワー制御方法。
6. レーザー光の強度を制御するエラーアンプの時定数に従って変化する変動電流と前記時定数の影響を受けない固定電流とから成っており、光記録媒体へ照射するレーザー光の強度を決定する駆動電流のうち、前記変動電流を変化させて所望のレーザー光の強度に対応する駆動電流が得られるレーザーパワー制御装置であって、
   前記所望のレーザー光の強度に対応する駆動電流を、前記変動電流だけでなく前記固定電流を変化させることによって得ることを特徴とするレーザーパワー制御装置。
7. レーザー光の強度を制御するエラーアンプの時定数に従って変化する変動電流と前記時定数の影響を受けない固定電流とから成っており、光記録媒体へ照射するレーザー光の強度を決定する駆動電流のうち、前記変動電流を変化させて所望のレーザー光の強度に対応する駆動電流が得られるレーザーパワー制御装置であって、
   前記所望のレーザー光の強度に対応する駆動電流を、前記変動電流を変えることなく前記固定電流を変化させることによって得ることを特徴とするレーザーパワー制御装置。
8. 前記レーザーパワー制御装置は、前記レーザー光の強度を決定する第１デジタル値を格納する第１ＤＡコンバータを有する前記エラーアンプと、前記固定電流の大きさを決定する第２デジタル値を格納する第２ＤＡコンバータとを備えており、
   前記レーザー光の強度を前記第１デジタル値および前記第２デジタル値を変更させて所望の強度とするときに、第２デジタル値の変更を第１デジタル値の変更のタイミングに合わせて行うデジタル値制御部をさらに備えていることを特徴とする請求項６または７に記載のレーザーパワー制御装置。
9. 前記レーザーパワー制御装置に備えられた前記第１ＤＡコンバータおよび／または前記第２ＤＡコンバータは、該ＤＡコンバータに格納されているデジタル値を変更する場合に該デジタル値に加減するステップ値を記憶しているデータレジスタと、所定のパルス信号の入力を受けた場合に前記ステップ値を格納されたデジタル値を変更する場合に加減する加減算器とを備えていることを特徴とする請求項８に記載のレーザーパワー制御装置。
10. 請求項６から９のいずれか１項に記載のレーザーパワー制御装置を備えていることを特徴とする光ディスク装置。
11. 設定されているデジタル値に応じたアナログ信号を出力するＤＡコンバータであって、
    前記ＤＡコンバータに設定されているデジタル値を変更する場合に該デジタル値に加減するステップ値を記憶しているデータレジスタと、所定のパルス信号の入力を受けた場合に前記ステップ値を格納されたデジタル値を変更する場合に加減する加減算器とを備えていることを特徴とするＤＡコンバータ。
12. 請求項６から９のいずれか１項に記載のレーザーパワー制御装置を動作させる制御プログラムであって、コンピュータを上記の各手段として機能させるための制御プログラム。
13. 請求項１２に記載の制御プログラムを記録しているコンピュータ読み取り可能な記録媒体。

Images