JP2008015160A - 表示制御装置 - Google Patents
表示制御装置 Download PDFInfo
- Publication number
- JP2008015160A JP2008015160A JP2006185630A JP2006185630A JP2008015160A JP 2008015160 A JP2008015160 A JP 2008015160A JP 2006185630 A JP2006185630 A JP 2006185630A JP 2006185630 A JP2006185630 A JP 2006185630A JP 2008015160 A JP2008015160 A JP 2008015160A
- Authority
- JP
- Japan
- Prior art keywords
- display
- data
- dma
- display data
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
【課題】 中規模LCDの表示データをCPUインターフェースで転送するシステムにおいて、CPUによる転送を行なうとシステムに大きな負荷がかかり、自動転送による転送を行なうと複雑なハードウエアが必要となる。
【解決手段】 システムとVRAM付きLCDドライバとの間にDMA補助を行なうバッファ付きプロセッサを設け、表示データやLCDドライバへの設定レジスタデータの転送補助を行なわせる。
【選択図】 図1
【解決手段】 システムとVRAM付きLCDドライバとの間にDMA補助を行なうバッファ付きプロセッサを設け、表示データやLCDドライバへの設定レジスタデータの転送補助を行なわせる。
【選択図】 図1
Description
本発明は、主に160×32ドット構成など中規模画面のモノクロドットマトリクスLCDの表示データを転送するための制御回路に関する提案である。
従来、メインメモリと表示駆動回路内表示用ビデオメモリとそれぞれに表示データを保存する構成の表示制御装置に関しての技術提案がなされている。(特許文献1)
特登録03430270号公報
しかしながら、従来例提案は次のような欠点をもつ。
・メインメモリ側の表示データ更新を自動監視して、その表示データ転送も自動化するために複雑なハードウエアが必要となる。
表示制御装置において、
ドットマトリクス型の表示手段と、
この表示手段を駆動してデータを表示させる表示駆動手段と、
表示手段に表示する表示データを生成する主制御手段と、
主制御手段が生成した表示データを保存するための表示手段の表示ドットに対応する記憶領域を有する第1記憶手段と、
前記表示駆動手段に内蔵された前期表示手段の表示ドットに対応する記憶領域を有する第2記憶手段と、
前記表示駆動手段に内蔵された表示駆動手段を制御するためのレジスタと、
第1記憶手段と第2記憶手段との間で一時的に表示データを保存するバッファ手段と、
第1記憶手段の表示データをDMA転送によってバッファ手段に転送するためのDMA制御手段と、
バッファ手段に一時保存された表示データを第2記憶手段に転送するための転送制御手段と、
を有する事により、従来例の課題を解決する。
ドットマトリクス型の表示手段と、
この表示手段を駆動してデータを表示させる表示駆動手段と、
表示手段に表示する表示データを生成する主制御手段と、
主制御手段が生成した表示データを保存するための表示手段の表示ドットに対応する記憶領域を有する第1記憶手段と、
前記表示駆動手段に内蔵された前期表示手段の表示ドットに対応する記憶領域を有する第2記憶手段と、
前記表示駆動手段に内蔵された表示駆動手段を制御するためのレジスタと、
第1記憶手段と第2記憶手段との間で一時的に表示データを保存するバッファ手段と、
第1記憶手段の表示データをDMA転送によってバッファ手段に転送するためのDMA制御手段と、
バッファ手段に一時保存された表示データを第2記憶手段に転送するための転送制御手段と、
を有する事により、従来例の課題を解決する。
更に、
主制御手段が直接バッファ手段にデータを書き込むことが可能であり、
なおかつ主制御手段が直接バッファ手段から表示駆動手段の設定レジスタへの転送を制御可能とする、
事により、従来例の課題を解決する。
主制御手段が直接バッファ手段にデータを書き込むことが可能であり、
なおかつ主制御手段が直接バッファ手段から表示駆動手段の設定レジスタへの転送を制御可能とする、
事により、従来例の課題を解決する。
本発明により、以下のような効果を生じる。
・中規模LCDの表示データをCPUインターフェースで転送するシステムにおいてCPUやバスなどを含むシステムに負荷をかけずに転送を行なう事が可能となる。
・データバッファと簡単なDMAハンドシェイク回路で構成されるDMA補助プロセッサによって、表示データやLCDドライバへの設定レジスタデータの転送補助を行なわせるため、複雑なハードウエアが必要なくコストを低くできる。
以下、本発明の実施例の図面を参照し説明する。
図1は、本発明の実施例による液晶表示制御装置のブロック図である。
図2は、本発明の実施例によるLDC表示データ転送のフローチャート図である。
図3は、本発明の実施例による液晶ドライバ内蔵のVRAMマップ図である。
図1は本発明の実施例の液晶表示制御装置のブロック図であり、図に沿って各構成の説明をする。
1はシステムチップであり、以下にあげるような様々の機能ブロックを内蔵している。
・メインプロセッサCPU(1−1)
・メインメモリコントローラ MEMC (1−2)
・DMAコントローラ DMAC(1−3)
それぞれの機能ブロックは内部バスでつながれている。またシステムチップ外のデバイスとのデータ入出力は外部バスを通して行なわれる。
・メインメモリコントローラ MEMC (1−2)
・DMAコントローラ DMAC(1−3)
それぞれの機能ブロックは内部バスでつながれている。またシステムチップ外のデバイスとのデータ入出力は外部バスを通して行なわれる。
2はメインメモリで主にDRAMで構成されている。メインメモリはシステムチップ内のメインメモリコントローラを介してデータの読み書きが行なわれる。メ
インメモリは装置制御に必要なワークメモリとしての用途以外に、液晶ドットマトリクス表示に対応した表示データ保存エリアVRAM1を確保している。
インメモリは装置制御に必要なワークメモリとしての用途以外に、液晶ドットマトリクス表示に対応した表示データ保存エリアVRAM1を確保している。
3はシステムチップとLCDドライバとの間でデータ転送の仲介を行なうDMA補助プロセッサである。本実施例ではゲートアレイなどでIC化されている事を想定している。3−1はシステムチップと外部バスで接続され、後述するLCDドライバとCPU i/fでそれぞれ接続されたデータバッファである。3−2はシステムチップ内DMACとの間でDMA要求・許可の制御をハンドシェークするためのDMA補助回路である。
4はLCDドライバである。本実施例では東芝製LCDドライバ T6K11 を想定している。このLCDドライバは最大で160×65ドットマトリクスのLCDを駆動する事が可能で、表示ドットに対応したLCD表示ビデオメモリVRAM2 (4−1)とLCDドライバを制御するために設定が必要な設定レジスタ(4−2)を搭載している。またインターフェースは8ビットCPUパラレル(68/80系両対応)であり、このインターフェースを通じてVRAM2や設定レジスタへのデータ書き込みを実施する。
図3はLCDドライバ内蔵のVRAM2マップ図である。このマップは実際のLCD表示ドットとの対応を表しているとともに、VRAM2のアドレス構造を表している。本実施例ではLCDのドットマトリクスサイズが160×32ドットなのでコモン方向32ラインとなり図のX-アドレスはXAD0〜XAD31の範囲で使用する。
5はドットマトリクスの液晶 LCDである。LCDの各ドットはLCDドライバから出力されるコモン信号とセグメント信号によって駆動される。本実施例では160×32ドットを想定している。
図2は本発明の実施例によるLDC表示データ転送のフローチャート図であり、図に沿って各手順の説明をする。
S1は、CPUがLCDに表示する画面データをビットマップイメージで作成する手順である。
S2は、CPUがS1で作成した画面データをLCDドライバへ転送・格納する時に都合がよい形式でメインメモリの表示データ保存エリアVRAM1へ格納する手順である。
S3は、CPUがDMACの設定を行なう手順である。設定内容は主に転送元のVRAM1のアドレスや転送するデータ量である。本実施例では1回のDMA転送量を32バイトに設定する。
S4は、CPUが外部バスを通じてDMA補助プロセッサをキックする手順である。DMA補助プロセッサはキックされるとまずDMACに対してDMA要求を出し、DMACはこの要求に対してDMA許可を返す、というようなDMAハンドシェークが開始する。
S5は、表示データがVRAM1からデータバッファへDMA転送されるとともに、DMA補助プロセッサがデータバッファに一時保存された表示データを更にVRAM2へ自動転送する手順である。
S6は、DMACが設定されたDMA転送量のDMA転送が終了したか否かを判定する手順である。もし転送が終了していなければS5の手前に戻って表示データの転送を継続し、もし転送が終了していれば表示データ転送の処理は終了である。
実際には、本実施例想定のLCDドライバT6K11ではセグメント方向とコモン方向どちらか一方のアドレス自動更新機能しかないため、例えばコモン方向(縦32ライン方向)のアドレス自動更新をする場合にはS3からS6の手順を20回繰り返す事により1画面分の表示データを転送できる。
また、LCDドライバにはいくつかの設定レジスタがある。これら設定レジスタは主にLCDドライバの動作モードや初期化に関するもの、VRAM2のアドレス設定・更新に関するものである。これら設定レジスタへの設定はVRAM2へ表示データを書き込む時と同様にCPU i/fを通じて行なう。
そのための仕組みとして、CPUは外部バスを通じてDMA補助プロセッサのデータバッファに直接レジスタ設定データを書き込むことが出来るようになっている。(DMA転送の必要はない)
更に、データバッファに一時的に書き込まれたレジスタ設定データをLCDドライバの設定レジスタへ転送するために、CPUが外部バスを通じでDMA補助プロセッサにキックをかけられるようになっている。
更に、データバッファに一時的に書き込まれたレジスタ設定データをLCDドライバの設定レジスタへ転送するために、CPUが外部バスを通じでDMA補助プロセッサにキックをかけられるようになっている。
このような仕組みによって1バイト単位で任意のデータをLCDドライバの設定レジスタへ設定を行なうことを可能としている。
1 システムチップ
2 メインメモリ
3 DMA補助プロセッサ
4 LCDドライバ
5 液晶 LCD
1−1 メインプロセッサ CPU
1−2 メインメモリコントローラ
1−3 DMAコントローラ
3−1 データバッファ
3−2 DMA補助回路
4−1 LCDドライバ内蔵 表示ビデオメモリ
4−2 LCDドライバ内蔵 設定レジスタ
2 メインメモリ
3 DMA補助プロセッサ
4 LCDドライバ
5 液晶 LCD
1−1 メインプロセッサ CPU
1−2 メインメモリコントローラ
1−3 DMAコントローラ
3−1 データバッファ
3−2 DMA補助回路
4−1 LCDドライバ内蔵 表示ビデオメモリ
4−2 LCDドライバ内蔵 設定レジスタ
Claims (2)
- 表示制御装置において、
ドットマトリクス型の表示手段と、
この表示手段を駆動してデータを表示させる表示駆動手段と、
表示手段に表示する表示データを生成する主制御手段と、
主制御手段が生成した表示データを保存するための表示手段の表示ドットに対応する記憶領域を有する第1記憶手段と、
前記表示駆動手段に内蔵された前期表示手段の表示ドットに対応する記憶領域を有する第2記憶手段と、
前記表示駆動手段に内蔵された表示駆動手段を制御するための設定レジスタと、
第1記憶手段と第2記憶手段との間で一時的に表示データを保存するバッファ手段と、
第1記憶手段の表示データをDMA転送によってバッファ手段に転送するためのDMA制御手段と、
バッファ手段に一時保存された表示データを第2記憶手段に転送するための転送制御手段と、
を有する事を特徴とする表示制御装置。 - 請求項1記載の表示制御装置において、
主制御手段が直接バッファ手段にデータを書き込むことが可能であり、
なおかつ主制御手段が直接バッファ手段から表示駆動手段の設定レジスタへの転送を制御可能とする、
事を特徴とする請求項1記載の表示制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006185630A JP2008015160A (ja) | 2006-07-05 | 2006-07-05 | 表示制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006185630A JP2008015160A (ja) | 2006-07-05 | 2006-07-05 | 表示制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008015160A true JP2008015160A (ja) | 2008-01-24 |
Family
ID=39072249
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006185630A Withdrawn JP2008015160A (ja) | 2006-07-05 | 2006-07-05 | 表示制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008015160A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102008000838A1 (de) | 2007-03-27 | 2008-10-30 | Denso Corp., Kariya-shi | Keramische Heizeinrichtung, Gassensor und Verfahren zum Herstellen einer keramischen Heizeinrichtung |
JP2009288768A (ja) * | 2008-05-30 | 2009-12-10 | Orise Technology Co Ltd | 表示ドライバの書き込み方法及びそれを使用する表示ドライバ |
-
2006
- 2006-07-05 JP JP2006185630A patent/JP2008015160A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102008000838A1 (de) | 2007-03-27 | 2008-10-30 | Denso Corp., Kariya-shi | Keramische Heizeinrichtung, Gassensor und Verfahren zum Herstellen einer keramischen Heizeinrichtung |
JP2009288768A (ja) * | 2008-05-30 | 2009-12-10 | Orise Technology Co Ltd | 表示ドライバの書き込み方法及びそれを使用する表示ドライバ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7755633B2 (en) | Loading an internal frame buffer from an external frame buffer | |
US20130027284A1 (en) | Liquid crystal display drive and control device, mobile terminal system, and data processing system | |
KR970002580A (ko) | 디스플레이 장치, 디스플레이 시스템 및 디스플레이 제어 방법 | |
US6825845B2 (en) | Virtual frame buffer control system | |
US6791538B2 (en) | Method and system for operating a combination unified memory and graphics controller | |
US8823722B1 (en) | SOC with integrated bistable display controller | |
KR20110114130A (ko) | 액정 표시 장치 | |
US20050125571A1 (en) | Virtual first in first out direct memory access device | |
JP2008015160A (ja) | 表示制御装置 | |
JP2011107437A (ja) | 集積回路装置及び電子機器 | |
JP4727721B2 (ja) | マルチプロセッサシステムおよびそれを備えた表示装置 | |
US7064764B2 (en) | Liquid crystal display control device | |
JP2011039302A (ja) | バッファー制御回路、表示コントローラー及び電子機器 | |
JPWO2008126227A1 (ja) | 表示制御装置、情報処理装置、および表示制御プログラム | |
JP2007011130A (ja) | Lcd表示制御装置 | |
JP4137903B2 (ja) | グラフィックス表示装置およびグラフィックスプロセッサ | |
JP5879711B2 (ja) | 集積回路装置、電気光学装置及び電子機器 | |
JP2003131624A (ja) | 表示制御装置 | |
JP3430270B2 (ja) | 表示制御装置 | |
WO2019045002A1 (ja) | メモリ表示デバイスおよびこれを備えたメモリ表示デバイスシステム | |
KR20040022007A (ko) | 메모리 억세스 제어방법 및 장치 | |
US20030149804A1 (en) | Interface circuit and semiconductor device | |
JP2000231473A (ja) | 表示制御装置および表示装置へのデータ転送方法 | |
JP2015034891A (ja) | レジスタ設定制御装置 | |
JPH09319352A (ja) | ディスプレイ制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20091006 |