JP2008009922A - 半導体記憶装置およびその連結方法 - Google Patents

Abstract

【課題】省スペース化に有利な半導体記憶装置およびその連結方法を提供する。
【解決手段】半導体記憶装置は、基板１４と、前記基板と電気的に接続されたメモリ２６と、前記基板上に設けられた第１送受信手段１２と、前記第１送受信手段と同一面における前記基板上に設けられた第２送受信手段１３と、前記基板と電気的に接続され、前記第１送受信手段と前記メモリとの間の信号を所定の形式の信号に変換する変換回路２５と、
前記基板と電気的に接続され、前記第１送受信手段と電気的に接続され、前記第２送受信手段と前記変換回路とを電気的に区別する分岐回路２３とを具備する。
【選択図】 図１

Description

この発明は、半導体記憶装置およびその連結方法に関し、例えば、ＵＳＢメモリ等に適用されるものである。

近年、ＮＡＮＤ型フラッシュメモリ等の不揮発性メモリの容量増大に伴って、ＵＳＢ（ユニバーサルシリアルバス：Universal Serial Bus）メモリ、メモリカード等の携帯型の半導体記憶装置の需要が増大している。

例えば、上記ＵＳＢメモリは、ＰＣ（personal computer）等のホスト装置のＵＳＢ端子に接続することで、外部メモリとして機能できるメモリである（例えば、特許文献１参照）。

しかし、例えば、家庭用コンポ（component stereo）やカーステレオ（car stereo）等のホスト装置の場合には、上記ＵＳＢ端子が単一にしか設けられていないものも多い。そのため、このようなホスト装置と接続する場合に、接続するメモリの容量や機能を増加しようとすると、ホスト装置の端子数を増加させるか別途メモリ同士を連結するハブを用意する必要がある。そのため、省スペース化に不利であるという問題があった。

上記のように、従来の半導体記憶装置およびその連結方法は、省スペース化に不利であるという問題があった。
特開２００６−９４４４１号公報 明細書

この発明は、省スペース化に有利な半導体記憶装置およびその連結方法を提供する。

この発明の一態様によれば、基板と、前記基板と電気的に接続されたメモリと、前記基板上に設けられた第１送受信手段と、前記第１送受信手段と同一面における前記基板上に設けられた第２送受信手段と、前記基板と電気的に接続され、前記第１送受信手段と前記メモリとの間の信号を所定の形式の信号に変換する変換回路と、前記基板と電気的に接続され、前記第１送受信手段と電気的に接続され、前記第２送受信手段と前記変換回路とを電気的に区別する分岐回路とを具備する半導体記憶装置を提供できる。

この発明の一態様によれば、基板と、前記基板と電気的に接続されたメモリと、前記基板の表面上の一端から他端に亙って設けられたバス形式の送受信手段と、前記基板と電気的に接続され、前記送受信手段と前記メモリとの間の信号を所定の形式の信号に変換する変換回路とを具備する半導体記憶装置を提供できる。

この発明の一態様によれば、それぞれが、基板と、前記基板に実装されたメモリと、前記基板上に設けられた第１送受信手段と、前記第１送受信手段と同一面における前記基板上に設けられた第２送受信手段と、前記基板に実装され前記第１送受信手段と前記メモリとの間の信号を所定の形式の信号に変換する変換回路と、前記基板に実装され前記第１送受信手段と電気的に接続され、前記第２送受信手段と前記メモリとを電気的に区別する分岐回路とを備える複数の半導体記憶装置であって、前記分岐回路を介して、それぞれの前記第１、第２送受信手段を電気的に接続し、前記複数の半導体記憶装置を千鳥状に連結する半導体記憶装置の連結方法を提供できる。

この発明によれば、省スペース化に有利な半導体記憶装置およびその連結方法が得られる。

以下、この発明の実施形態について図面を参照して説明する。尚、この説明においては、全図にわたり共通の部分には共通の参照符号を付す。

[第１の実施形態]
まず、図１および図２を用いて、この発明の第１の実施形態に係る半導体記憶装置の概略を説明する。図１（ｂ）は上方から見たこの実施形態に係る半導体記憶装置を示す平面図、（ａ）はオス側ＵＳＢ端子から見た半導体記憶装置を示す平面図、（ｃ）はメス側ＵＳＢ端子から見た半導体記憶装置を示す平面図である。図２はこの実施形態に係る半導体記憶装置の基板を示す平面図である。この実施形態においては、ユニバーサルシリアルバス（Universal Serial Bus）メモリ（以下、ＵＳＢメモリ）を一例に挙げて説明する。

図示するように、ＵＳＢメモリ１１は、オス側ＵＳＢ端子（第１送受信手段）１２、メス側ＵＳＢ端子（第２送受信手段）１３、基板１４、フレーム１６、スプリング１９、筐体１５、および側面インジケータ１７を備えている。

オス側ＵＳＢ端子１２は、基板１４上の一端に複数個（本例では、４つ）配置されている。

メス側ＵＳＢ端子１３は、上記オス側ＵＳＢ端子１２が配置された基板１４の同一面上であって、対向する基板１４上の他端に複数個（本例では、４つ）配置されている。

基板１４は、表面上にオス側ＵＳＢ端子１２、メス側ＵＳＢ端子１３等を設けるためのもので、例えば、プリント基板等である。また、この基板１４には、後述するメモリ２６等が半田実装されている。

フレーム１６は、オス側ＵＳＢ端子１２を覆うように設けられ、オス側ＵＳＢ端子１２がホスト装置のＵＳＢ端子に挿入された場合や、メス側ＵＳＢ端子１３に後述する他のメモリのオス側ＵＳＢ端子が挿入された場合等にＵＳＢメモリ１１を支えて機械的強度を向上させるために設けられている。例えば、フレーム１６は、ステンレス等により形成されている。

スプリング１９は、メス側ＵＳＢ端子１３に他のメモリのオス側ＵＳＢ端子が挿入された場合に、互いの基板を押さえてメス側・オス側双方のＵＳＢ端子を圧着させるために設けられている。

筐体１５は、上記オス側ＵＳＢ端子１２、メス側ＵＳＢ端子１３、基板１４、フレーム１６を覆うように設けられている。

側面インジケータ１７は、筐体１５の側面上に設けられ、後述する他のＵＳＢメモリと連結している際に、ＵＳＢメモリ１１が動作中であることを外部に知らせるためのものである。より具体的には、側面インジケータ１７は、基板１４の側面に対応する筐体１５の表面上に設けられている。例えば、側面インジケータ１７は、発光ダイオード等により形成され、メモリ１１が動作中の場合に継続して発光するように構成されている。尚、側面インジケータ１７は、本例では、筐体１５の一方の側面上に設けられているが、筐体１５の双方の側面上に設けても良い。

次に、図３を用いて、この実施形態に係る半導体記憶装置の構成についてさらに詳しく説明する。図３はこの実施形態に係る半導体記憶装置を説明するためのブロック図である。

図示するように、ＵＳＢメモリ１１は、ＵＳＢ フロント インターフェイス（以下、ＵＳＢ ＦＲＯＮＴ Ｉ／Ｆ）２１、ＵＳＢ バック インターフェイス（以下、ＵＳＢ ＢＡＣＫ Ｉ／Ｆ）２２、分岐回路２３、変換回路２５、およびメモリ（本例では、組み込みＳＤ^ＴＭメモリカード）２６を備えている。

ＵＳＢ ＦＲＯＮＴ Ｉ／Ｆ２１は、上記オス側ＵＳＢ端子１２と電気的に接続されている。このＵＳＢ ＦＲＯＮＴ Ｉ／Ｆ２１を介してオス側ＵＳＢ端子１２に接続されたホスト装置等と、ＵＳＢメモリ１１とがデータ等の送受信を行う。

ＵＳＢ ＢＡＣＫ Ｉ／Ｆ２２は、上記メス側ＵＳＢ端子１３と電気的に接続されている。このＵＳＢ ＢＡＣＫ Ｉ／Ｆ２２を介してメス側ＵＳＢ端子１３に接続された他のＵＳＢメモリ等と、ＵＳＢメモリ１１とがデータ等の送受信を行う。

分岐回路２３は、基板１４に半田実装されている（図示せず）。分岐回路２３は、ＵＳＢ ＢＡＣＫ Ｉ／Ｆ２２に接続された他のＵＳＢメモリ等と、本メモリ１１のメモリ２６とを電気的に区別して、データ等の送受信を行うために設けられている。

変換回路２５は、基板１４に半田実装されている（図示せず）。変換回路２５は、分岐回路２３とメモリ２６との間に送受信されるデータ等の信号を所定の形式の信号に変換するために設けられている。本例では、ＵＳＢメモリによるハブ形式により定義された信号をＳＤ^ＴＭメモリカードにより定義された信号に変換し、ＳＤ^ＴＭメモリカードにより定義された信号をＵＳＢメモリによるハブ形式により定義された信号に変換する。変換回路２５は、ＵＳＢＩ／Ｆ２６、信号変換回路２７、ＳＤＩ／Ｆ２８を有している。

ＵＳＢＩ／Ｆ２６は、信号変換回路２７と分岐回路２３との間のデータ等の送受信をするためのもので、ＵＳＢメモリに基づいて形成されている。

信号変換回路２７は、ＵＳＢメモリにより定義された信号をＳＤ^ＴＭメモリカードにより定義された信号に変換し、ＳＤ^ＴＭメモリカードにより定義された信号をＵＳＢメモリにより定義された信号に変換する。

ＳＤＩ／Ｆ２８は、信号変換回路２７とメモリ２６との間のデータ等の送受信をするためのもので、ＳＤ^ＴＭメモリカードに基づいて形成されている。

メモリ２６は、変換回路２５から送信された音楽データ等を記憶するためのもので、本例は、組み込みＳＤ^ＴＭメモリカードである。メモリ２６は、コントローラ３１、およびＮＮＡＤ型フラッシュメモリ３２を有している。

コントローラ３１は、ＮＡＮＤ型フラッシュメモリ３２内部の物理状態（例えば、何処の物理ブロックアドレスに、何番目の論理セクタアドレスデータが含まれているか、あるいは、何処のブロックが消去状態であるか）を管理するように構成されている。また、コントローラ３１は、ＮＡＮＤ型フラッシュメモリ３２に対してデータの入出力制御、データの管理、及びデータを書き込む際には誤り訂正符号（ＥＣＣ）を付加し、読み出す際にも誤り訂正符号（ＥＣＣ: Error Correction Code）の解析・処理を行う。このコントローラ３１は、ＳＤＩ／Ｆ３３、ＭＰＵ（micro processing unit）３４、ＲＡＭ（random access memory）３５、およびＮＡＮＤＩ／Ｆ３６により構成されている。

ＳＤＩ／Ｆ３３は、変換回路２５とコントローラ３１との間のデータ等の送受信をするためのもので、ＳＤ^ＴＭメモリカードに基づいて形成されている。

ＭＰＵ３４は、メモリ２６全体の動作を制御するように構成されている。また、ＭＰＵ３４は、ホスト装置（図示ぜず）から書き込みコマンド、読み出しコマンド、消去コマンドを受け取り、ＮＡＮＤ型フラッシュメモリ３２に対して所定の処理を実行したり、ＲＡＭ３５を通じたデータ転送処理を制御する。

ＲＡＭ３５は、例えば、ホスト装置（図示せず）から送られてくるデータ等をＮＡＮＤ型フラッシュメモリ３２へ書き込む際に、一定量のデータ（例えば、１ページ分程度）を一時的に記憶するように構成される。

ＮＡＮＤ型フラッシュメモリ３２は、音楽データや画像データ等を記憶するように構成されている。このＮＡＮＤ型フラッシュメモリ３２は、１つのメモリセルに１ビットのデータを記録することが可能な２値ＮＡＮＤ型フラッシュメモリであっても、１つのメモリセルに複数のデータを記録することが可能な多値ＮＡＮＤ型フラッシュメモリであっても良いし、またこれらを複数備えていても良い。

また、ＮＡＮＤ型フラッシュメモリ３２のデータを不揮発に記憶するメモリセルは、ビット線とワード線との交差位置にマトリクス状に配置されている（図示せず）。メモリセルのそれぞれは、半導体基板上に設けられたトンネル絶縁膜、トンネル絶縁膜上に設けられた浮遊電極、浮遊電極上に設けられたゲート間絶縁膜、ゲート間絶縁膜上に設けられた制御電極を備えた積層構造である。上記ビット線方向に沿って隣接するメモリセルは、電流経路であるソース／ドレインを共有し、それぞれの電流経路の一端および他端が直列に、例えば、３２個接続するように配置されている。

ＮＡＮＤＩ／Ｆ３６は、コントローラ３１とＮＡＮＤ型フラッシュメモリ３２との間のデータ等の送受信をするためのもので、ＮＡＮＤ型フラッシュメモリ３２に基づいて形成されている。

＜ＵＳＢメモリの連結動作（２つのＵＳＢメモリの連結動作）＞
次に、この実施形態に係るＵＳＢメモリ同士の連結動作について、図４乃至図６を用いて説明する。図４、図５は、この実施形態に係るＵＳＢメモリ同士の連結動作を説明するための図である。図６は、この実施形態に係るＵＳＢメモリ同士の連結動作がなされた際のブロック図である。ここでは、上記ＵＳＢメモリ１１と同様の構成を備えた２つのＵＳＢメモリ１１−１、１１−２同士を連結する場合を一例に挙げて説明する。

図示するように、ＵＳＢメモリ１１−１のメス側ＵＳＢ端子１３−１に、ＵＳＢメモリ１１−２のオス側ＵＳＢ端子１２−２が挿入され、ＵＳＢメモリ１１−１、１１−２同士が連結される。

この際、スプリング１６に発生する弾性によって、互いの基板１４−１、１４−２を押さえてメス側ＵＳＢ端子１３−１およびオス側ＵＳＢ端子１２−２が互いに圧着され、電気的に接続される。

そのため、ＵＳＢ ＢＡＣＫ Ｉ／Ｆ２２−１とＵＳＢ ＦＲＯＮＴ Ｉ／Ｆ２１−２とを介して、互いのＵＳＢメモリ１１−１、１１−２の連結動作を開始し、分岐回路２３−１、２３−２により双方のメモリ２６−１、２６−２を駆動する。また、この際、側面インジケータ１７−１、１７−２は、継続して発光等することにより、ＵＳＢメモリ１１−１、１１−２が動作中であることを外部に知らせる。

＜ＵＳＢメモリの連結動作（３つ以上の複数のＵＳＢメモリの連結動作）＞
次に、この実施形態に係る更に複数のＵＳＢメモリ同士の連結動作について、図７乃至図１０を用いて説明する。図７、図８は、この実施形態に係るＵＳＢメモリ同士の連結動作を説明するための図である。図９は、この実施形態に係るＵＳＢメモリ同士の連結動作がなされた際のブロック図である。ここでは、上記ＵＳＢメモリ１１と同様の構成を備えた３つ以上のＵＳＢメモリ１１−１〜１１−４、…、を連結する場合を一例に挙げて説明する。

図示するように、ＵＳＢメモリ１１−２のメス側ＵＳＢ端子１３−２に、ＵＳＢメモリ１２−３のオス側ＵＳＢ端子１２−３が挿入され、ＵＳＢメモリ１１−２、１１−３同士が連結される。以後、同様の連結をその他のＵＳＢメモリ１１−３、１１−４、…、に対して行う。

そして、それぞれのＵＳＢ ＢＡＣＫ Ｉ／ＦとＵＳＢ ＦＲＯＮＴ Ｉ／Ｆを介して、全てのＵＳＢメモリ１１−１〜１１−４、…、の連結動作を開始し、分岐回路２３−１〜２３−４により全てのメモリ２６−１〜２６−４を駆動する。また、この際、側面インジケータ１７−１〜１７−４は、継続して発光等することにより、ＵＳＢメモリ１１−１〜１１−２が動作中であることを外部に知らせる。

このように、本例に係るＵＳＢメモリ１１−１〜１１−４、…、を連結する場合では、直列的に千鳥状に接続することができる（図８、図９）。

一方、オス側ＵＳＢ端子が設けられた基板の反対側の裏面上にメス側ＵＳＢ端子を設けた場合に、複数のＵＳＢメモリを連結すると、階段状に接続してしまう（図１０）。さらに、インジケータを筐体の裏面上に設けた場合に、複数のＵＳＢメモリを連結しようとすると、動作中の確認が出来ないことが発生し得る（図１０）。尚、ここでは、図示しないが、インジケータを筐体の表面上に設けた場合でも同様の不都合が生じ得る。

この実施形態に係る半導体記憶装置およびその連結方法によれば、下記（１）および（２）の効果が得られる。

（１）省スペース化に有利である。

上記のように、この実施形態に係るＵＳＢメモリ１１は、同一基板１４上の対向する一端および他端に設けられたオス側ＵＳＢ端子１２、メス側ＵＳＢ端子１３を備えている。さらに、メス側ＵＳＢ端子１３と電気的に接続されるＵＳＢ ＢＡＣＫ Ｉ／Ｆ２２に接続された他のＵＳＢメモリ等と、このＵＳＢメモリ１１のメモリ２６とを電気的に区別する分岐回路２３を備えている。

そして、ＵＳＢメモリ１１−１のメス側ＵＳＢ端子１３−１に、ＵＳＢメモリ１１−２のオス側ＵＳＢ端子１２−２が挿入されると、メス側ＵＳＢ端子１３−１およびオス側ＵＳＢ端子１３−１を互いに電気的に接続でき、ＵＳＢメモリ１１−１、１１−２同士を電気的に連結することができる。

そのため、ＵＳＢ端子を単一しか有さないようなホスト装置等と接続した場合に、接続するメモリの容量を増加したい事態が生じても、連結したＵＳＢメモリ１１−２内のメモリ２６−２を利用することができる。従って、ホスト装置の端子数を増加させたり、別途メモリ同士を接続するハブ等を用意する必要がない。

さらに、３つ以上の複数のＵＳＢメモリ１１−１〜１１−４、…、を連結する場合には、ＵＳＢメモリを直列的に千鳥状に接続することができる（図８）。

一方、オス側ＵＳＢ端子が設けられた基板の裏面上の対向する一端に沿ってメス側ＵＳＢ端子を設けた場合に、複数のＵＳＢメモリを連結すると、階段状に接続してしまう（図１０）。そのため、専有スペースを増大させ、また美感を低減させて購買意欲も低減させ得る。

このように、この実施形態に係る半導体記憶装置およびその連結方法によれば、メモリの容量を増加する場合であっても、端子数やハブ等の増加を防止して専有面積を削減でき、かつ他のＵＳＢメモリ１１−１〜１１−４同士を直列接続できるため、省スペース化に有利である。

（２）利便性を向上できる。

ＵＳＢメモリ１１は、筐体１５の側面上に設けられ、他のＵＳＢメモリと連結している際に、ＵＳＢメモリ１１が動作中であることを外部に知らせるための側面インジケータ１７を備えている。より具体的には、側面インジケータ１７は、基板１４の側面に対応する筐体１５の表面上に設けられている。

一方、インジケータを筐体の裏面上（または表面上）に設けた場合に、複数のＵＳＢメモリを連結しようとすると、動作中の確認が出来ないことが発生し得る（図１０）。これは、例えば、ＵＳＢ端子が設けられているホスト装置中の位置により生じ得る。

しかし、本例に係るインジケータ１７は、筐体１５の側面上に設けられている。そのため、他のＵＳＢメモリと連結して動作している際であっても、かかる不都合を防止できる。その結果、全てのＵＳＢメモリ１１−１〜１１−４の動作状態を確認することができ、利便性を向上できる。

［第２の実施形態（無線機能を備えた一例）］
次に、この発明の第２の実施形態に係る半導体記憶装置について、図１１および図１２を用いて説明する。この実施形態は、無線機能を更に備えた一例に関するものである。この説明において、上記第１の実施形態と重複する部分の詳細な説明を省略する。図１１は、この実施形態に係る半導体記憶装置を示す平面図である。図１２は、この実施形態に係る半導体記憶装置を示すブロック図である。

図示するように、本例に係るＵＳＢメモリ４１は、筐体１５の表面上に設けられた容量識別部４５および無線識別部４６を備えている点で上記第１の実施形態に係るＵＳＢメモリ１１と相違している。

容量識別部４５は、このＵＳＢメモリ４１のメモリ２６の容量値を表示するように構成されている。例えば、本例の場合、２５６ＭＢのメモリ容量を文字表記している。

無線識別部４６は、このＵＳＢメモリ４１の無線機能およびその形式を表示するように構成されている。例えば、本例の場合、ブルートゥ−ス（Bluetooth（登録商標）：以下、ＢＴ）形式の無線機能を備えていることを文字表記している。

さらに、本例に係るＵＳＢメモリ４１は、制御回路４７および無線モジュール４８を備えている点で上記第１の実施形態に係るＵＳＢメモリ１１と相違している。

無線モジュール４８は、外部とデータ等を無線により送受信するように構成されている。

制御回路４７は、無線モジュール４８が外部から受信したデータ等をメモリ２６に記録し、メモリ２６のデータ等を無線モジュール４８から外部に送信等するように無線モジュール４８を制御するように構成されている。

＜ＵＳＢメモリの連結動作（２つのＵＳＢメモリの連結動作）＞
次に、この実施形態に係るＵＳＢメモリ同士の連結動作について、図１３および図１４を用いて説明する。図１３は、この実施形態に係るＵＳＢメモリ４１と上記ＵＳＢメモリ１１との連結動作を説明するための図である。図１４は、この実施形態に係るＵＳＢメモリの連結動作がなされた際のブロック図である。ここでは、この実施形態に係るＵＳＢメモリ４１と上記第１の実施形態に係るＵＳＢメモリ１１とを連結する場合を一例に挙げて説明する。

図示するように、ＵＳＢメモリ４１のメス側ＵＳＢ端子１３−１に、ＵＳＢメモリ１１のオス側ＵＳＢ端子１２−２が挿入され、ＵＳＢメモリ４１、１１同士が連結される。

この際、スプリング１９に発生する弾性によって、互いの基板１４−１、１４−２を押さえてメス側ＵＳＢ端子１３−１およびオス側ＵＳＢ端子１２−２が互いに圧着され、電気的に接続される。

そのため、ＵＳＢ ＢＡＣＫ Ｉ／Ｆ２２−１とＵＳＢ ＦＲＯＮＴ Ｉ／Ｆ２１−２とを介して、互いのＵＳＢメモリ４１、１１の連結動作を開始し、分岐回路２３−１、２３−２により双方のメモリ２６−１、２６−２、および制御回路４７、無線モジュール４８を駆動する。また、この際、側面インジケータ１７−１、１７−２は、継続して発光等することにより、ＵＳＢメモリ４１、１１が動作中であることを外部に知らせる。

この実施形態に係る半導体記憶装置およびその連結方法によれば、上記（１）および（２）と同様の効果が得られる。

さらに、本例に係る半導体記憶装置は、制御回路４７および無線モジュール４８を更に備えている。そして、制御回路４７は、無線モジュール４８が外部から受信したデータ等をメモリ２６に記録し、メモリ２６のデータ等を無線モジュール４８から外部に送信する等するように無線モジュール４８を制御できる。そのため、外部から受信した音声データ等をメモリ２６に記憶することができ、利便性を向上できる。

さらに、この実施形態に係るＵＳＢメモリ４１とＵＳＢメモリ１１とを連結することができるため、ＵＳＢメモリ１１側のメモリ２６−２も利用できる。そのため、容量増大に対して有利である。

例えば、図１５に示すように、家庭用コンポ５１に設けられたＵＳＢ端子５２に配線５３によって連結されたＵＳＢメモリ４１およびＵＳＢメモリ１１が接続された場面で適用できる場合が考えられる。この場合には、連結されたＵＳＢメモリ４１およびＵＳＢメモリ１１が家庭用コンポ５１に接続された状態で、ノート型ＰＣ５５によりインターネット上の楽曲の音楽データ等を購入することができる。

さらに、例えば、図１６に示すように、カーステレオ６１に設けられたＵＳＢ端子６２に配線５３によって連結されたＵＳＢメモリ４１およびＵＳＢメモリ１１が接続された場面で適用できる場合が考えられる。この場合には、連結されたＵＳＢメモリ４１およびＵＳＢメモリ１１がカーステレオ６１に接続された状態で、助手席上の鞄６４中のノート型ＰＣ５５によってインターネット上の楽曲の音楽データ等を購入することができる。また、ＵＳＢメモリ４１およびＵＳＢメモリ１１内のメモリ２６−１、２６−２内に音楽データや画像データ等を保存し、ノート型パソコン５５が無くともかかるデータを車内で再生することができる。

このように、必要に応じてかかる構成を適用することにより、ＵＳＢメモリ４１、１１の適用範囲を拡大でき、利便性を向上できる点で有利である。

［変形例（識別部のその他の一例）］
次に、上記第２の実施形態に係る半導体記憶装置の変形例について、図１７乃至図２２を用いて説明する。この変形例は、上記識別部のその他の一例に関するものである。この説明において、上記第２の実施形態と重複する部分の詳細な説明を省略する。

図１７に示すＵＳＢメモリは、容量識別部４５が筐体１５の白ヌキとして識別され、無線識別部４６が筐体１５の中央部に表わされた円の外側として識別され、ＵＳＢ−ＳＤ識別部４９を更に備えている点で上記第２の実施形態に係るＵＳＢメモリ４１と相違している。ＵＳＢ−ＳＤ識別部４９は、メモリ２６が組み込みＳＤ^ＴＭメモリカードであることを識別している。

図１８に示すＵＳＢメモリは、無線識別部４６およびＵＳＢ−ＳＤ識別部４９のそれぞれが筐体１５上に表わされた正方形の図形として識別されている点で上記第２の実施形態に係るＵＳＢメモリ４１と相違している。

図１９に示すＵＳＢメモリは、無線識別部４６およびＵＳＢ−ＳＤ識別部４９のそれぞれが筐体１５上に表わされた円の図形として識別されている点で上記第２の実施形態に係るＵＳＢメモリ４１と相違している。

図２０に示すＵＳＢメモリは、無線識別部４６およびＵＳＢ−ＳＤ識別部４９のそれぞれが筐体１５上に表わされた三角形の図形として識別されている点で上記第２の実施形態に係るＵＳＢメモリ４１と相違している。

図２１に示すＵＳＢメモリは、無線識別部４６およびＵＳＢ−ＳＤ識別部４９のそれぞれが筐体１５上に表わされた長方形の図形として識別されている点で上記第２の実施形態に係るＵＳＢメモリ４１と相違している。

図２２に示すＵＳＢメモリは、無線識別部４６およびＵＳＢ−ＳＤ識別部４９のそれぞれが筐体１５上に表わされた三日月状の図形として識別されている点で上記第２の実施形態に係るＵＳＢメモリ４１と相違している。

この実施形態に係る半導体記憶装置およびその連結方法によれば、上記（１）および（２）と同様の効果が得られる。

さらに、本例のように、必要に応じて、ＵＳＢメモリが搭載する無線機能等のファンクションに対応して識別部を種々に変形することが可能である。

尚、本例のようなハッチングに限らず、種々のファンクションに対応した色により識別することも可能である。例えば、白色をメモリ識別部とし、青色をＵＳＢ−ＳＤ識別部とし、青色を無線識別部とし、青色と黄色を無線付きＵＳＢ−ＳＤ識別部等とすることが可能である。

［第３の実施形態（バス形式の一例）］
次に、第３の実施形態に係る半導体記憶装置について、図２３乃至図２６を用いて説明する。この実施形態に係る半導体記憶装置は、バス形式に適用した一例に関するものである。この説明において、上記の実施形態と重複する部分の詳細な説明を省略する。

図示するように、この実施形態に係る携帯型メモリ７１は、基板１４の表面上の一端から他端に亙ってバス（送受信手段）７７が設けられている点で上記の実施形態と相違している。

また、図２５に示すように、変換回路２５は、バスインターフェイス（バスＩ／Ｆ）７８を備えている点で上記の実施形態と相違している。そのため、変換回路２５は、バス７７とメモリ２６との間で送受信されるデータ等を所定のデータ等に変換する。本例では、変換回路２５は、バス形式により定義された信号をＳＤ^ＴＭメモリカードにより定義された信号に変換し、ＳＤ^ＴＭメモリカードにより定義された信号をバス形式により定義された信号に変換する。

＜メモリ７１の連結動作＞
次に、この実施形態に係るメモリ７１同士の連結動作について、図２６を用いて説明する。図２６は、この実施形態に係るメモリ同士の連結動作がなされた際のブロック図である。ここでは、上記携帯型メモリ７１と同様の構成を備えた複数のメモリ７１同士を連結する場合を一例に挙げて説明する。

上記の実施形態と同様に、メモリ７１のメス側の端子に、他のメモリ７１のオス側端子がそれぞれ挿入され、メモリ７１同士が連結される。

この際、スプリング１９に発生する弾性によって、互いの基板１４を押さえてメス側およびオス側の端子が互いに圧着され、バス７７と電気的に接続される。

そのため、変換回路２５−１〜２５−３、…、中のバスＩ／Ｆがそれぞれ直接バス７７と接続し、電気的にはそれぞれのメモリが並列的に接続する点で上記ハブ形式の実施形態に係る半導体記憶装置と相違している。また、この際、側面インジケータ１７は、継続して発光等することにより、メモリ７１が動作中であることを外部に知らせる。

上記のように、この実施形態に係る半導体記憶装置およびその連結方法によれば、上記（１）乃至（２）と同様の効果が得られる。

さらに、本例に係るメモリ７１は、基板１４の表面上にバス７７が設けられ、バスＩ／Ｆ７８を備えている。そのため、電気的にそれぞれのメモリが並列的に接続するこのような構成を必要に応じて適用することが可能である。

以上、第１乃至第３の実施形態および変形例を用いて本発明の説明を行ったが、この発明は上記各実施形態および各変形例に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記各実施形態および各変形例には種々の段階の発明が含まれており、開示される複数の構成要件の適宜な組み合わせにより種々の発明が抽出され得る。例えば各実施形態および各変形例に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも１つが解決でき、発明の効果の欄で述べられている効果の少なくとも１つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。

この発明の第１の実施形態に係る半導体記憶装置を説明するためのもので、（ａ）はオス側ＵＳＢ端子から見た半導体記憶装置を示す平面図、（ｂ）は上方から見た半導体記憶装置を示す平面図、（ｃ）はメス側ＵＳＢ端子から見た半導体記憶装置を示す平面図。 第１の実施形態に係る半導体記憶装置の基板を抽出して示す平面図。 第１の実施形態に係る半導体記憶装置の回路構成を示すブロック図。 第１の実施形態に係る２つのＵＳＢメモリ同士の連結動作を説明するための平面図。 第１の実施形態に係る２つのＵＳＢメモリ同士の連結動作を説明するための平面図。 第１の実施形態に係る２つのＵＳＢメモリ同士の連結動作がなされた際の回路構成を示すブロック図。 第１の実施形態に係る複数のＵＳＢメモリ同士の連結動作を説明するための平面図。 第１の実施形態に係る複数のＵＳＢメモリ同士の連結動作を説明するための平面図。 第１の実施形態に係る複数のＵＳＢメモリ同士の連結動作がなされた際の回路構成を示すブロック図。 オス側ＵＳＢ端子およびメス側ＵＳＢ端子を基板の異なる面上に設けた場合の複数のＵＳＢメモリの連結動作を説明するための平面図。 第２の実施形態に係る半導体記憶装置を示す平面図。 第２の実施形態に係る半導体記憶装置の回路構成を示すブロック図。 第２の実施形態に係る２つのＵＳＢメモリ同士の連結動作を説明するための平面図。 第２の実施形態に係る２つのＵＳＢメモリ同士の連結動作がなされた際の回路構成を示すブロック図。 第２の実施形態に係るＵＳＢメモリを家庭用コンポに接続した場合を示す図。 第２の実施形態に係るＵＳＢメモリをカーステレオに接続した場合を示す図。 変形例に係る一ＵＳＢメモリを示す平面図。 変形例に係る一ＵＳＢメモリを示す平面図。 変形例に係る一ＵＳＢメモリを示す平面図。 変形例に係る一ＵＳＢメモリを示す平面図。 変形例に係る一ＵＳＢメモリを示す平面図。 変形例に係る一ＵＳＢメモリを示す平面図。 第３の実施形態に係る半導体記憶装置を示す平面図。 第３の実施形態に係る半導体記憶装置の基板を抽出して示す平面図。 第３の実施形態に係る半導体記憶装置の回路構成を示すブロック図。 第３の実施形態に係る複数の半導体記憶装置同士の連結動作がなされた際の回路構成を示すブロック図。

符号の説明

１１…ＵＳＢメモリ、１２…オス側ＵＳＢ端子、１３…メス側ＵＳＢ端子、１４…基板、１５…筐体、１６…フレーム、１７…側面インジケータ、１９…スプリング。

Claims (9)

1. 基板と、
   前記基板と電気的に接続されたメモリと、
   前記基板上に設けられた第１送受信手段と、
   前記第１送受信手段と同一面における前記基板上に設けられた第２送受信手段と、
   前記基板と電気的に接続され、前記第１送受信手段と前記メモリとの間の信号を所定の形式の信号に変換する変換回路と、
   前記基板と電気的に接続され、前記第１送受信手段と電気的に接続され、前記第２送受信手段と前記変換回路とを電気的に区別する分岐回路とを具備すること
   を特徴とする半導体記憶装置。
2. 基板と、
   前記基板と電気的に接続されたメモリと、
   前記基板の表面上の一端から他端に亙って設けられたバス形式の送受信手段と、
   前記基板と電気的に接続され、前記送受信手段と前記メモリとの間の信号を所定の形式の信号に変換する変換回路とを具備すること
   を特徴とする半導体記憶装置。
3. 前記基板を覆うように設けられた筐体と
   前記基板の側面に対応する前記筐体の表面上に設けられたインジケータを更に具備すること
   を特徴とする請求項１または２に記載の半導体記憶装置。
4. 前記第１送受信手段は、前記基板上の一端に配置され、
   前記第２送受信手段は、前記第１送受信手段に対向する前記基板上の他端に配置されること
   を特徴とする請求項１または３に記載の半導体記憶装置。
5. 前記変換回路は、信号の形式を変換する信号変換回路と、前記分岐回路と前記信号変換回路と間に設けられる第１インターフェイスと、前記信号変換回路と前記メモリとの間に設けられる第２インターフェイスとを備えること
   を特徴とする請求項１または２に記載の半導体記憶装置。
6. 前記メモリは、不揮発性メモリと、前記不揮発性メモリを制御するコントローラとを備えること
   を特徴とする請求項１乃至５のいずれか１項に記載の半導体記憶装置。
7. 前記基板に実装され、外部の信号を無線により送受信するように構成された無線モジュールと、
   前記基板に実装され、前記分岐回路と電気的に接続されて前記無線モジュールの信号の送受信を制御するように構成された制御回路とを更に具備すること
   を特徴とする請求項１、請求項３乃至６のいずれか１項に記載の半導体記憶装置。
8. 前記メモリの容量値を表示するように前記筐体上に設けられた容量識別部と、
   前記無線モジュールの無線機能を表示するように前記筐体上に設けられた無線識別部とを更に具備すること
   を特徴とする請求項７に記載の半導体記憶装置。
9. それぞれが、基板と、前記基板に実装されたメモリと、前記基板上に設けられた第１送受信手段と、前記第１送受信手段と同一面における前記基板上に設けられた第２送受信手段と、前記基板に実装され前記第１送受信手段と前記メモリとの間の信号を所定の形式の信号に変換する変換回路と、前記基板に実装され前記第１送受信手段と電気的に接続され、前記第２送受信手段と前記変換回路とを電気的に区別する分岐回路とを備える複数の半導体記憶装置であって、
   前記分岐回路を介して、それぞれの前記第１、第２送受信手段が電気的に接続され、前記複数の半導体記憶装置が千鳥状に連結されること
   を特徴とする半導体記憶装置の連結方法。

Images